KR19980076210A - 반도체 소자의 절연막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 절연막 제조방법에 관한 것으로, 다층배선시 배선층간을 절연시키기 위한 절연막을 형성하기 위해 유기 SOG를 소정의 두께로 도포한 후 플라즈마 건식식각방법을 이용하여 에치백하고, 그 결과물 전면에 대해 D.I(De Ionized) 워터 세정공정을 통해 상기 유기 SOG의 플라즈마 식각시 발생되는 파티클들을 제거함으로써 상기 파티클들에 의해 발생하는 결함을 감소시켜 다층 구조에서의 수율 및 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 절연막 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 다층 배선시 배선층간을 절연하는 절연막 제조방법에 의한 결함발생을 감소시켜 다층 구조에서의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 절연막 제조방법에 관한 것이다.

반도체 소자가 고집적화, 초소형화 됨에 따라 칩 위에 배선을 통과시키기 위한 배선영역을 고려하지 않고 각 소자를 배치할 수 있는 다층배선기술에 대한 연구와, 상기 배선층을 절연시키기 위한 절연막의 평탄화에 대한 연구가 매우 활발하다.

종래에는 이러한 절연막의 평탄화를 위해 포토레지스트(photoresist)을 코팅한 후 에치백(etch back)하거나, O₃-TEOS와 같이 비교적 매립(fill) 특성이 우수한 막질을 이용하였으나, 상기 방법 모두 더욱 완벽한 매립특성과 막질이 요구되는 3층 이상의 배선구조에는 적용하기 어렵다.

이에따라 최근에는 점성이 우수하고 비교적 크랙(crack)에 강한 유기 SOG(Spin On Glass)를 이용한 에치백 공정이 사용되고 있는데, 도 1 을 참조하여 이를 개략적으로 설명하면 다음과 같다.

먼저, 도 1a 에서는 알루미늄이나 알루미늄합금과 같은 금속물질로 이루어지며 반도체 기판 위에 형성된 각종 소자를 배선하기 위한 제1 금속배선층(10)을 형성한 후 그 위에 후속공정에 의해 형성될 제 2 금속배선층과 상기 제1 금속배선층(10)을 절연시키기 위한 절연막을 형성한다.

상기 절연막으로는 상기 제 1 금속배선층(10) 위에 성장시킨 제1 산화막(20)과, 3층 이상의 다층배선을 위해서 (CH₃-Si-O₃)n 등의 유기 SOG를 도포한 후 상기 유기 SOG를 플라즈마를 이용한 건식식각으로 에치백하여 형성된 유기 절연막(30)을 사용하는데, 상기 유기 절연막(30)의 경우 에치백시 O₂플라즈마에 의해 식(1)과 같이 SOG내의 Si-CH₃결합이 끊어지면서 카본 성분이 식각 가스로 주로 사용되는 CHF(x) 계열의 가스와 식(2)의 반응식에 따라 반응하여 CF(x)라는 새로운 폴리머(polymer)를 형성하게 된다.

CF(x) + O₂플라즈마 → CO₂또는 CO + F(x)식(1)

F(x) + CH₃→ CF(x)식(2)

이때 상기 식(2)에 의해 발생된 CF(x)계의 폴리머는 장비내에서 외부로 충분히 배출되지 않으면 참조부호 40과 같이 파티클(particle) 소스로 작용하기 때문에 도 1b 및 도 1c와 같이 포토레지스트(60)의 두께가 상기 파티클(40) 발생부위를 충분히 덮지 못한 상태에서 습식식각 공정이 수행되는 경우에는 상기 파티클(40) 발생부위로 습식식각 용액이 스며들어 파티클(40) 발생부위를 식각하게 되며, 건식 식각시 제1 금속배선층(10)까지 식각되어 그 위에 제2 금속배선층(70)을 형성하게 되면 상기 제1 금속배선층(10)과 제2 금속배선층(70)이 단락되게 된다.

즉, 종래의 절연막 제조방법은, 상기 유기 SOG의 플라즈마 식각시 발생되는 폴리머가 파티클 소스로 작용함으로써 이를 이용한 다층구조 반도체 소자의 수율 및 신뢰성을 저하시키는 문제점이 있었다.

따라서 본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하여, 다층 구조 반도체 소자에서의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 절연막 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 반도체 소자의 절연막 제조방법은, 다층배선간을 절연시키기 위한 절연막의 평탄화 공정시 유기 SOG의 도포 및 에치백 후 결과물 전면에 대해 D.I 워터 세정공정을 실시하는 것을 특징으로 한다.

도 1 은 종래의 절연막 제조방법을 이용한 다층배선 과정을 도시한 단면도.

도면의 주요 부분에 대한 부호의 설명

10 : 제1 금속배선층 20 : 제1 산화막

30 : 유기 절연막 40 : 파티클

50 : 제2 산화막60 : 포토레지스트

70 : 제2 금속배선층

이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.

본 발명의 반도체 소자의 절연막 제조방법에서는, 다층배선시 배선층간을 절연시키기 위한 절연막을 형성하기 위해 유기 SOG를 소정의 두께로 도포한 후 플라즈마 건식식각방법을 이용하여 에치백하고, 그 결과물 전면에 대해 D.I(De Ionized) 워터 세정공정을 실시함으로써 상기 유기 SOG의 플라즈마 식각시 발생되는 파티클들을 제거한다.

다음의 표 1은 6인치(inch) 웨이퍼에서 SOG 에치백 전과, 플라즈마를 이용한 에치백 후 그리고 D.I 워터 세정 후의 파티클의 갯수를 KLA를 통하여 검토한 것으로, 상기 플라즈마 에치백 후 D.I 워터 세정을 실시하면 SOG 에치백 전보다 파티클의 갯수가 현저히 감소하는 것을 볼 수 있다.

[표 1]

. (단위 : 개)

이상에서와 같이 본 발명에 의하면, 다층 배선시 배선층간을 절연하는 유기 SOG와 같은 절연막의 표면에 부착된 원하지 않는 파티클들을 D.I 워터 세정을 통해 제거함으로써 상기 파티클들에 의해 발생하는 결함을 감소시켜 다층 구조에서의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (1)

1. 다층배선간을 절연시키기 위한 절연막의 평탄화 공정시 유기 SOG의 도포 및 에치백 후 결과물 전면에 대해 D.I 워터 세정공정을 실시하는 것을 특징으로 하는 반도체 소자의 절연막 제조방법.