JP2010206058A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2010206058A
JP2010206058A JP2009051668A JP2009051668A JP2010206058A JP 2010206058 A JP2010206058 A JP 2010206058A JP 2009051668 A JP2009051668 A JP 2009051668A JP 2009051668 A JP2009051668 A JP 2009051668A JP 2010206058 A JP2010206058 A JP 2010206058A
Authority
JP
Japan
Prior art keywords
wafer
integrated circuit
wiring
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009051668A
Other languages
English (en)
Other versions
JP5465897B2 (ja
JP2010206058A5 (ja
Inventor
Makoto Nagano
誠 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009051668A priority Critical patent/JP5465897B2/ja
Priority to US12/716,928 priority patent/US8236681B2/en
Publication of JP2010206058A publication Critical patent/JP2010206058A/ja
Publication of JP2010206058A5 publication Critical patent/JP2010206058A5/ja
Application granted granted Critical
Publication of JP5465897B2 publication Critical patent/JP5465897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Abstract

【課題】Ｃｕダマシン多層配線構造におけるセミ・グローバル配線の形成方法において、ダマシン配線構造を形成する際、ドライ・エッチングによりビア底のエッチ・ストップ絶縁膜を除去した後、ビア底表面上のカーボン系堆積物等を抑制する為に、窒素プラズマ処理を行うことが一般的である。その後、連続放電によって窒素プラズマ除電を行ってウエハ搬送するシーケンスを実行すると、ビア・チェーン終端部にて、ある閾値以上の長さを有するパッド引き出し配線に接続された終端部のビア底で、Ｃｕえぐれが発生ことが、本願発明者らの検討によって明らかとなった。
【解決手段】本願発明は、ダマシン・セミ・グローバル配線等のビア・ホール形成工程において、ビア底エッチ・ストップ膜に対するドライ・エッチング処理後、同処理室内で行われる窒素プラズマ処理に引き続いて、アルゴン・プラズマによる除電処理を実行するものである。
【選択図】図１３

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるダマシン配線技術に適用して有効な技術に関する。
日本特開２００４−１４８６８号公報（特許文献１）には、プラズマ処理装置の同一チャンバ内で行われるプラズマ・エッチング処理後のウエハの除電において、静電チャックを構成するウエハ・ステージを高抵抗導電体とし、その外延部を介してアルゴン・プラズマにより除電を行う技術が開示されている。
日本特開２００７−２５８６３６号公報（特許文献２）には、プラズマ処理装置の同一チャンバ内で行われるプラズマ・エッチング処理後のウエハの除電において、静電チャックを構成するウエハ・ステージ上でウエハの一端を浮かせた状態でアルゴン・プラズマにより除電を行う技術が開示されている。
特開２００４−１４８６８号公報 特開２００７−２５８６３６号公報
Ｃｕダマシン多層配線構造における最上層セミ・グローバル配線等の形成方法において、ビア・ファースト方式によるダマシン配線構造を形成する際、ドライ・エッチングによりビア底のエッチ・ストップ絶縁膜(ＳｉＣＮ)を除去した後、ビア底の横方向ボイド対策及びビア底表面上のカーボン系堆積物を抑制する為に、窒素プラズマ処理を行うことが一般的である。その後、連続放電によって窒素プラズマ除電を行ってウエハ搬送するシーケンスを実行すると、ビア・チェーン終端部にて、ある閾値以上の長さを有するパッド引き出し配線に接続された終端部のビア底で、その後のウエット処理においてＣｕえぐれが発生し、導通不良（「ビア底導通不良」と呼ぶ）による欠陥率増加の問題を生じることが、本願発明者らの検討によって明らかとなった。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、主にダマシン・セミ・グローバル配線等のビア・ホール形成工程において、ビア底エッチ・ストップ膜に対するドライ・エッチング処理後、同処理室内で行われる窒素プラズマ処理に引き続いて、アルゴン・プラズマによる除電処理を実行するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ダマシン・セミ・グローバル配線等のビア・ホール形成工程において、ビア底エッチ・ストップ膜に対するドライ・エッチング処理後、同処理室内で行われる窒素プラズマ処理に引き続いて、アルゴン・プラズマによる除電処理を実行することによって、埋め込み配線系に分布する電荷分布を平準化できるので、その後のウエット処理における電気分解反応に起因する配線の損傷を防止することができる。
本願の一実施の形態の半導体集積回路装置の製造方法の対象デバイスの一例であるＣＭＩＳ型集積回路装置の第３層埋め込み配線形成時点におけるデバイス断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層のエッチ・ストップ膜成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層の層間絶縁膜成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるビア・エッチ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるトレンチ・エッチのためのレジスト・パターニング工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるトレンチ・エッチ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるトレンチ・エッチ後のレジスト除去工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるエッチ・ストップ膜のドライ・エッチング工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるバリア・メタル膜および銅膜の形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（最上層埋め込み配線層におけるメタルＣＭＰ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（アルミニウム系パッド下層絶縁膜およびタングステン・プラグ形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における配線プロセスのデバイス断面フロー図（アルミニウム系パッド、ファイナル・パッシベーション膜およびパッド開口形成工程）である。 図８のエッチ・ストップ膜のドライ・エッチング処理等の工程に対応する詳細プロセス・ブロック・フロー図である。 図１３のエッチ・ストップ膜のドライ・エッチング・ステップおよび、その後の窒素プラズマ処理ステップに対応するドライ・エッチング装置の模式断面図である。 図１３の窒素プラズマ処理ステップ後のアルゴン・プラズマ除電ステップに対応するドライ・エッチング装置の模式断面図である。 図１３のアルゴン・プラズマ除電ステップ後のウエハ・リリース・ステップに対応するドライ・エッチング装置の模式断面図である。 図１３のウエハ・リリース・ステップ後のウエハ搬出ステップに対応するドライ・エッチング装置の模式断面図である。 比較例として、窒素雰囲気でプラズマ除電を実行したときの２層および４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良と引き出し配線長さ（最上層銅配線のビア位置からパッド下までの配線に沿った最短経路長さ）との関係を示すデータ・プロット図である。 ４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良の対策として、窒素雰囲気でのプラズマ除電およびアルゴン雰囲気でのプラズマ除電を実施したときのビア底導通不良の関係を示す比較データ・プロット図である。 ４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良の対策として、アルゴン雰囲気でのプラズマ除電を実施したときのウエハのデバイス面上の電位分布の関係を示すデータ・プロット図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1のドライ・エッチングにより、ウエハのデバイス面上の絶縁膜中に設けられた下層埋め込み配線に向かって、前記絶縁膜の上面から前記下層埋め込み配線上のエッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
（ｂ）前記工程（ａ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
（ｃ）前記工程（ｂ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
（ｄ）前記工程（ｃ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
２．前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記エッチング処理室外において、少なくとも、前記ウエハの前記デバイス面側に対して、薬液を使用してウエット洗浄処理を実施する工程。
３．前記１または２項の半導体集積回路装置の製造方法において、前記下層埋め込み配線は、第３層埋め込み配線又は、それよりも上層の埋め込み配線である。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、最上層埋め込み配線である。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、それよりも上層のパッド電極に電気的に接続されている。
６．前記５項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、前記パッド電極に、その直下のプラグを介して直接接続されている。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線および前記下層埋め込み配線は、銅系埋め込み配線である。
８．前記２項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記エッチング処理室内において、前記ウエハを前記ウエハ・ステージから離脱させる工程。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、窒化シリコン系絶縁膜である。
１０．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、ＳｉＣＮ膜である。
１１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハのデバイス面上の下層絶縁膜の上面内に下層埋め込み配線を埋め込む工程；
（ｂ）前記工程（ａ）の後、前記下層絶縁膜の前記上面に、エッチ・ストップ膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記エッチ・ストップ膜上に上層絶縁膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、第1のドライ・エッチングにより、前記上層絶縁膜の上面から前記下層埋め込み配線上の前記エッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
（ｅ）前記工程（ｄ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
（ｆ）前記工程（ｅ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
（ｇ）前記工程（ｆ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
１２．前記１１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記エッチング処理室外において、少なくとも、前記ウエハの前記デバイス面側に対して、薬液を使用してウエット洗浄処理を実施する工程。
１３．前記１１または１２項の半導体集積回路装置の製造方法において、前記下層埋め込み配線は、第３層埋め込み配線又は、それよりも上層の埋め込み配線である。
１４．前記１１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、最上層埋め込み配線である。
１５．前記１１から１４項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、それよりも上層のパッド電極に電気的に接続されている。
１６．前記１５項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、前記パッド電極に、その直下のプラグを介して直接接続されている。
１７．前記１１から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線および前記下層埋め込み配線は、銅系埋め込み配線である。
１８．前記１２項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記エッチング処理室内において、前記ウエハを前記ウエハ・ステージから離脱させる工程。
１９．前記１１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、窒化シリコン系絶縁膜である。
２０．前記１１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、ＳｉＣＮ膜である。
２１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハのデバイス面上の下層絶縁膜の上面内に下層埋め込み配線を埋め込む工程；
（ｂ）前記工程（ａ）の後、前記下層絶縁膜の前記上面に、エッチ・ストップ膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記エッチ・ストップ膜上に上層絶縁膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、第1のドライ・エッチングにより、前記上層絶縁膜の上面から前記下層埋め込み配線上の前記エッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
（ｅ）前記工程（ｄ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
（ｆ）前記工程（ｅ）の後、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
（ｇ）前記工程（ｆ）の後、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
２２．前記２１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記エッチング処理室外において、少なくとも、前記ウエハの前記デバイス面側に対して、薬液を使用してウエット洗浄処理を実施する工程。
２３．前記２１または２２項の半導体集積回路装置の製造方法において、前記下層埋め込み配線は、第３層埋め込み配線又は、それよりも上層の埋め込み配線である。
２４．前記２１から２３項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、最上層埋め込み配線である。
２５．前記２１から２４項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線は、それよりも上層のパッド電極に電気的に接続されている。
２６．前記２５項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、前記パッド電極に、その直下のプラグを介して直接接続されている。
２７．前記２１から２６項のいずれか一つの半導体集積回路装置の製造方法において、前記上層埋め込み配線および前記下層埋め込み配線は、銅系埋め込み配線である。
２８．前記２１から２７項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、窒化シリコン系絶縁膜である。
２９．前記２１から２８項のいずれか一つの半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、ＳｉＣＮ膜である。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．多層配線層（ここでは４層から１２層程度の埋め込み配線構造を想定している）の各層の呼称については、下層から上層へ、ローカル（Ｌｏｃａｌ）配線、セミ・グローバル（Ｓeｍｉ−Ｇｌｏｂａｌ）配線、グローバル（Ｇｌｏｂａｌ）配線等のカテゴリに分けられているが、その定義は使用者によって区区である。しかし、最上層配線は通常、セミ・グローバル配線またはグローバル配線に分類される。また、第1層配線層から第３層配線層は、多くの場合、ローカル配線に分類される。多層配線構造が、たとえば、４層から１０層程度の場合は、グローバル配線がない場合もある。従って、以下で説明する４層の多層配線構造の最上層配線層は、一般に、セミ・グローバル配線に分類される。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願の一実施の形態の半導体集積回路装置の製造方法の対象デバイスの一例であるＣＭＩＳ型集積回路装置のデバイス構造および製造プロセスの概要説明（主に図１から図１２）
図１に第３層埋め込み配線３２（下層埋め込み配線または銅系Ｍ３ダマシン配線）形成が完了した時点の代表的なデバイス断面構造の一例を示す。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の対象デバイスの一例であるＣＭＩＳ型集積回路装置のデバイス構造（第３層埋め込み配線形成時点）の概要を説明する。以下では、一例として、６５ｎｍテクノロジ・ノードのＳＯＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）製品を例にとり説明する。
図1に示すように、ＣＭＩＳ型集積回路装置は、通常、比較的不純物濃度の低い単結晶Ｐ型シリコン系ウエハ１（たとえば３００φウエハ、２００φでも４５０φその他のサイズのウエハでもよい）のデバイス面１ａ側（第１の主面または裏面１ｂの反対の面）に形成される（必要に応じて、Ｎ型半導体基板でもよいし、各種のエピタキシャル基板、ＳＯＩ基板等を使用してもよい。）。すなわち、ウエハ１のデバイス面１ａ側にＰ型ウエル領域２およびＮ型ウエル領域３が形成されており、シリコン基板１の表面には、Ｐ型ウエル領域２およびＮ型ウエル領域３の分離のためのＳＴＩ絶縁膜４が配置されている。Ｐ型ウエル領域２の表面近傍にはＮチャネルＭＩＳＦＥＴ５が、Ｎ型ウエル領域３の表面近傍にはＰチャネルＭＩＳＦＥＴ６が、それぞれ設けられている。また、Ｐ型ウエル領域２の表面には、ＮチャネルＭＩＳＦＥＴ５のＮ型ソース又はドレイン領域７が、Ｎ型ウエル領域３の表面には、ＰチャネルＭＩＳＦＥＴ６のＰ型ソース又はドレイン領域８が、それぞれ設けられている。これらのＮチャネルＭＩＳＦＥＴ５およびＰチャネルＭＩＳＦＥＴ６は、それぞれゲート絶縁膜９、ゲート電極１１、サイド・ウォール・スペーサ絶縁膜２１等を有している。
ウエハ１の基板部分の上面上には、プリ・メタル絶縁膜１４（通常、下層の窒化シリコン膜と上層の厚いシリコン酸化膜等からなる）が形成されており、その中にはタングステン・プラグ１２（通常、下層及び周辺の薄い窒化チタン膜等および主要部のタングステン系のプラグ本体からなる。以下、タングステン・プラグ等について同じ）が埋め込まれている。
このプリ・メタル絶縁膜１４上には、第1層埋め込み配線層のエッチ・ストップ膜１５（たとえば、窒化炭化珪素膜すなわちＳｉＣＮ膜を例示することができるが、窒化シリコン膜系のものであればよい。以下、エッチ・ストップ膜について同じ）および第1層埋め込み配線層の層間絶縁膜１６（プラズマＴＥＯＳ膜等の酸化シリコン系の膜を例示することができるが、ＦＳＧ膜，ＳｉＯＣ膜，その他のＬｏｗ−ｋ酸化シリコン系絶縁膜であってもよい。また、Ｌｏｗ−ｋ酸化シリコン系絶縁膜の上部に、プラズマＴＥＯＳ膜等の通常のシリコン酸化膜をキャップ膜として重ねてもよい。以下、層間絶縁膜について同じ）が形成されており、それらの中には、第1層埋め込み配線層のバリア・メタル膜１７（通常、窒化タンタルおよびタンタルの重ね膜等が使用されるが、ルテニウムその他の高融点金属単体または、それと、その窒化物膜との重ね膜でもよい。以下、バリア・メタル膜について同じ）を介して、第1層埋め込み配線１８（銅系Ｍ１ダマシン配線）が埋め込まれている（銅の埋め込みは、通常、シード銅層を形成した後、電解銅メッキ等により実行される。以下、銅の埋め込みに付いて同じ）。第1層埋め込み配線層は、いわゆるシングル・ダマシン構造である。
更に、この第1層埋め込み配線層の層間絶縁膜１６上には、第２層埋め込み配線層のエッチ・ストップ膜１９および第２層埋め込み配線層の層間絶縁膜２２が形成されており、それらの中には、第２層埋め込み配線層のバリア・メタル膜２５を介して、第２層埋め込み配線２６（銅系Ｍ２ダマシン配線）が埋め込まれている。第２層埋め込み配線層（第３層埋め込み配線層および第４層埋め込み配線層も同じ）は、いわゆるデュアル・ダマシン構造である。
同様に、この第２層埋め込み配線層の層間絶縁膜２２上には、第３層埋め込み配線層のエッチ・ストップ膜２７および第３層埋め込み配線層の層間絶縁膜２８が形成されており、それらの中には、第３層埋め込み配線層のバリア・メタル膜３１を介して、第３層埋め込み配線３２（銅系Ｍ３ダマシン配線）が埋め込まれている。
なお、第1層から第３層埋め込み配線層の層間絶縁膜の厚さは、たとえば、１００から２００ｎｍ程度である。一方、第1層から第３層埋め込み配線の配線ピッチは、たとえば、３００ｎｍ程度である。
次に、図１に続く製造プロセスを説明する。以下の配線形成プロセスは、以下の最上層（第４層）埋め込み配線層のみでなく、第２層埋め込み配線層および第３層埋め込み配線層にも、ほぼ同様に適用できるものであるが、繰り返しになるので、ここでは最上層埋め込み配線層について具体的に説明する。
まず、図２に示すように、第３層埋め込み配線層の層間絶縁膜２８上に、最上層（第４層）埋め込み配線層のエッチ・ストップ膜３３を、たとえば、プラズマＣＶＤ法により成膜する。
続いて、図３に示すように、最上層（第４層）埋め込み配線層の層間絶縁膜３４を、たとえば、プラズマＣＶＤ法により成膜する。層間絶縁膜３４の厚さは、たとえば、３００から４００ｎｍ程度である。
更に、図４に示すように、この層間絶縁膜３４の上面にビア・エッチ用レジスト膜３５を塗布する（たとえば下層に反射防止膜を適用してもよい）。このレジスト膜３５を通常のリソグラフィにより、パターニングする。続いて、このパターニングされたビア・エッチ用レジスト膜３５が存在する状態で、ウエハ１のデバイス面１ａ側に対して、ドライ・エッチング処理（第１のドライ・エッチング）を実施することにより、ビア・ホール３６を形成する。これにより、ウエハ１のデバイス面１ａ上の絶縁膜１０中に設けられた下層埋め込み配線３２に向かって、絶縁膜１０の上面から下層埋め込み配線３２上のエッチ・ストップ膜３３の上面に至り、上層埋め込み配線４２（図１０）と接続するためのビア・ホール３６が一応形成されたことになる。この後、不要になったビア・エッチ用レジスト膜３５を除去する。
次に、図５に示すように、ビア充填用塗布レジスト材３８によりビア・ホール３６を充填するとともに（レジスト・プラグの形成）、トレンチ・エッチ用レジスト膜３７を塗布し（たとえば下層、すなわちレジスト膜３７とレジスト材３８との間等に反射防止膜を適用してもよい）、先と同様に、このレジスト膜３８を通常のリソグラフィにより、パターニングする。ビア充填用塗布レジスト材３８によるビア・ホール３６の充填は、たとえば、全面に充填材３８を塗布した後、酸素プラズマ等で、ビア・ホール３６外の充填材３８を除去することにより実行する。
更に、図６に示すように、このパターニングされたトレンチ・エッチ用レジスト膜３７が存在する状態で、ウエハ１のデバイス面１ａ側に対して、ドライ・エッチング処理を実施することにより、トレンチ（配線溝）３９を形成する。
続いて、図７に示すように、不要になったトレンチ・エッチ用レジスト膜３７およびビア充填用塗布レジスト材３８を除去する。
次に、図８に示すように、ウエハ１のデバイス面１ａ側に対して、ドライ・エッチング処理（第２のドライ・エッチング）を実施することにより、ビア・ホール３６を下層埋め込み配線３２（第３層埋め込み配線）の上面まで延長する。すなわち、最上層（第４層）埋め込み配線層のエッチ・ストップ膜３３に貫通孔を形成する。なお、このプロセスの詳細は、次セクションで詳述する。
次に、図９に示すように、たとえば、ウエハ１のデバイス面１ａ側上面、トレンチ３９およびビア・ホール３６の内面等に、窒化タンタル等の最上層（第４層）埋め込み配線層のバリア・メタル膜４１を成膜する。更に、銅シード膜の成膜に引き続き、電解メッキ法等により、ウエハ１のデバイス面１ａ側上面、トレンチ３９およびビア・ホール３６の内部等に銅を主要な成分とする配線材料４２を充填・形成する。
次に、図１０に示すように、メタルＣＭＰ法等によって、トレンチ３９およびビア・ホール３６外の配線材料４２およびバリア・メタル膜４１を除去する。これによって、最上層（第４層）埋め込み配線４２が形成されたことになる。最上層（第４層）埋め込み配線４２の配線ピッチは、たとえば、４００ｎｍ程度である。
次に、図１１に示すように、最上層（第４層）埋め込み配線層の層間絶縁膜３４上に、アルミニウム系パッド下層絶縁膜４３を形成し、それを貫通するアルミニウム系パッド下タングステン・プラグ４４を埋め込む。
次に、図１２に示すように、アルミニウム系パッド下層絶縁膜４３上に、たとえばスパッタリング法とうにより、アルミニウム系金属膜４５（通常は、メタル多層膜構造）を成膜する。このアルミニウム系金属膜４５を通常のリソグラフィにより、パターニングし、アルミニウム系パッド電極４５を形成する。続いて、これらのアルミニウム系パッド下層絶縁膜４３およびアルミニウム系パッド電極４５上に、たとえばプラズマＣＶＤ法等によって、ファイナル・パッシベーション膜４６を成膜する。続いて、通常のリソグラフィにより、パターニングすることによって、アルミニウム系パッド電極４５上に、パッド開口４７を形成する。
２．本願の一実施の形態の半導体集積回路装置（銅系埋め込み配線構造）の製造方法における最上層埋め込み配線層等のエッチ・ストップ膜に対するドライ・エッチング工程の詳細プロセスならびに、それに使用する装置の一例等の説明（主に図１３から図１７）
このセクションでは、図１３から図１７に基づいて、前セクションの図８で説明した最上層（第４層）埋め込み配線層のエッチ・ストップ膜３３の除去工程の詳細（図７のレジスト除去の次から図９のバリア・メタル成膜の前まで）並びにそのドライ・エッチング等に使用するドライ・エッチング処理室５２を有する気相処理装置５１の構造の概要を説明する。
まず、図１４に示すように、通常、３００φウエハであれば、フープ（Ｆｏｕｐ）と呼ばれるウエハ搬送容器に収容されて、気相処理装置５１（マルチチャンバ装置等を含む）のロード・ポートに連結される。被処理ウエハ１は、通常、大気圧中搬送ロボット等により、装置５１の大気圧清浄室およびロードロック室を経由して、真空搬送室５３内の真空搬送ロボット５５に受け渡される。ここで、ウエハ搬入・搬出ゲート５４が開くと、ウエハ１は、真空搬送ロボット５５によって、ドライ・エッチング処理室５２内に導入され、ウエハ・ステージ５７から突出したウエハ・リフト・ピン７１上に置かれる。真空搬送ロボット５５が後退して、ウエハ搬入・搬出ゲート５４が閉じると、ウエハ１は、ウエハ・リフト・ピン７１が降下して、ウエハ・ステージ５７上に置かれる。
ここで、ウエハ・ステージ５７は静電チャックとして機能するように、セラミック製の本体５７の内部に静電チャック電極５８が内蔵されている。静電チャック電極５８には、静電チャック制御系６２と連結されており、この静電チャック制御系６２内には、静電吸着用直流電源６４（たとえば＋１０５０ボルト）、除電用直流電源６５（たとえばマイナス５０から１００ボルト）、静電チャック制御スイッチ６３等が内蔵されている。また、この静電チャック５７は、下部電極５６の上面に固定されており、下部電極５６には、プラズマ７４を励起等するためのＲＦ電源（２ＭＨｚ）５９およびＲＦ電源（２７ＭＨｚ）６１が接続可能（一方又は両方接続切り替え可能）とされている。更に、ウエハ１の裏面には、ウエハ・ステージ５７を貫通する冷却ガス供給管６８を通して、冷却用のヘリウム・ガス（冷却ガス６９）が供給可能となっている。尚、この冷却用のヘリウム・ガス（冷却ガス６９）は、静電チャック５７表面に形成されている溝（たとえば、幅１ｍｍ程度）に供給されて、その溝部分とウエハ１の裏面１ｂで閉じられた領域に冷却用のヘリウム・ガス（冷却ガス６９）が充填されることにより、ウエハ１の裏面１ｂの裏面冷却効果を高めることを目的とする。また、ドライ・エッチング処理室５２の下部には、処理室排気管６７が設けられている。この処理室排気管６７を介してのドライ・エッチング処理室５２の排気と、冷却ガス供給管６８を通しての冷却ガス６９の供給及び排気は、処理室排気＆冷却ガス供給系６６によって制御されている。
置かれたウエハ１のデバイス面１ａに対向して、上部電極７２が設けられており、この上部電極７２は接地されている。上部電極７２の下部はシャワー・ヘッド７３となっており、そこへ雰囲気ガス供給管７５を介して、雰囲気ガス７６が供給されるようになっている。
次に、図１３に示されたステップに従って、エッチ・ストップ絶縁膜除去工程等の詳細を説明する。図１４に示すように、静電吸着用直流電源６４がオン状態になり、ウエハ１の裏面１ｂがウエハ・ステージ５７に静電吸着された状態となる。この状態でプラズマ７４が生成（プラズマ点灯）されると、エッチ・ストップ絶縁膜ドライ・エッチング・ステップ１０１（図１３）が開始する（処理時間は、たとえば、１分程度である）。シャワー・ヘッド７３から、たとえば、このエッチング・ステップ１０１の間、ＣＦ４，ＣＨＦ３，Ｎ２等を主要な成分とする混合エッチング・ガス７６が供給される（流量は、たとえば、ＣＦ４：１００ｓｃｃｍ、ＣＨＦ３：２５ｓｃｃｍ，Ｎ２：２５０ｓｃｃｍ）。また、ドライ・エッチング処理室５２の圧力は、たとえば、２０から３０パスカル程度に維持される。このとき、冷却ガス供給管６８を介して、冷却ガス６９がウエハ１の裏面１ｂに供給され（供給圧力は、たとえば４ｋＰａ程度）、下部電極５６の温度は、図示しないが温度制御チラー（温度制御冷却器）にて制御されて、設定温度は、たとえば、摂氏４０度程度である。ここで、高周波電源の出力は、ＲＦ電源（２ＭＨｚ）５９およびＲＦ電源（２７ＭＨｚ）６１のそれぞれが、たとえば、各１００から３００ワット程度である。エッチ・ストップ絶縁膜ドライ・エッチング・ステップ１０１（図１３）が終了すると、そのままの状態で窒素プラズマ処理ステップ１０２（図１３）に移行する。
図１４に示すように、まず、高周波電源がオフ状態（両高周波電源がオフ）となり、プラズマ７４が消滅して（プラズマ消灯）ガス雰囲気が、窒素ガスを主要な成分とする雰囲気に置換される。この状態で、再びＲＦ電源（２７ＭＨｚ）６１がオン状態となり、プラズマ７４が生成（プラズマ点灯）されると、窒素プラズマ処理ステップ１０２（図１３）が開始される（処理時間は、たとえば、２０秒程度である）。このときのドライ・エッチング処理室５２の圧力、冷却ガス６９の供給圧力等は、先のステップと、ほぼ同一である。また、高周波電源の出力は、たとえば、４００から６００ワット程度（たとえば５００ワット程度）である。また、窒素ガスの流量は、たとえば、４００ｓｃｃｍ程度である。また、静電チャックはオンのままである。この窒素プラズマ処理ステップ１０２（図１３）は、Ｃｕダマシン多層配線構造におけるビア底形成工程にて有効であり、ビア底表面のカーボン系残渣の発生を抑制する等の効果がある。窒素プラズマ処理ステップ１０２（図１３）が終了すると、そのままの状態（プラズマがオンした状態のまま）でアルゴン・プラズマ除電ステップ１０３（図１３）に移行する。
図１５に示すように、雰囲気ガス７６が窒素を主要な成分とするものから、アルゴンを主要な成分とするものに切り替えられる。プラズマ７４がアルゴン・プラズマに変わると、アルゴン・プラズマ除電ステップ１０３（図１３）が開始する。このとき、アルゴンを主要な成分とする雰囲気ガス７６の流量は、たとえば、１０００ｓｃｃｍ程度である。ＲＦ電源（２７ＭＨｚ）６１の出力は、たとえば、５０から６０ワット程度である。また、処理室５２の圧力は、５から１５パスカル程度（たとえば１０パスカル）である。一方、図１５に示すように、静電チャック制御スイッチ６３が切り替わって、除電用直流電源６５の方がオンになっているので、静電チャック５７は、むしろ、ウエハ１をリリースさせるもの、または、除電するものとして作用する。このとき、冷却ガス供給管６８を介して、冷却ガス６９がウエハ１の裏面１ｂに供給される圧力は、たとえば４ｋＰａから１ｋＰａ程度に減圧され、窒素プラズマ処理ステップ１０２のときと異なり、冷却ガス６９の流れは逆となっている状態（負圧又は吸引状態）で、ウエハ１の裏面１ｂは、ウエハ・ステージ５７の上面に密着している。アルゴン・プラズマ除電ステップ１０３（図１３）の処理時間は、たとえば、１０から２０秒程度（たとえば、１５秒程度）である。アルゴン・プラズマ除電ステップ１０３（図１３）が終了すると、そのままの状態でウエハ・リリース・ステップ１０４（図１３）に移行する。
図１６に示すように、ＲＦ電源（２７ＭＨｚ）６１の出力もゼロとなり、プラズマ７４が消滅し、冷却ガス供給管６８から冷却ガス６９が供給され（たとえばウエハ裏面加圧０．６から０．７キロ・パスカル程度）、その力でウエハ１の裏面１ｂとウエハ・ステージ５７の上面との密着力が大幅に低下する。この密着力の低下に伴い、ウエハ１の裏面１ｂとウエハ・ステージ５７の上面との密着が開放されて隙間が生じて、ウエハ裏面加圧０．６から０．７キロ・パスカル程度を維持するために、冷却ガス供給管６８から冷却ガス６９の供給量が急増加するので、そのある閾値以上に冷却ガス６９の供給量が増加することにより、除電完了を判定している。このステップは、除電不足のままでウエハのリリース動作に移行して、ウエハ・リフト・ピン７１が上昇してウエハ割れの問題を防ぐために必要となる。尚、除電判定基準となる、ある閾値以上の冷却ガス６９の供給量は、ウエハ・ステージ５７の上面にウエハ１がない状態にて、冷却ガス供給管６８から冷却ガス６９がウエハ裏面加圧０．６から０．７キロ・パスカル程度にて供給されたときの、冷却ガス６９の供給量に相当する。ここで、実質的にウエハのリリース・ステップ１０４（図１３）が完了する。続いて、図１７に示すように、ウエハ・リフト・ピン７１が上昇して、ウエハ１を持ち上げる。その状態で、ウエハ搬入・搬出ゲート５４が開き、真空搬送ロボット５５が侵入し、ウエハ１をウエハ・リフト・ピン７１上から、真空搬送室５３へ移動させる。これで、ウエハ搬出ステップ１０５の完了である。その後、ウエハ１は、フープ等に再び収容され、外部のウエット処理装置または装置内部のウエット処理室（「ウエット処理装置等」と言う）に送られる。
次に、ウエット処理装置等内において、ウエット洗浄ステップ１０６（図１３）が実行される。このウエット洗浄ステップ１０６（図１３）は、必須ではないが、ビア底表面のカーボン系残渣を除去する等の効果がある。この洗浄液としては、たとえば、ガンマ・ブチロラクトン（Ｃ４Ｈ６Ｏ２）、ＮＨ４Ｆ等を主要な成分とする水溶液等を例示することができる。この場合、液温は、たとえば、室温から摂氏４０度程度、処理時間は、たとえば、３分から５分程度が好適である。
３．本願の一実施の形態の半導体集積回路装置（銅系埋め込み配線構造）の製造方法による除電方法と他の除電方法を比較等し、アルゴン除電の原理を説明するためのデータ・プロット図等の説明（主に図１８から図２０）
図１８は、アルゴン・プラズマ除電処理１０３（図１３）の代わりに、前記窒素プラズマ処理１０２（図１３）に引き続き、窒素雰囲気でプラズマ除電を実行したときの２層および４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良と引き出し配線長さ（最上層銅配線のビア位置からパッド下までの配線に沿った最短経路長さ）との関係を示すデータ・プロット図である。
この結果から、このビア底導通不良は、下層埋め込み配線が３層まで増えると、急に増加することがわかる。すなわち、最上層埋め込み配線が第４層埋め込み配線又はそれよりも上層の埋め込み配線のビア底（ビア底に対応する第３層埋め込み配線の上面付近）で発生する頻度が高い。また、引き出し配線長さが、１０００マイクロ・メートル以上で急速に増大していることがわかる。
図１９は、４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良の対策として、窒素雰囲気でのプラズマ除電およびアルゴン雰囲気でのプラズマ除電を実施したときのビア底導通不良の関係を示す比較データ・プロット図である。これから、アルゴン雰囲気でのプラズマ除電の有効性が明確に確認できる。一方、窒素雰囲気でのプラズマ除電における不良率のビア寸法依存性から、このモードのビア底導通不良は、ビア寸法が１．８マイクロ・メートル程度以下で急速に増加することがわかる。
図２０は、４層銅埋め込み配線構造の最上層銅配線層のビア底導通不良の対策として、アルゴン雰囲気でのプラズマ除電を実施したときのウエハのデバイス面上の電位分布の関係を示すデータ・プロット図である。この結果から、アルゴン雰囲気でのプラズマ除電では、ウエハの表面の電荷は、十分に除去されて、電位分布も平坦になっているが、窒素雰囲気でのプラズマ除電では、除電が十分でなく、電位分布の起伏も大きいことがわかる。これは、窒素プラズマには、シリコン酸化膜等の表面を安定化させる作用があるため、この作用によって、表面電荷の移動が困難となったためと考えられる。
また、本発明が成される前までは、エッチ・ストップ膜３３の除去工程において前記窒素プラズマ処理１０２（図１３）を含む場合は、前記窒素プラズマ処理を延長すれば十分な除電効果が得られるものと考えられていた。しかし、上記の結果から、微細化や多層配線構造化、等により、窒素プラズマ処理の延長のみでは、除電効果が不十分であることが明らかになった。
以上のことから、以下のことが推測される。すなわち、
（１）このモードのビア底導通不良は、エッチ・ストップ膜のドライ・エッチング、その後のプラズマ処理等の間にウエハ１のデバイス面１ａ側表面近傍（上面、各配線層）に蓄積した静電荷に起因して、ウエット洗浄ステップ１０６（図１３）中の電気分解反応により、ビア底近傍の下層埋め込み配線の上面が腐食することによって発生する。
（２）アルゴン雰囲気でのプラズマ除電処理によって、ほぼ抑制可能である。
（３）引き出し配線長さを１０００マイクロ・メートル未満、望ましくは、８００マイクロ・メートル未満とすると、更に、不良の発生を低減できる。
（４）ビア寸法の微細化により、不良発生率が急激に上昇する。
（５）最上層埋め込み配線で特に顕著である。
（６）下層の埋め込み配線が第３層埋め込み配線または、それよりも上層の埋め込み配線である場合に、特に顕著である。
４．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、最上層埋め込み配線を例にとり具体的に説明したが、本発明はそれに限定されるものではなく、その他の層の埋め込み配線のエッチ・ストップ膜の除去工程等にも適用できることは言うまでもない。
また、前記実施の形態では、銅系のダマシン配線を例にとり具体的に説明したが、本発明はそれに限定されるものではなく、銀系のダマシン配線やその他の埋め込み配線の同様の工程に適用できることは言うまでもない。
更に、前記実施の形態では、エッチ・ストップ絶縁膜ドライ・エッチング・ステップ１０１（図１３）、窒素プラズマ処理ステップ１０２、アルゴン・プラズマ除電ステップ１０３等を同一の気相処理室で実行する場合を例にとり具体的に説明したが、本発明はそれに限定されるものではなく、それぞれのステップを同一の又は別の装置の同一のまたは別の処理室で実行してもよい。ただし、前記実施の形態のように、一連のステップを同一の装置の同一の気相処理室の同一のウエハ・ステージ上で実行することにより、処理時間の短縮または設備の有効利用等のメリットがある。
また、前記実施の形態では、ドライ・エッチング装置については、平行平板型を中心に説明したが、本発明はそれに限定されるものではなく、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型、電子サイクロトロン共鳴型、ヘリコン型等の装置を用いた場合にも適用できることは言うまでもない。
１ 半導体ウエハまたは半導体基板（単結晶P型シリコン系ウエハ）
１ａ 半導体ウエハのデバイス面（第1の主面）
１ｂ 半導体ウエハの裏面（第２の主面）
２ Ｐ型ウエル領域
３ Ｎ型ウエル領域
４ ＳＴＩ絶縁膜
５ ＮチャネルＭＩＳＦＥＴ
６ ＰチャネルＭＩＳＦＥＴ
７ Ｎ型ソース又はドレイン領域
８ Ｐ型ソース又はドレイン領域
９ ゲート絶縁膜
１０ デバイス面上の絶縁膜
１１ ゲート電極
１２ タングステン・プラグ
１４ プリ・メタル絶縁膜
１５ 第1層埋め込み配線層のエッチ・ストップ膜
１６ 第1層埋め込み配線層の層間絶縁膜
１７ 第1層埋め込み配線層のバリア・メタル膜
１８ 第1層埋め込み配線（銅系Ｍ１ダマシン配線）
１９ 第２層埋め込み配線層のエッチ・ストップ膜
２１ サイド・ウォール・スペーサ絶縁膜
２２ 第２層埋め込み配線層の層間絶縁膜
２５ 第２層埋め込み配線層のバリア・メタル膜
２６ 第２層埋め込み配線（銅系Ｍ２ダマシン配線）
２７ 第３層埋め込み配線層のエッチ・ストップ膜
２８ 第３層埋め込み配線層の層間絶縁膜
３１ 第３層埋め込み配線層のバリア・メタル膜
３２ 第３層埋め込み配線（下層埋め込み配線または銅系Ｍ３ダマシン配線）
３３ 最上層（第４層）埋め込み配線層のエッチ・ストップ膜
３４ 最上層（第４層）埋め込み配線層の層間絶縁膜
３５ ビア・エッチ用レジスト膜
３６ ビア・ホール
３７ トレンチ・エッチ用レジスト膜
３８ ビア充填用塗布レジスト材
３９ トレンチ（配線溝）
４１ 最上層（第４層）埋め込み配線層のバリア・メタル膜
４２ 最上層（第４層）埋め込み配線（上層埋め込み配線または銅系Ｍ４ダマシン配線）
４３ アルミニウム系パッド下層絶縁膜
４４ アルミニウム系パッド下タングステン・プラグ
４５ アルミニウム系パッド電極
４６ ファイナル・パッシベーション膜
４７ パッド開口
５１ ドライ・エッチング等気相処理装置
５２ ドライ・エッチング処理室
５３ 前室（真空搬送室）
５４ ウエハ搬入・搬出ゲート
５５ ウエハ搬送ロボット（真空搬送ロボット）
５６ 下部電極
５７ 静電チャック（ウエハ・ステージ）
５８ 静電チャック電極
５９ ＲＦ電源（２ＭＨｚ）
６１ ＲＦ電源（２７ＭＨｚ）
６２ 静電チャック制御系
６３ 静電チャック制御スイッチ
６４ 静電吸着用直流電源
６５ 除電用直流電源
６６ 処理室排気＆冷却ガス供給系
６７ 処理室排気管
６８ 冷却ガス供給管
６９ 冷却ガス
７１ ウエハ・リフト・ピン
７２ 上部電極
７３ シャワー・ヘッド
７４ プラズマ
７５ 雰囲気ガス供給管
７６ 雰囲気ガス
１０１ エッチ・ストップ絶縁膜ドライ・エッチング・ステップ（第2のエッチング処理）
１０２ 窒素プラズマ処理ステップ
１０３ アルゴン・プラズマ除電ステップ
１０４ ウエハ・リリース・ステップ
１０５ ウエハ搬出ステップ
１０６ ウエット洗浄ステップ

Claims (20)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）第1のドライ・エッチングにより、ウエハのデバイス面上の絶縁膜中に設けられた下層埋め込み配線に向かって、前記絶縁膜の上面から前記下層埋め込み配線上のエッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
    （ｂ）前記工程（ａ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
    （ｃ）前記工程（ｂ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
    （ｄ）前記工程（ｃ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
  2. 前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｅ）前記工程（ｄ）の後、前記エッチング処理室外において、少なくとも、前記ウエハの前記デバイス面側に対して、薬液を使用してウエット洗浄処理を実施する工程。
  3. 前記１項の半導体集積回路装置の製造方法において、前記下層埋め込み配線は、第３層埋め込み配線又は、それよりも上層の埋め込み配線である。
  4. 前記１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、最上層埋め込み配線である。
  5. 前記１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、それよりも上層のパッド電極に電気的に接続されている。
  6. 前記５項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、前記パッド電極に、その直下のプラグを介して直接接続されている。
  7. 前記１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線および前記下層埋め込み配線は、銅系埋め込み配線である。
  8. 前記２項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記エッチング処理室内において、前記ウエハを前記ウエハ・ステージから離脱させる工程。
  9. 前記１項の半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、窒化シリコン系絶縁膜である。
  10. 前記１項の半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、ＳｉＣＮ膜である。
  11. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハのデバイス面上の下層絶縁膜の上面内に下層埋め込み配線を埋め込む工程；
    （ｂ）前記工程（ａ）の後、前記下層絶縁膜の前記上面に、エッチ・ストップ膜を成膜する工程；
    （ｃ）前記工程（ｂ）の後、前記エッチ・ストップ膜上に上層絶縁膜を成膜する工程；
    （ｄ）前記工程（ｃ）の後、第1のドライ・エッチングにより、前記上層絶縁膜の上面から前記下層埋め込み配線上の前記エッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
    （ｅ）前記工程（ｄ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
    （ｆ）前記工程（ｅ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
    （ｇ）前記工程（ｆ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
  12. 前記１１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｅ）前記工程（ｄ）の後、前記エッチング処理室外において、少なくとも、前記ウエハの前記デバイス面側に対して、薬液を使用してウエット洗浄処理を実施する工程。
  13. 前記１１項の半導体集積回路装置の製造方法において、前記下層埋め込み配線は、第３層埋め込み配線又は、それよりも上層の埋め込み配線である。
  14. 前記１１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、最上層埋め込み配線である。
  15. 前記１１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、それよりも上層のパッド電極に電気的に接続されている。
  16. 前記１５項の半導体集積回路装置の製造方法において、前記上層埋め込み配線は、前記パッド電極に、その直下のプラグを介して直接接続されている。
  17. 前記１１項の半導体集積回路装置の製造方法において、前記上層埋め込み配線および前記下層埋め込み配線は、銅系埋め込み配線である。
  18. 前記１２項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｆ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記エッチング処理室内において、前記ウエハを前記ウエハ・ステージから離脱させる工程。
  19. 前記１１項の半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、窒化シリコン系絶縁膜である。
  20. 前記１１項の半導体集積回路装置の製造方法において、前記エッチ・ストップ膜は、ＳｉＣＮ膜である。
JP2009051668A 2009-03-05 2009-03-05 半導体集積回路装置の製造方法 Expired - Fee Related JP5465897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009051668A JP5465897B2 (ja) 2009-03-05 2009-03-05 半導体集積回路装置の製造方法
US12/716,928 US8236681B2 (en) 2009-03-05 2010-03-03 Manufacturing method of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051668A JP5465897B2 (ja) 2009-03-05 2009-03-05 半導体集積回路装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010206058A true JP2010206058A (ja) 2010-09-16
JP2010206058A5 JP2010206058A5 (ja) 2012-03-29
JP5465897B2 JP5465897B2 (ja) 2014-04-09

Family

ID=42678638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051668A Expired - Fee Related JP5465897B2 (ja) 2009-03-05 2009-03-05 半導体集積回路装置の製造方法

Country Status (2)

Country Link
US (1) US8236681B2 (ja)
JP (1) JP5465897B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
US9887160B2 (en) * 2015-09-24 2018-02-06 International Business Machines Corporation Multiple pre-clean processes for interconnect fabrication
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
CN109148356A (zh) * 2017-06-15 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20190096820A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Hardened interlayer dielectric layer
CN112233977A (zh) * 2020-10-15 2021-01-15 广州粤芯半导体技术有限公司 一种改善晶格损伤的方法
US20220238466A1 (en) * 2021-01-28 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding Structures of Integrated Circuit Devices and Method Forming the Same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232159A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体装置の製造方法
JP2001284442A (ja) * 2000-03-31 2001-10-12 Lam Res Corp 静電チャック及びその製造方法
JP2002134489A (ja) * 2000-10-25 2002-05-10 Tokyo Electron Ltd 基板除電方法、気相堆積装置、半導体装置の製造方法
JP2002222799A (ja) * 2001-01-25 2002-08-09 Tokyo Electron Ltd プラズマ処理装置およびそのクリーニング方法および静電チャックの除電方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP2006165189A (ja) * 2004-12-06 2006-06-22 Nec Electronics Corp 半導体装置の製造方法
JP2007115839A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びプラズマ処理装置
JP2007258636A (ja) * 2006-03-27 2007-10-04 Matsushita Electric Ind Co Ltd ドライエッチング方法およびその装置
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094705B2 (en) * 2004-01-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step plasma treatment method to improve CU interconnect electrical performance
US7700479B2 (en) * 2006-11-06 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning processes in the formation of integrated circuit interconnect structures
KR101312222B1 (ko) * 2007-08-14 2013-09-27 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 다층 전극 제조 방법, ｂａｗ 공진기 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232159A (ja) * 1999-02-10 2000-08-22 Sony Corp 半導体装置の製造方法
JP2001284442A (ja) * 2000-03-31 2001-10-12 Lam Res Corp 静電チャック及びその製造方法
JP2002134489A (ja) * 2000-10-25 2002-05-10 Tokyo Electron Ltd 基板除電方法、気相堆積装置、半導体装置の製造方法
JP2002222799A (ja) * 2001-01-25 2002-08-09 Tokyo Electron Ltd プラズマ処理装置およびそのクリーニング方法および静電チャックの除電方法
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP2006165189A (ja) * 2004-12-06 2006-06-22 Nec Electronics Corp 半導体装置の製造方法
JP2007115839A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びプラズマ処理装置
JP2007258636A (ja) * 2006-03-27 2007-10-04 Matsushita Electric Ind Co Ltd ドライエッチング方法およびその装置
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Also Published As

Publication number Publication date
US20100227470A1 (en) 2010-09-09
JP5465897B2 (ja) 2014-04-09
US8236681B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
US7419916B2 (en) Manufacturing method of semiconductor device
JP5465897B2 (ja) 半導体集積回路装置の製造方法
US20220059403A1 (en) Removing Polymer Through Treatment
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
JP2008294335A (ja) 半導体装置の製造方法
TWI662569B (zh) 半導體裝置結構及其製造方法
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
US20110127158A1 (en) Manufacturing method of semiconductor integrated circuit device
US20150137378A1 (en) Semiconductor Device having Voids and Method of Forming Same
US20060292856A1 (en) Method of patterning a porous dielectric material
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
JP3781729B2 (ja) 半導体装置の製造方法
US6780756B1 (en) Etch back of interconnect dielectrics
JP2000332018A (ja) 半導体装置及びその製造方法
CN103681470A (zh) 半导体器件及其制造方法
US9824969B1 (en) Semiconductor structure and methods of forming the same
US20050136644A1 (en) Method of fabricating a semiconductor device having metal wiring
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
CN110875242B (zh) 半导体装置及其形成方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
US20030183905A1 (en) Interconnection structure and interconnection structure formation method
JP2005167120A (ja) 半導体装置及び半導体装置の製造方法
TW201924011A (zh) 具有實質上直的接觸輪廓的半導體結構
JP5594862B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees