JP2010206058A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010206058A5 JP2010206058A5 JP2009051668A JP2009051668A JP2010206058A5 JP 2010206058 A5 JP2010206058 A5 JP 2010206058A5 JP 2009051668 A JP2009051668 A JP 2009051668A JP 2009051668 A JP2009051668 A JP 2009051668A JP 2010206058 A5 JP2010206058 A5 JP 2010206058A5
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- etching chamber
- buried wiring
- wafer stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (1)
- 以下の工程を含む半導体集積回路装置の製造方法：
（ａ）第1のドライ・エッチングにより、ウエハのデバイス面上の絶縁膜中に設けられた下層埋め込み配線に向かって、前記絶縁膜の上面から前記下層埋め込み配線上のエッチ・ストップ膜の上面に至り、上層埋め込み配線と接続するためのビア・ホールを形成する工程；
（ｂ）前記工程（ａ）の後、エッチング処理室内において、前記ウエハの裏面をウエハ・ステージ上に静電チャックにより吸着した状態で、第２のドライ・エッチングにより、前記ビア・ホールを前記下層埋め込み配線の上面まで延長する工程；
（ｃ）前記工程（ｂ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、窒素を主要な成分とする雰囲気下で、前記ウエハの前記デバイス面側に対して、気相プラズマ処理を実施する工程；
（ｄ）前記工程（ｃ）の後、前記エッチング処理室内において、前記ウエハの前記裏面を前記ウエハ・ステージ上に設置した状態で、アルゴンを主要な成分とする雰囲気下で、前記ウエハに対して、気相プラズマによる除電処理を実施する工程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051668A JP5465897B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路装置の製造方法 |
| US12/716,928 US8236681B2 (en) | 2009-03-05 | 2010-03-03 | Manufacturing method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051668A JP5465897B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010206058A JP2010206058A (ja) | 2010-09-16 |
| JP2010206058A5 true JP2010206058A5 (ja) | 2012-03-29 |
| JP5465897B2 JP5465897B2 (ja) | 2014-04-09 |
Family
ID=42678638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009051668A Expired - Fee Related JP5465897B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8236681B2 (ja) |
| JP (1) | JP5465897B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2960700B1 (fr) * | 2010-06-01 | 2012-05-18 | Commissariat Energie Atomique | Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias |
| US9887160B2 (en) * | 2015-09-24 | 2018-02-06 | International Business Machines Corporation | Multiple pre-clean processes for interconnect fabrication |
| KR102616489B1 (ko) | 2016-10-11 | 2023-12-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| CN109148356A (zh) * | 2017-06-15 | 2019-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20190096820A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hardened interlayer dielectric layer |
| CN112233977A (zh) * | 2020-10-15 | 2021-01-15 | 广州粤芯半导体技术有限公司 | 一种改善晶格损伤的方法 |
| US11990430B2 (en) * | 2021-01-28 | 2024-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding structures of integrated circuit devices and method forming the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4207285B2 (ja) * | 1999-02-10 | 2009-01-14 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5165817B2 (ja) * | 2000-03-31 | 2013-03-21 | ラム リサーチ コーポレーション | 静電チャック及びその製造方法 |
| JP2002134489A (ja) * | 2000-10-25 | 2002-05-10 | Tokyo Electron Ltd | 基板除電方法、気相堆積装置、半導体装置の製造方法 |
| JP4493863B2 (ja) * | 2001-01-25 | 2010-06-30 | 東京エレクトロン株式会社 | プラズマ処理装置およびそのクリーニング方法および静電チャックの除電方法 |
| JP2004014868A (ja) * | 2002-06-07 | 2004-01-15 | Tokyo Electron Ltd | 静電チャック及び処理装置 |
| JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2005116801A (ja) * | 2003-10-08 | 2005-04-28 | Toshiba Corp | 半導体装置の製造方法 |
| US7094705B2 (en) * | 2004-01-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step plasma treatment method to improve CU interconnect electrical performance |
| JP2006165189A (ja) * | 2004-12-06 | 2006-06-22 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007115839A (ja) * | 2005-10-19 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及びプラズマ処理装置 |
| JP2007258636A (ja) * | 2006-03-27 | 2007-10-04 | Matsushita Electric Ind Co Ltd | ドライエッチング方法およびその装置 |
| JP5233097B2 (ja) * | 2006-08-15 | 2013-07-10 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び記憶媒体 |
| US7700479B2 (en) * | 2006-11-06 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cleaning processes in the formation of integrated circuit interconnect structures |
| DE112008002199B4 (de) * | 2007-08-14 | 2021-10-14 | Avago Technologies International Sales Pte. Limited | Verfahren zum Bilden einer Multilayer-Elektrode, welche unter einer piezoelektrischen Schicht liegt, und entsprechende Struktur |
-
2009
- 2009-03-05 JP JP2009051668A patent/JP5465897B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-03 US US12/716,928 patent/US8236681B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010206058A5 (ja) | ||
| JP2007311584A5 (ja) | ||
| JP2014112668A5 (ja) | ||
| JP2009111375A5 (ja) | ||
| JP2012114148A5 (ja) | ||
| JP2010206057A5 (ja) | ||
| JP2010534935A5 (ja) | ||
| JP2017501591A5 (ja) | ||
| JP2010245334A5 (ja) | ||
| JP2010251632A5 (ja) | ||
| TW200644048A (en) | Manufacturing method of semiconductor device | |
| JP2011176095A5 (ja) | ||
| JP2010267899A5 (ja) | ||
| JP2011097029A5 (ja) | ||
| JP2004179649A5 (ja) | ||
| JP2013038404A5 (ja) | ||
| WO2007126482A3 (en) | Methods for forming thin oxide layers on semiconductor wafers | |
| WO2009004889A1 (ja) | 薄膜シリコンウェーハ及びその作製法 | |
| JP2011205077A5 (ja) | 微結晶半導体膜の作製方法 | |
| JP2010251724A5 (ja) | ||
| JP2011009452A5 (ja) | ||
| JP2011119359A (ja) | 半導体装置の製造方法 | |
| TW201628054A (zh) | 半導體裝置之製造方法 | |
| JP2010109356A5 (ja) | ||
| JP2009194194A (ja) | プラズマ処理方法 |