JP2010109356A5 - - Google Patents

Download PDF

Info

Publication number
JP2010109356A5
JP2010109356A5 JP2009229202A JP2009229202A JP2010109356A5 JP 2010109356 A5 JP2010109356 A5 JP 2010109356A5 JP 2009229202 A JP2009229202 A JP 2009229202A JP 2009229202 A JP2009229202 A JP 2009229202A JP 2010109356 A5 JP2010109356 A5 JP 2010109356A5
Authority
JP
Japan
Prior art keywords
insulating film
substrate
semiconductor substrate
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009229202A
Other languages
English (en)
Other versions
JP5681354B2 (ja
JP2010109356A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009229202A priority Critical patent/JP5681354B2/ja
Priority claimed from JP2009229202A external-priority patent/JP5681354B2/ja
Publication of JP2010109356A publication Critical patent/JP2010109356A/ja
Publication of JP2010109356A5 publication Critical patent/JP2010109356A5/ja
Application granted granted Critical
Publication of JP5681354B2 publication Critical patent/JP5681354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 半導体基板の表面にラジカル処理を行うことにより、前記半導体基板に第１の絶縁膜を形成する工程と、
    加速されたイオンを前記第１の絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板に脆化領域を形成する工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記半導体基板と、ベース基板とを対向させ、前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させる工程と、
    前記脆化領域において分離することにより、前記ベース基板上に前記第１の絶縁膜及び前記第２の絶縁膜を介して半導体層を形成する工程と、を有することを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板の表面にラジカル処理を行うことにより、前記半導体基板に第１の絶縁膜を形成する工程と、
    加速されたイオンを前記第１の絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板に脆化領域を形成する工程と、
    前記第１の絶縁膜を除去する工程と、
    前記半導体基板上に第２の絶縁膜を形成する工程と、
    前記半導体基板と、ベース基板とを対向させ、前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させる工程と、
    前記脆化領域において分離することにより、前記ベース基板上に前記第２の絶縁膜を介して半導体層を形成する工程と、を有することを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１または請求項２において、
    電子密度が１×１０ １１ ｃｍ −３ 以上、且つ電子温度が３ｅＶ以下であるプラズマを用いて、前記ラジカル処理を行うことを特徴とするＳＯＩ基板の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記第１の絶縁膜の膜厚は、１ｎｍ以上１０ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記第１の絶縁膜は、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコンのいずれか一又は複数を有する膜であることを特徴とするＳＯＩ基板の作製方法。
  6. 請求項１乃至５のいずれか一において、
    前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行う工程を有することを特徴とするＳＯＩ基板の作製方法。
JP2009229202A 2008-10-02 2009-10-01 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5681354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009229202A JP5681354B2 (ja) 2008-10-02 2009-10-01 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008257762 2008-10-02
JP2008257762 2008-10-02
JP2009229202A JP5681354B2 (ja) 2008-10-02 2009-10-01 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010109356A JP2010109356A (ja) 2010-05-13
JP2010109356A5 true JP2010109356A5 (ja) 2012-11-01
JP5681354B2 JP5681354B2 (ja) 2015-03-04

Family

ID=42076126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009229202A Expired - Fee Related JP5681354B2 (ja) 2008-10-02 2009-10-01 Ｓｏｉ基板の作製方法

Country Status (2)

Country Link
US (1) US8871610B2 (ja)
JP (1) JP5681354B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
FR2964111B1 (fr) * 2010-08-31 2013-01-25 Commissariat Energie Atomique Procede de collage direct entre deux plaques, comprenant une etape de formation d'une couche de protection temporaire a base d'azote
TWI500118B (zh) 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6287988B1 (en) 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3233281B2 (ja) 1999-02-15 2001-11-26 日本電気株式会社 ゲート酸化膜の形成方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP4450126B2 (ja) 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2006120965A (ja) 2004-10-25 2006-05-11 Elpida Memory Inc ゲート酸化膜の形成方法
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007043121A (ja) 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7625783B2 (en) 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique

Similar Documents

Publication Publication Date Title
JP2009111375A5 (ja)
JP2010034523A5 (ja)
JP2009260295A5 (ja) 半導体基板の作製方法
JP2011077514A5 (ja)
JP2009111362A5 (ja)
JP2013038404A5 (ja)
JP2009158937A5 (ja)
TWI456689B (zh) Ｓｏｉ晶圓的製造方法
JP2012054540A5 (ja) Ｓｏｉ基板の作製方法
JP2010080947A5 (ja) 半導体装置の作製方法
TW200943477A (en) Method for manufacturing SOI substrate
JP2010050444A5 (ja)
EP1978554A3 (en) Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2013102154A5 (ja) 半導体装置の作製方法
JP2008311621A5 (ja)
JP2009135465A5 (ja)
JP2011100981A5 (ja) 半導体装置の作製方法
TWI456637B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
JP2010109353A5 (ja)
JP2009260314A5 (ja)
JP2010103510A5 (ja) 半導体装置の作製方法及び半導体装置
JP2009212503A5 (ja)
JP2009212502A5 (ja)
JP2011040729A5 (ja) 半導体基板の作製方法
JP2010109356A5 (ja)