JP2011100981A5 - 半導体装置の作製方法 - Google Patents

Claims (3)

1. 基板上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、又はスカンジウムを含むゲート電極層を形成し、
   前記ゲート電極層上に、膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成し、
   前記基板を加熱した状態で、スパッタリング法を用いて前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、
   前記酸化物半導体層上の一部と、前記ソース電極層及び前記ドレイン電極層上とに接する第１の酸化シリコン層を形成し、
   前記第１の酸化シリコン層を形成後に、加熱処理を行い、
   前記酸化物半導体層は、ＩｎとＧａとＺｎとを含むことを特徴とする半導体装置の作製方法。
2. 基板上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、又はスカンジウムを含むゲート電極層を形成し、
   前記ゲート電極層上に、膜厚１００ｎｍ以上３５０ｎｍ以下のゲート絶縁層を形成し、
   前記基板を加熱した状態で、スパッタリング法を用いて前記ゲート絶縁層上に酸化物半導体層を形成し、
   前記酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、
   前記酸化物半導体層上の一部と、前記ソース電極層及び前記ドレイン電極層上とに接する第１の酸化シリコン層を形成し、
   前記第１の酸化シリコン層上に第１の窒化シリコン膜を形成し、
   前記ゲート絶縁層は積層でなり、前記ゲート電極層側に位置する第２の窒化シリコン層と、前記酸化物半導体層側に位置する第２の酸化シリコン層とを有し、
   前記酸化物半導体層は、ＩｎとＧａとＺｎとを含むことを特徴とする半導体装置の作製方法。
3. 請求項１又は請求項２において、
   前記ソース電極層及び前記ドレイン電極層を形成した後であって、前記第１の酸化シリコン層を形成する前に、前記酸化物半導体層の表面をプラズマ処理することを特徴とする半導体装置の作製方法。