TWI406415B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

薄膜電晶體陣列基板及其製造方法 Download PDF

Info

Publication number
TWI406415B
TWI406415B TW099115179A TW99115179A TWI406415B TW I406415 B TWI406415 B TW I406415B TW 099115179 A TW099115179 A TW 099115179A TW 99115179 A TW99115179 A TW 99115179A TW I406415 B TWI406415 B TW I406415B
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
source
transistor array
Prior art date
Application number
TW099115179A
Other languages
English (en)
Other versions
TW201140825A (en
Inventor
Sung Hui Huang
Wei Chou Lan
Ted Hong Shinn
Original Assignee
Prime View Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prime View Int Co Ltd filed Critical Prime View Int Co Ltd
Priority to TW099115179A priority Critical patent/TWI406415B/zh
Priority to US12/838,107 priority patent/US8138548B2/en
Publication of TW201140825A publication Critical patent/TW201140825A/zh
Application granted granted Critical
Publication of TWI406415B publication Critical patent/TWI406415B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

薄膜電晶體陣列基板及其製造方法
本發明是有關於一種電晶體陣列基板，且特別是有關於一種薄膜電晶體陣列基板及薄膜電晶體陣列基板的製造方法。
薄膜電晶體陣列基板在顯示裝置中的應用日漸廣泛，例如其可應用於液晶顯示裝置(Liquid Crystal Display,LCD)、電泳顯示裝置(Electro-Phoretic Display,EPD)與有機發光二極體顯示裝置(Organic Light Emitting Diode Display,OLED)。
以在液晶顯示器的使用為例，一種習知的薄膜電晶體陣列基板包括基底、形成於基底上的金屬閘極層、形成於金屬閘極層上的閘極絕緣層、形成於閘極絕緣層上的源極/汲極層、形成於源極/汲極層上的非晶相銦鎵鋅氧化物(a-IGZO)層、形成於a-IGZO層上的保護層以及形成於保護層上的畫素電極。
然而，在上述薄膜電晶體陣列基板中，保護層是直接形成於a-IGZO層上，由於保護層的材質通常為二氧化矽，其具有容易產生漏電流的問題，因此會影響薄膜電晶體陣列基板的使用。
因此，如何避免漏電流的產生，以提升薄膜電晶體陣列基板的使用性能實為相關領域之人員所重視的議題之一。
有鑑於此，本發明提供一種薄膜電晶體陣列基板，其可避免漏電流的產生。
本發明還提供一種薄膜電晶體陣列基板的製造方法，其製備的薄膜電晶體陣列基板可避免漏電流的產生。
本發明提出一種薄膜電晶體陣列基板，其包括基底、閘極層、閘極絕緣層、源極/汲極層、圖案化保護層、氧化物半導體層、樹脂層及畫素電極。閘極層設置於基底上。閘極絕緣層設置於閘極層與基底上。源極/汲極層設置於閘極絕緣層上。圖案化保護層設置於源極/汲極層上且暴露出部分源極/汲極層。氧化物半導體層設置於圖案化保護層上，且電性連接於源極/汲極層。樹脂層設置於氧化物半導體層上且覆蓋氧化物半導體層。畫素電極設置於樹脂層上且連接至源極/汲極層。
本發明還提出一種薄膜電晶體陣列基板的製造方法，其首先形成閘極層於基底上；接著，形成閘極絕緣層於閘極層與基底上；接著，形成源極/汲極層於閘極絕緣層上；接著，形成圖案化保護層於源極/汲極層上，且暴露出部分源極/汲極層；接著，形成氧化物半導體層於圖案化保護層上，且電性連接於源極/汲極層；接著，形成樹脂層於氧化物半導體層上且覆蓋氧化物半導體層；然後，形成畫素電極於樹脂層上且連接至源極/汲極層。
本發明之薄膜電晶體陣列基板的圖案化保護層設置於源極/汲極層上，而氧化物半導體層設置於圖案化保護層上，這可減少甚至避免漏電流的產生，從而可提高薄膜電晶體陣列基板的使用性能。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1A繪示為本發明實施例的薄膜電晶體陣列基板的剖面圖。請參閱圖1A，薄膜電晶體陣列基板100包括薄膜電晶體18，薄膜電晶體18包括基底10、閘極層11、閘極絕緣層12、源極/汲極層13、圖案化保護層14、氧化物半導體層15、樹脂 層16與畫素電極17。其中，閘極層11設置於基底10上，閘極絕緣層12設置於基底10與閘極層11上，源極/汲極層13設置於閘極絕緣層12上，圖案化保護層14設置於源極/汲極層13上且暴露出部分源極/汲極層13，氧化物半導體層15設置於圖案化保護層14上且電性連接於源極/汲極層13，樹脂層16設置於氧化物半導體層15上且覆蓋氧化物半導體層15，畫素電極17設置於樹脂層16上且連接至源極/汲極層13。其中，氧化物半導體層15的材質可為包含銦(In)、鎵(Ga)及鋅(Zn)的至少之一的非晶氧化物，例如為非晶相銦鎵鋅氧化物(a-IGZO)。
在本實施例中，薄膜電晶體陣列基板100可用於電泳顯示裝置(Electro-Phoretic Display,EPD)，但本發明不以此為限；藉由適當的結構變更，本發明之薄膜電晶體陣列基板還用於其他顯示裝置。例如，請參閱圖1B，薄膜電晶體陣列基板200應用在液晶顯示裝置(Liquid Crystal Display,LCD)中，其中薄膜電晶體28中，有部分畫素電極27是直接設置於圖案化保護層24上，而省去了其間的部分樹脂層26。
此外，於本實施例中，薄膜電晶體陣列基板100還包括跳線部19及焊墊部20，跳線部19連接於焊墊部20與薄膜電晶體陣列基板100的其他部份之間，而焊墊部20用於與外部元件電性連接，例如與外部電路板或控制電路電性連接。
上述薄膜電晶體陣列基板100，藉由設計源極/汲極層13、圖案化保護層14及氧化物半導體層15之間的結構排列，亦即使圖案化保護層14設置於源極/汲極層13上，且氧化物半導體層15設置於圖案化保護層14上，從而可減少甚至避免漏電流的產生，進而提高薄膜電晶體陣列基板100的使用性能。再者，由於跳線部19及焊墊部20省去樹脂層，因此還可避免芯片結合(IC Bonding)以及線路腐蝕的問題。
以下將結合附圖對上述薄膜電晶體陣列基板100的製造方法作進一步說明。
請參閱圖2A，薄膜電晶體陣列基板100的製造方法是先於基底10上形成閘極層11，接著於基底10與閘極層11上形成閘極絕緣層12。其中，閘極層11的形成方法例如可先沈積一層金屬材料於基底10上，再藉由一圖案化製程形成閘極層11。而閘極絕緣層12的形成方法例如可包括化學氣相沈積法(Chemical Vapor Deposition,CVD)，但不限於此。詳細來說，在本實施例中，閘極層11之材質可為金屬，例如包含鋁、鋁釹合金、鉬、鉻、鉬鉻合金及銅之一或其組合物。閘極絕緣層12之材質可包含氮化矽、氧化矽、氧化鋁及氧化釔之一或其組合物。
請參閱圖2B，形成閘極絕緣層12後，接著於閘極絕緣層12上形成源極/汲極層13。源極/汲極層13的形成方法例如可先沈積一層金屬材料，再藉由一圖案化製程來形成。源極/汲極層13之材質可為金屬，例如包含鋁、鋁釹合金、鉬、鉻、鉬鉻合金及銅之一或其組合物。
請參閱圖2C，形成源極/汲極層13後，接著於源極/汲極層13上形成圖案化保護層14。圖案化保護層14暴露出部分源極/汲極層13。圖案化保護層14的形成方法例如可包括化學氣相沈積法，但不限於此。其中，圖案化保護層14可包含氮化矽、氧化矽、酚醛樹脂及聚醯亞胺之一或其組合物。此外，圖案化保護層14也可為有機材料與無機材料之複合絕緣層。
請參閱圖2D，形成圖案化保護層14後，接著於圖案化保護層14上形成氧化物半導體層15。氧化物半導體層15的材質可為包含銦(In)、鎵(Ga)及鋅(Zn)的至少之一的非晶氧化物，例如為非晶相銦鎵鋅氧化物(a-IGZO)。此外，形成氧化物半導體層15的製程條件可包含通入氧氣與氬氣。
請參閱圖2E，形成氧化物半導體層15後，接著於氧化物半導體層15上形成樹脂層16。樹脂層16覆蓋氧化物半導體層15。其中，樹脂層16可以為正負型光阻。
最後，請參閱圖2F，於樹脂層16上形成畫素電極17，並使畫素電極17連接至源極/汲極層13，從而形成薄膜電晶體陣列基板100。其中，畫素電極17的材質可包含銦錫氧化物、銦鋅氧化物、鉬、鉻及鉬鉻合金之一或其組合物。
綜上所述，本發明之薄膜電晶體陣列基板的圖案化保護層設置於源極/汲極層上，而氧化物半導體層設置於圖案化保護層上，這可減少甚至避免漏電流的產生，從而提高薄膜電晶體陣列基板的使用性能。再者，圖案化保護層設置於源極/汲極層上而氧化物半導體層設置於圖案化保護層，還可避免芯片結合以及線路腐蝕的問題，從而可進一步提高薄膜電晶體陣列基板的使用性能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．薄膜電晶體陣列基板
10．．．基底
11．．．閘極層
12．．．閘極絕緣層
13．．．源極/汲極層
14、24．．．圖案化保護層
15．．．氧化物半導體層
16、26．．．樹脂層
17、27．．．畫素電極
18、28．．．薄膜電晶體
19．．．跳線部
20．．．焊墊部
圖1A繪示為本發明實施例的薄膜電晶體陣列基板的剖面圖。
圖1B繪示為本發明另一實施例的薄膜電晶體陣列基板的剖面圖。
圖2A-2F為圖1A所示的薄膜電晶體陣列基板的製程剖面示意圖。
100．．．薄膜電晶體陣列基板
10．．．基底
11．．．閘極層
12．．．閘極絕緣層
13．．．源極/汲極層
14．．．圖案化保護層
15．．．氧化物半導體層
16．．．樹脂層
17．．．畫素電極
18．．．薄膜電晶體
19．．．跳線部
20．．．焊墊部

Claims (10)

  1. 一種薄膜電晶體陣列基板，其包括：一基底；一閘極層，設置於該基底上；一閘極絕緣層，設置於該閘極層與該基底上；一源極/汲極層，設置於該閘極絕緣層上；一圖案化保護層，設置於該源極/汲極層上且暴露出部分該源極/汲極層；一氧化物半導體層，設置於該圖案化保護層上，且電性連接於該源極/汲極層；一樹脂層，設置於該氧化物半導體層上且覆蓋該氧化物半導體層；以及一畫素電極，設置於該樹脂層上且連接至該源極/汲極層。
  2. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該氧化物半導體層的材質包含銦(In)、鎵(Ga)及鋅(Zn)的至少之一的非晶氧化物。
  3. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該氧化物半導體層的材質包含非晶相銦鎵鋅氧化物(a-IGZO)。
  4. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該樹脂層可以為正負型光阻。
  5. 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中有部分該畫素電極直接設置於該圖案化保護層上。
  6. 一種薄膜電晶體陣列基板的製造方法，其包括：形成一閘極層於一基底上；形成一閘極絕緣層於該閘極層與該基底上；形成一源極/汲極層於該閘極絕緣層上；形成一圖案化保護層於該源極/汲極層上，且暴露出部分該源極/汲極層；形成一氧化物半導體層於該圖案化保護層上，且電性連接於該源極/汲極層；形成一樹脂層於該氧化物半導體層上且覆蓋該氧化物半導體層；以及形成一畫素電極於該樹脂層上且連接至該源極/汲極層。
  7. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，其中該氧化物半導體層的材質包含銦(In)、鎵(Ga)及鋅(Zn)的至少之一的非晶氧化物。
  8. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，其中該氧化物半導體層的材質包含非晶相銦鎵鋅氧化物(a-IGZO)。
  9. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，其中該樹脂層可以為正負型光阻。
  10. 如申請專利範圍第6項所述之薄膜電晶體陣列基板的製造方法，其中形成該氧化物半導體層的製程條件包含通入氧氣與氬氣。
TW099115179A 2010-05-12 2010-05-12 薄膜電晶體陣列基板及其製造方法 TWI406415B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099115179A TWI406415B (zh) 2010-05-12 2010-05-12 薄膜電晶體陣列基板及其製造方法
US12/838,107 US8138548B2 (en) 2010-05-12 2010-07-16 Thin film transistor array substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099115179A TWI406415B (zh) 2010-05-12 2010-05-12 薄膜電晶體陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201140825A TW201140825A (en) 2011-11-16
TWI406415B true TWI406415B (zh) 2013-08-21

Family

ID=44910964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115179A TWI406415B (zh) 2010-05-12 2010-05-12 薄膜電晶體陣列基板及其製造方法

Country Status (2)

Country Link
US (1) US8138548B2 (zh)
TW (1) TWI406415B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489826B (zh) 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體
CN108172174B (zh) * 2016-12-07 2020-04-07 元太科技工业股份有限公司 像素阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488024B (en) * 2000-12-22 2002-05-21 Prime View Int Co Ltd Metal contact structure for thin film transistor of liquid crystal display and the manufacturing method thereof
TW201005953A (en) * 2005-11-15 2010-02-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20100044711A1 (en) * 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2491586B1 (en) * 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101751560B1 (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488024B (en) * 2000-12-22 2002-05-21 Prime View Int Co Ltd Metal contact structure for thin film transistor of liquid crystal display and the manufacturing method thereof
TW201005953A (en) * 2005-11-15 2010-02-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US20100044711A1 (en) * 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device

Also Published As

Publication number Publication date
TW201140825A (en) 2011-11-16
US8138548B2 (en) 2012-03-20
US20110278563A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
CN105742324B (zh) 有机发光显示装置及其制造方法
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US8981359B2 (en) Organic light emitting diode display device and method of fabricating the same
US10332952B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US20230040064A1 (en) Display substrate, preparation method therefor, and display device
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
WO2014042125A1 (ja) 半導体装置およびその製造方法
WO2017049835A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
WO2018223654A1 (zh) 阵列基板及其制作方法和显示装置
TWI691089B (zh) 薄膜電晶體、製造該薄膜電晶體的方法及包含該薄膜電晶體的顯示裝置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
TWI406415B (zh) 薄膜電晶體陣列基板及其製造方法
WO2016086571A1 (zh) 阵列基板及其制作方法、显示装置
US9923039B2 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
JP2005285395A (ja) 配線構造並びにそれを備えた表示装置用基板及び表示装置
KR20160079978A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
TWI546965B (zh) 半導體裝置及其製造方法
US20240040864A1 (en) Array substrate and display panel
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法