WO2018223654A1 - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
WO2018223654A1
WO2018223654A1 PCT/CN2017/116447 CN2017116447W WO2018223654A1 WO 2018223654 A1 WO2018223654 A1 WO 2018223654A1 CN 2017116447 W CN2017116447 W CN 2017116447W WO 2018223654 A1 WO2018223654 A1 WO 2018223654A1
Authority
WO
WIPO (PCT)
Prior art keywords
array substrate
source
layer
metal
photoresist
Prior art date
Application number
PCT/CN2017/116447
Other languages
English (en)
French (fr)
Inventor
刘庭良
马宏伟
张锴
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/072,407 priority Critical patent/US11282871B2/en
Priority to EP17892060.9A priority patent/EP3664137B1/en
Publication of WO2018223654A1 publication Critical patent/WO2018223654A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • FIG. 2 is a flowchart of a method for fabricating an array substrate according to an embodiment of the present disclosure
  • FIG. 1a-1e are schematic diagrams showing the steps of a method of fabricating an array substrate.
  • a source/drain metal layer 1100 is formed on the substrate 101.
  • the source/drain metal layer 1100 may include a first metal layer 1101 and a second metal layer 1102 laminated on both sides of the first metal layer 1101.
  • the photoresist 1 is formed on the side of the layer 1100 away from the substrate 101; as shown in FIG. 1b, the photoresist 210 is exposed and developed by the first mask 210 to form a photoresist pattern 212; as shown in FIG.
  • An embodiment of the present disclosure provides a method of fabricating an array substrate.
  • 2 is a diagram of a method of fabricating an array substrate according to the embodiment. As shown in FIG. 2, the method for fabricating the array substrate includes steps S101-S102.
  • the step of forming a source/drain metal pattern on the substrate includes: forming a source/drain metal layer on the substrate; forming a first side of the source/drain metal layer away from the substrate a photoresist; exposing and developing the first photoresist to form a first photoresist pattern by using a first mask; and etching the source/drain metal layer by using the first photoresist pattern as a mask A source-drain metal pattern is formed.
  • the second mask can be the same mask as the first mask, thereby reducing the mask and further reducing the cost. It should be noted that when the second mask can be the same mask as the first mask, the protective layer located in the display area of the substrate is not completely removed, and the protective layer of the display area is formed in the source/drain metal pattern. The periphery (the height of the source and drain metal patterns is high), thereby facilitating the flattening of the display area.
  • An embodiment of the present disclosure provides a method of fabricating an array substrate. Different from the first embodiment, the protective layer is not made of photoresist.
  • 7a-7b are schematic diagrams showing the steps of a method of fabricating an array substrate according to the present embodiment.
  • the third mask 330 is used to form the first side of the protective layer 1300 away from the substrate 101.
  • Two photoresist patterns 232 As shown in FIG. 7b, the protective layer 1300 is etched using the second photoresist pattern 232 as a mask to form the protective structure 1300, and the photoresist pattern 232 is removed.
  • An embodiment of the present disclosure provides an array substrate.
  • 3 is a schematic plan view of an array substrate according to the embodiment.
  • 4e is a schematic cross-sectional view of an array substrate according to the embodiment.
  • Figure 4e shows a cross section of the peripheral region of the array substrate.
  • the cross section includes a substrate 101 and a source/drain metal pattern 110 on the substrate 101.
  • the substrate 101 includes a display area 1010 and a peripheral area 1012 surrounding the display area 1010.
  • the source/drain metal pattern 110 in the peripheral area 1012 includes A plurality of metal lines 112.
  • the side of each metal line 112 is provided with a protective structure 130 that contacts and covers the side of the metal line 112.
  • the material of the protection structure includes a photoresist. Therefore, the protective structure can be formed only by the exposure and development processes, thereby reducing the number of process steps and reducing low cost.
  • FIG. 6 is a schematic cross-sectional view of an array substrate according to the present embodiment.
  • Figure 6 is a schematic cross-sectional view showing the display area of the array substrate.
  • the array substrate further includes an anode 140, an organic light emitting layer 150, and a cathode 160.
  • the anode 140 is located on a side of the source-drain metal pattern 110 away from the substrate 101; the organic light-emitting layer 150 is located on a side of the anode 140 away from the substrate 101; and the cathode 160 is located on a side of the organic light-emitting layer 150 away from the substrate 101.
  • the array substrate can be used for an organic light emitting diode (OLED) display device.
  • OLED organic light emitting diode
  • the embodiments of the present disclosure include, but are not limited to, the array substrate.
  • the array substrate may also be an array substrate of a liquid crystal display device. Other components and structures may be referred to a general design, and details are not described herein
  • the display device can be any electronic product having a display function such as a computer, a television, a notebook computer, a tablet computer, a navigator, or the like. Additionally, the display device can also be a wearable smart device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板及其制作方法以及显示装置。该阵列基板的制作方法包括在基板(101)上形成源漏金属图案(110)，基板(101)包括显示区(1010)和位于显示区(1010)周围的周边区(1012)，位于周边区(1012)的源漏金属图案(110)包括多个金属线(112)；以及在各金属线(112)的侧面形成保护结构(130)，保护结构(130)接触并覆盖金属线(112)的侧面。由此，该阵列基板的制作方法可防止刻蚀液刻蚀金属线，从而防止阵列基板上短路或断路的发生，进而可提高产品良率。

Description

阵列基板及其制作方法和显示装置
交叉引用
本申请要求于2017年06月09日递交的中国专利申请第201710431986.1号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开的实施例涉及一种阵列基板的制作方法、阵列基板以及显示装置。
背景技术
随着显示技术的不断发展，液晶显示器(Liquid Crystal Display，LCD)和有机发光显示器(Organic Light Emitting Diode，OLED)成为市场的主流。液晶显示器通常包括设置有多个薄膜晶体管的阵列基板、对置基板以及设置在阵列基板和对置基板之间的液晶层。有机发光显示器通常包括设置有多个薄膜晶体管的阵列基板、对置基板以及设置在阵列基板和对置基板之间的有机发光层。
由于高分辨率具有较好的视觉效果，人们对于显示装置的分辨率的要求也越来越高。并且，随着可穿戴显示装置的发展，需要显示装置在较小的面积上安排更多的像素。
发明内容
本公开至少一个实施例提供一种阵列基板的制作方法，其包括：在基板上形成源漏金属图案，所述基板包括显示区和位于所述显示区周围的周边区，位于所述周边区的所述源漏金属图案包括多个金属线；以及在各所述金属线的侧面形成保护结构，所述保护结构接触并覆盖所述金属线的侧面。
在一些示例中，所述在基板上形成源漏金属图案包括：在基板上形成源漏金属层；在所述源漏金属层远离所述基板的一侧形成第一光刻胶；采用第一掩膜板对所述第一光刻胶进行曝光、显影以形成第一光刻胶图案；以及以所述第一光刻胶图案为掩膜对所述源漏金属层进行刻蚀以形成所述源漏金属图案。
在一些示例中，所述在各所述金属线的侧面形成保护结构包括：在所述源 漏金属图案远离所述基板的一侧形成覆盖所述源漏金属图案的保护层；以及采用第二掩膜板对所述保护层进行图案化以去除所述金属线远离所述基板一侧的保护层并保留所述金属线的侧面的保护层以形成所述保护结构。
在一些示例中，所述保护层包括第二光刻胶。
在一些示例中，所述第一光刻胶为正性光刻胶，所述第二光刻胶为负性光刻胶。
在一些示例中，所述第一光刻胶为负性光刻胶，所述第二光刻胶为正性光刻胶，所述第二掩膜板与所述第一掩膜板为同一掩膜板。
在一些示例中，该阵列基板的制作方法还包括：在所述源漏金属图案和所述保护结构远离所述基板的一侧形成第一电极层；以及图案化所述第一电极层以形成第一电极层图案并露出所述金属线和所述保护结构。
在一些示例中，所述图案化所述第一电极层以形成第一电极层图案并露出所述金属线和所述保护结构包括湿刻工艺。
在一些示例中，所述源漏金属图案包括第一金属层以及位于所述第一金属层两侧的第二金属层。
本公开至少一个实施例提供一种阵列基板，其包括：基板；以及源漏金属图案，设置在所述基板上；所述基板包括显示区和围绕所述显示区的周边区，位于所述周边区的源漏金属图案包括多个金属线，各所述金属线的侧面设置有保护结构，所述保护结构接触并覆盖所述金属线的侧面。
在一些示例中，所述保护结构的材料包括光刻胶。
在一些示例中，所述源漏金属图案包括第一金属层以及位于所述第一金属层两侧的第二金属层。
在一些示例中，所述第一金属层包括铜、铝和银中的一种或多种。
在一些示例中，所述第二金属层包括钛。
在一些示例中，该阵列基板还包括：阳极，位于所述源漏金属图案远离所述基板的一侧；有机发光层，位于所述阳极远离所述基板的一侧；以及阴极，位于所述有机发光层远离所述基板的一侧。
本公开至少一个实施例提供一种显示装置，包括上述任一项所述的阵列基板。
该阵列基板的制作方法可在进行后续的刻蚀工艺时防止刻蚀液刻蚀金属线，从而防止阵列基板上短路或断路的发生，进而可提高产品良率。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1a-1e为一种阵列基板的制作方法的步骤示意图；
图2为根据本公开一实施例提供的一种阵列基板的制作方法的流程图；
图3为根据本公开一实施例提供的一种阵列基板的平面示意图；
图4a-4e为根据本公开一实施例提供的一种阵列基板的制作方法的步骤示意图；
图5a-5b为根据本公开一实施例提供的另一种阵列基板的制作方法的步骤示意图；
图6为根据本公开一实施例提供的另一种阵列基板的制作方法的步骤示意图；以及
图7a-7b为根据本公开一实施例提供另一种阵列基板的制作方法的步骤示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
随着显示装置向高分辨率、窄边框以及高PPI(Pixel Per Inch)等方向发 展，液晶显示装置或有机发光显示装置中的阵列基板上各种电路的线宽以及线间距不断缩小，从而容易因为杂质颗粒(Particle)、金属残留(Metal Remain)以及刻蚀损失(Etching Loss)而导致电路的短路和断路，进而降低产品良率。例如，在有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)的阵列基板的制作工艺中，阳极通常采用湿法刻蚀，其酸性刻蚀液对于下方裸露的金属层有较为严重的过刻现象，从而导致短路和断路等不良。
图1a-1e为一种阵列基板的制作方法的步骤示意图。如图1a所示，在基板101上形成源漏金属层1100，源漏金属层1100可包括第一金属层1101和层叠在第一金属层1101两侧的第二金属层1102，在源漏金属层1100远离基板101的一侧形成光刻胶210；如图1b所示，利用第一掩膜板210对光刻胶210进行曝光和显影以形成光刻胶图案212；如图1c所示，利用光刻胶图案212作为掩膜对源漏金属层1100进行刻蚀以形成源漏金属图案110，图1c示出了基板周边区域的源漏金属图案；如图1d所示，在源漏金属图案110上形成用于形成阳极的阳极层1400；如图1e所示，刻蚀并去除阳极层。如图1e所示，刻蚀液对源漏金属图案110中的第一金属层1101产生过刻，从而导致被刻蚀的第一金属层1101上的第二金属层1102出现悬空并发生断裂和脱落。脱落的第二金属层往往呈长条状条，极其容易残留在阵列基板内，从而造成阵列基板上的电路发生短路，进而出现亮暗点等不良。
因此，本公开实施例提供一种阵列基板及其制作方法以及显示装置。该阵列基板的制作方法包括在基板上形成源漏金属图案，基板包括显示区和位于显示区周围的周边区，位于周边区的源漏金属图案包括多个金属线；以及在各金属线的侧面形成保护结构，保护结构接触并覆盖金属线的侧面。由此，在对上述阵列基板的制作方法制作的阵列基板进行后续的刻蚀工艺时，刻蚀液被保护结构阻挡，从而防止金属线被刻蚀，防止阵列基板上短路或断路的发生，进而可提高产品良率。
下面，结合附图对本公开实施例提供的阵列基板及其制作方法以及显示装置进行说明。
本公开一实施例提供一种阵列基板的制作方法。图2为根据本实施例的一种阵列基板的制作方法。如图2所示，该阵列基板的制作方法包括步骤S101-S102。
步骤S101：在基板上形成源漏金属图案，基板包括显示区和位于显示区周 围的周边区，位于周边区的源漏金属图案包括多个金属线。需要说明的是，位于周边区的多个金属线可用于与外部驱动电路绑定。位于显示区的源漏金属图案可包括薄膜晶体管的源极和漏极以及数据线等。
例如，图3为根据本实施例的一种阵列基板的平面示意图。如图3所示，在基板101上形成源漏金属图案110，基板101包括显示区1010和位于显示区1010周围的周边区1012，位于周边区1012的源漏金属图案110包括多个金属线112。
步骤S102：在各金属线的侧面形成保护结构，保护结构接触并覆盖金属线的侧面。
在阵列基板的制作工艺中，为了将外部的驱动电路的引线和阵列基板上的多个金属线电连接，多个金属线上方不设置绝缘层(例如：栅绝缘层或钝化层等)。因此，在后续形成并图案化其他金属层(例如，阳极)的过程中，刻蚀液会腐蚀周边区的金属线，从而造成短路和断路等不良。然而，在本实施例提供的阵列基板的制作方法中，由于在金属线的侧面形成接触并覆盖金属线的侧面的保护结构，可防止刻蚀液腐蚀金属线，从而避免造成短路和断路等不良，进而可提高产品良率。例如，当金属线为钛/铝/钛的叠层结构时，本实施例提供的阵列基板的制作方法可防止刻蚀液从侧面刻蚀铝，并可防止因为铝被刻蚀而导致的被刻蚀的铝上方的钛断裂、脱落，从而防止短路的发生。需要说明的是，通常的金属线在垂直于基板的方向上的两侧设置有具有较强抗腐蚀能力的层，例如金属线可为钛/铝/钛的层叠，钛具有较强的抗腐蚀能力；因此刻蚀液主要是从金属线的侧面对金属线进行腐蚀。
需要说明的是，本公开实施例提供的阵列基板的制作方法不仅可在周边区的源漏金属图案的侧面形成保护结构，也可在显示区的源漏金属图案的侧面形成保护结构，在此不作限制。
例如，在本实施例一示例提供的阵列基板的制作方法中，在基板上形成源漏金属图案的步骤包括：在基板上形成源漏金属层；在源漏金属层远离基板的一侧形成第一光刻胶；采用第一掩膜板对第一光刻胶进行曝光、显影以形成第一光刻胶图案；和以第一光刻胶图案为掩膜对源漏金属层进行刻蚀以形成源漏金属图案。
例如，在本实施例一示例提供的阵列基板的制作方法中，在各金属线的侧面形成保护结构的步骤包括在源漏金属图案远离基板的一侧形成覆盖源漏金 属图案的保护层；以及采用第二掩膜板对保护层进行图案化以去除金属线远离基板一侧的保护层并保留金属线的侧面的保护层以形成保护结构。由此，可通过图案化保护层以在金属线的侧面形成接触并覆盖金属线侧面的保护结构。
例如，图4a-4e为根据本实施例的一种阵列基板的步骤示意图。需要说明的是，图4a-4e中的源漏金属层或源漏金属图案采用了层叠结构。该层叠结构包括第一金属层以及位于第一金属层在垂直于基板的方向上的两侧层叠的第二金属层。当然，本公开实施例包括但不限于此，源漏金属层或源漏金属图案还可采用其他结构。
如图4a所示，在基板101上形成源漏金属层1100，并在源漏金属层1100远离基板101的一侧形成第一光刻胶210。源漏金属层1100包括第一金属层1101和位于第一金属层1101在垂直于基板101的方向上的两侧层叠的第二金属层1102。第一金属层1101的材料可包括铝、铜和银等金属，第二金属层1102的材料可包括钛。需要说明的是，源漏金属层的具体结构包括但不限于此。
如图4b所示，采用第一掩膜板310对第一光刻胶210进行曝光、显影以形成第一光刻胶图案212；图4b中第一光刻胶图案212的材料为负性光刻胶，即被曝光的部分被保留以形成第一光刻胶图案212，当然，本公开实施例包括但不限于此，第一光刻胶图案的材料也可为正性光刻胶。
如图4c所示，以第一光刻胶图案212为掩膜对源漏金属层1100进行刻蚀以形成源漏金属图案110，图4c示出了位于周边区的源漏金属图案110，即位于周边区的金属线112。
如图4d所示，去除第一光刻胶图案212；在源漏金属图案110远离基板101的一侧形成覆盖源漏金属图案110的保护层1300。
例如，保护层1300可为第二光刻胶，也就是说，保护层1300的材料可采用光刻胶。由此，可直接使用曝光、显影工艺完成对保护层1300的图案化，而不用使用刻蚀工艺，从而可减少工艺步骤，降低成本。当然，本公开实施例包括但不限于此，保护层也可不采用光刻胶。
如图4e所示，采用第二掩膜板320对保护层1300进行图案化以去除金属线112远离基板101一侧的保护层1300并保留金属线112的侧面的保护层1300以形成保护结构130。
例如，图4e中的保护层1300包括第二光刻胶，第二光刻胶的材料为正性光刻胶，即被曝光的部分被去除，此时，第二掩膜板可与第一掩膜板为同一掩 膜板，从而可减少掩膜板，进一步降低成本。当然，本公开实施例包括但不限于此，第二光刻胶可与第一光刻胶的性质相反即可，也就是说，第一光刻胶为正性光刻胶时，第二光刻胶为负性光刻胶，或者，第一光刻胶为负性光刻胶时，第二光刻胶为正性光刻胶。此时，第二掩膜板可与第一掩膜板为同一掩膜板，从而减少掩膜板，进一步降低成本。需要说明的是，当第二掩膜板可与第一掩膜板为同一掩膜板时，位于基板的显示区的保护层不会被完全去除，显示区的保护层形成在源漏金属图案的周边(源漏金属图案的高度较高)，从而有利于显示区的平坦化。
例如，本实施例一示例提供的阵列基板的制作方法还包括在源漏金属图案和保护结构远离基板的一侧形成第一电极层以及图案化第一电极层以形成第一电极层图案并露出金属线和保护结构。由此，在形成第一电极层和图案化第一电极层以形成第一电极层图案的过程中，保护结构可起到保护金属线的作用，防止刻蚀液腐蚀金属线，从而避免造成短路和断路等不良，进而可提高产品良率。
图5a-5b为根据本实施例的另一种阵列基板的制作方法的步骤图。如图5a所示，在源漏金属图案110和保护结构130远离基板101的一侧形成第一电极层1400。如图5b所示，图案化第一电极层1400以形成第一电极层图案并露出金属线112和保护结构130。需要说明的是，由于图5b示出的是阵列基板周边的(例如PAD区)的截面示意图，为了将外部的驱动电路的引线和阵列基板上的多个金属线电连接，金属线上方的第一电极层需要被完全去除。
例如，在本实施例一示例提供的阵列基板的制作方法中，图案化第一电极层以形成第一电极层图案并露出金属线和保护结构包括湿刻工艺。由于湿刻工艺容易腐蚀金属线，此时，位于金属线侧面的保护结构可防止刻蚀液腐蚀金属线，从而避免造成短路和断路等不良，进而可提高产品良率。
例如，本实施例一示例提供的阵列基板的制作方法还包括在第一电极层图案远离基板的一侧形成有机发光层；以及在有机发光层远离基板的一侧形成第二电极层，第一电极层图案包括阳极，第二电极层包括阴极。图6为根据本实施例的一种阵列基板的制作方法的步骤示意图。图6示出了阵列基板显示区的截面示意图。如图6所示，在第一电极层图案140远离基板101的一侧形成有机发光层150；以及在有机发光层150远离基板101的一侧形成第二电极层160，第一电极层图案140包括阳极，第二电极层160包括阴极。由此，该阵列基板 可用于有机发光二极管(OLED)显示装置。当然，本公开实施例包括但不限于此，该阵列基板也可为液晶显示装置的阵列基板，其他部件和结构可参考通常设计，本公开实施例在此不再赘述。
本公开一实施例提供一种阵列基板的制作方法。与实施例一不同的是，保护层不采用光刻胶制作。图7a-7b为根据本实施例的一种阵列基板的制作方法的步骤示意图。如图7a所示，在源漏金属图案110远离基板101的一侧形成覆盖源漏金属图案110的保护层1300之后，使用第三掩膜板330在保护层1300远离基板101的一侧形成第二光刻胶图案232。如图7b所示，以第二光刻胶图案232为掩膜对保护层1300进行刻蚀以形成保护结构1300，并去除光刻胶图案232。
例如，保护层的材料可选自氧化硅、氮化硅和氮氧化硅中的一种或多种。
例如，第三掩膜板可与第一掩膜板为同一掩膜板，从而可减少掩膜板，进一步降低成本。
本公开一实施例提供一种阵列基板。图3为根据本实施例的一种阵列基板的平面示意图。图4e为根据本实施例的一种阵列基板的截面示意图。图4e示出了该阵列基板周边区的截面。如图3所示，该截面包括基板101以及位于基板101上的源漏金属图案110，基板101包括显示区1010和围绕显示区1010的周边区1012，位于周边区1012的源漏金属图案110包括多个金属线112。如图4e所示，各金属线112的侧面设置有保护结构130，保护结构130接触并覆盖金属线112的侧面。
为了将外部的驱动电路的引线和阵列基板上的多个金属线电连接，多个金属线上方不设置绝缘层(例如：栅绝缘层或钝化层等)。因此，在后续形成并图案化其他金属层(例如，阳极)的过程中，刻蚀液会腐蚀周边区的金属线，从而造成短路和断路等不良。然而，在本实施例提供的阵列基板中，由于在金属线的侧面形成接触并覆盖金属线的侧面的保护结构，可防止刻蚀液腐蚀金属线，从而避免造成短路和断路等不良，进而可提高产品良率。需要说明的是，通常的金属线在垂直于基板的方向上的两侧设置有具有较强抗腐蚀能力的层，例如金属线可为钛/铝/钛的层叠，钛具有较强的抗腐蚀能力；因此刻蚀液主要是从金属线的侧面对金属线进行腐蚀。
例如，在本实施例一示例提供的阵列基板中，保护结构的材料包括光刻胶。由此，只需通过曝光、显影工艺即可形成保护结构，从而可减少工艺步骤，降 低成本。
例如，在本实施例一示例提供的阵列基板中，显示区的源漏金属图案可包括源极、漏极和数据线中的一个或多个。
例如，在本实施例一示例提供的阵列基板中，如图4e所示，源漏金属图案110包括第一金属层1101以及位于第一金属层1101在垂直于基板101的方向上两侧层叠的第二金属层1102。例如，第一金属层包括铜、铝和银中的一种或多种；第二金属层包括钛。
例如，图6为根据本实施例的一种阵列基板的截面示意图。图6示出了阵列基板显示区的截面示意图。该阵列基板还包括阳极140、有机发光层150以及阴极160。阳极140位于源漏金属图案110远离基板101的一侧；有机发光层150位于阳极140远离基板101的一侧；阴极160位于有机发光层150远离基板101的一侧。由此，该阵列基板可用于有机发光二极管(OLED)显示装置。当然，本公开实施例包括但不限于此，该阵列基板也可为液晶显示装置的阵列基板，其他部件和结构可参考通常设计，本公开实施例在此不再赘述。
本公开一实施例提供一种显示装置，包括上述实施例中任一示例所描述的阵列基板。由此，该显示装置具有与其包括的阵列基板的有益效果对应的有益效果。例如，该显示装置通过在金属线的两侧设置保护结构可有效避免短路和断路等不良的发生，从而具有较高的良率。
例如，该显示装置可为电脑、电视、笔记本电脑、平板电脑、导航仪等任意具有显示功能的电子产品。另外，该显示装置还可为可穿戴智能设备。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

  1. 一种阵列基板的制作方法，包括：
    在基板上形成源漏金属图案，所述基板包括显示区和位于所述显示区周围的周边区，位于所述周边区的所述源漏金属图案包括多个金属线；以及
    在各所述金属线的侧面形成保护结构，所述保护结构接触并覆盖所述金属线的所述侧面。
  2. 根据权利要求1所述的阵列基板的制作方法，其中，所述在基板上形成源漏金属图案包括：
    在基板上形成源漏金属层；
    在所述源漏金属层远离所述基板的一侧形成第一光刻胶；
    采用第一掩膜板对所述第一光刻胶进行曝光、显影以形成第一光刻胶图案；以及
    以所述第一光刻胶图案为掩膜对所述源漏金属层进行刻蚀以形成所述源漏金属图案。
  3. 根据权利要求2所述的阵列基板的制作方法，其中，所述在各所述金属线的侧面形成保护结构包括：
    在所述源漏金属图案远离所述基板的一侧形成覆盖所述源漏金属图案的保护层；以及
    采用第二掩膜板对所述保护层进行图案化以去除所述金属线远离所述基板一侧的保护层并保留所述金属线的侧面的保护层以形成所述保护结构。
  4. 根据权利要求3所述的阵列基板的制作方法，其中，所述保护层包括第二光刻胶。
  5. 根据权利要求4所述的阵列基板的制作方法，其中，所述第一光刻胶为正性光刻胶，所述第二光刻胶为负性光刻胶。
  6. 根据权利要求4所述的阵列基板的制作方法，其中，所述第一光刻胶为负性光刻胶，所述第二光刻胶为正性光刻胶，所述第二掩膜板与所述第一掩膜板为同一掩膜板。
  7. 根据权利要求1-6中任一项所述的阵列基板的制作方法，还包括：
    在所述源漏金属图案和所述保护结构远离所述基板的一侧形成第一电极层；以及
    图案化所述第一电极层以形成第一电极层图案并露出所述金属线和所述保护结构。
  8. 根据权利要求7所述的阵列基板的制作方法，其中，所述图案化所述第一电极层以形成第一电极层图案并露出所述金属线和所述保护结构包括湿刻工艺。
  9. 根据权利要求1-8中任一项所述的阵列基板的制作方法，其中，所述源漏金属图案包括第一金属层以及位于所述第一金属层两侧的第二金属层。
  10. 一种阵列基板，包括：
    基板；以及
    源漏金属图案，设置在所述基板上；
    其中，所述基板包括显示区和围绕所述显示区的周边区，位于所述周边区的源漏金属图案包括多个金属线，各所述金属线的侧面设置有保护结构，所述保护结构接触并覆盖所述金属线的侧面。
  11. 根据权利要求10所述的阵列基板，其中，所述保护结构的材料包括光刻胶。
  12. 根据权利要求10或11所述的阵列基板，其中，所述源漏金属图案包括第一金属层以及位于所述第一金属层两侧的第二金属层。
  13. 根据权利要求12所述的阵列基板，其中，所述第一金属层包括铜、铝和银中的一种或多种。
  14. 根据权利要求12所述的阵列基板，其中，所述第二金属层包括钛。
  15. 根据权利要求10-14中任一项所述的阵列基板，还包括：
    阳极，位于所述源漏金属图案远离所述基板的一侧；
    有机发光层，位于所述阳极远离所述基板的一侧；以及
    阴极，位于所述有机发光层远离所述基板的一侧。
  16. 一种显示装置，包括根据权利要求10-15中任一项所述的阵列基板。
PCT/CN2017/116447 2017-06-09 2017-12-15 阵列基板及其制作方法和显示装置 WO2018223654A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/072,407 US11282871B2 (en) 2017-06-09 2017-12-15 Array substrate and manufacturing method thereof, and display device
EP17892060.9A EP3664137B1 (en) 2017-06-09 2017-12-15 Array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710431986.1 2017-06-09
CN201710431986.1A CN109037233B (zh) 2017-06-09 2017-06-09 阵列基板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
WO2018223654A1 true WO2018223654A1 (zh) 2018-12-13

Family

ID=64565669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/116447 WO2018223654A1 (zh) 2017-06-09 2017-12-15 阵列基板及其制作方法和显示装置

Country Status (4)

Country Link
US (1) US11282871B2 (zh)
EP (1) EP3664137B1 (zh)
CN (1) CN109037233B (zh)
WO (1) WO2018223654A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349978A (zh) * 2019-07-25 2019-10-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板
CN111725278B (zh) * 2020-06-11 2022-09-27 武汉华星光电半导体显示技术有限公司 Oled显示面板
CN112864340B (zh) * 2021-01-26 2022-10-28 苏州清越光电科技股份有限公司 一种显示面板、显示面板制备方法及显示装置
CN113471219A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 一种半导体器件的金属走线及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN101577274A (zh) * 2008-05-08 2009-11-11 统宝光电股份有限公司 有源式矩阵显示装置以及应用该装置的影像显示系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032431A1 (en) 2006-08-03 2008-02-07 Tpo Displays Corp. Method for fabricating a system for displaying images
KR20130009257A (ko) * 2011-07-15 2013-01-23 삼성디스플레이 주식회사 구리를 포함하는 금속막의 식각액, 이를 이용한 표시 기판의 제조 방법 및 표시 기판
JP2014002250A (ja) * 2012-06-18 2014-01-09 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102023937B1 (ko) * 2012-12-21 2019-09-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR20150028449A (ko) * 2013-09-06 2015-03-16 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20160013433A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN104900656A (zh) 2015-05-21 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
US10224238B2 (en) * 2016-04-12 2019-03-05 Apple Inc. Electrical components having metal traces with protected sidewalls
CN106098704B (zh) * 2016-07-06 2019-05-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
KR20180057805A (ko) * 2016-11-22 2018-05-31 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN101577274A (zh) * 2008-05-08 2009-11-11 统宝光电股份有限公司 有源式矩阵显示装置以及应用该装置的影像显示系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3664137A4 *

Also Published As

Publication number Publication date
EP3664137A1 (en) 2020-06-10
US11282871B2 (en) 2022-03-22
EP3664137B1 (en) 2024-02-07
EP3664137A4 (en) 2021-03-10
US20210210526A1 (en) 2021-07-08
CN109037233A (zh) 2018-12-18
CN109037233B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
WO2018223654A1 (zh) 阵列基板及其制作方法和显示装置
US11348952B2 (en) Connection structure and fabrication method thereof, array substrate and fabrication method thereof
WO2018214727A1 (zh) 柔性显示基板及其制作方法、显示装置
US11302681B2 (en) Display device and method of manufacturing thereof
WO2011013434A1 (ja) 配線基板およびその製造方法、表示パネル、並びに表示装置
US20220310693A1 (en) Micro light emitting diode display substrate and manufacturing method thereof
CN108550588B (zh) 显示面板、显示面板的制造方法和显示装置
US20230040064A1 (en) Display substrate, preparation method therefor, and display device
KR20180057805A (ko) 표시 장치용 백플레인 및 이의 제조 방법
CN110459505B (zh) 过孔连接结构及阵列基板的制造方法、阵列基板
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
KR102553981B1 (ko) 표시 장치용 백플레인 및 이의 제조 방법
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
WO2017202188A1 (zh) 显示基板的制作方法、显示基板和显示装置
KR20140011623A (ko) 표시장치용 어레이 기판 및 그의 제조방법
WO2018205604A1 (zh) 显示装置、阵列基板及其制造方法
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP6526215B2 (ja) 半導体装置およびその製造方法
CN111509008B (zh) 阵列基板及其制造方法、显示面板、显示装置
CN113948458B (zh) 阵列基板及其制作方法
TW201322430A (zh) 薄膜電晶體陣列及其線路結構
KR20210106065A (ko) 디스플레이 장치
US20240016017A1 (en) Display panel and method for manufacturing same
CN111092055B (zh) 显示面板的制备方法和显示面板
CN113410274A (zh) 一种显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17892060

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017892060

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017892060

Country of ref document: EP

Effective date: 20200109