KR102553981B1 - 표시 장치용 백플레인 및 이의 제조 방법 - Google Patents

표시 장치용 백플레인 및 이의 제조 방법 Download PDF

Info

Publication number
KR102553981B1
KR102553981B1 KR1020160103549A KR20160103549A KR102553981B1 KR 102553981 B1 KR102553981 B1 KR 102553981B1 KR 1020160103549 A KR1020160103549 A KR 1020160103549A KR 20160103549 A KR20160103549 A KR 20160103549A KR 102553981 B1 KR102553981 B1 KR 102553981B1
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
electrode
pad
backplane
Prior art date
Application number
KR1020160103549A
Other languages
English (en)
Other versions
KR20180019793A (ko
Inventor
이봉원
박종희
김진석
강승배
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160103549A priority Critical patent/KR102553981B1/ko
Priority to US15/674,647 priority patent/US20180053788A1/en
Publication of KR20180019793A publication Critical patent/KR20180019793A/ko
Application granted granted Critical
Publication of KR102553981B1 publication Critical patent/KR102553981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

발광부 및 패드부를 구비하는 표시 장치용 백플레인의 제조 방법에 있어서, 발광부의 기판 상에 드레인 전극을 형성하고, 패드부의 기판 상에 패드 전극을 형성하며, 발광부의 기판 상에 드레인 전극을 커버하고 드레인 전극의 일부를 노출시키는 보호막을 형성할 수 있다. 보호막, 노출된 드레인 전극 및 패드 전극 상에 제1 화소 전극막을 형성하고, 제1 화소 전극막 상에 제2 화소 전극막을 형성할 수 있다. 제2 화소 전극막을 제1 식각 물질을 이용하여 식각하고, 제1 화소 전극막을 제2 식각 물질을 이용하여 식각할 수 있다. 여기서, 제1 화소 전극막은 제1 식각 물질에 의하여 식각되지 않을 수 있다.

Description

표시 장치용 백플레인 및 이의 제조 방법{BACKPLANE FOR DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 장치용 백플레인 및 이러한 표시 장치용 백플레인의 제조 방법에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치의 중요성이 증대되고 있다. 평판 표시 장치 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
유기 발광 표시 장치는 영상을 표시하는 발광부 및 발광부를 둘러싸는 주변부를 포함하고, 주변부는 발광부에 신호를 전달하는 패드부를 포함할 수 있다. 발광부에는 스캔 라인 및 데이터 라인 사이에 매트릭스 방식으로 연결되는 화소를 구성하는 유기 발광 소자가 형성되며, 유기 발광 소자는 화소 전극, 공통 전극, 그리고 화소 전극과 공통 전극 사이에 형성되는 유기 발광층을 포함할 수 있다. 패드부에는 상기 스캔 라인 및 상기 데이터 라인에 연결되어 신호를 제공하는 패드 전극이 형성될 수 있다.
화소 전극막을 식각하여 화소 전극을 형성하는 경우에, 노출된 패드 전극과 이에 인접한 영역의 화소 전극막은 전해질인 식각액에 의해 갈바닉 반응을 일으킬 수 있다. 갈바닉 반응은 표준 환원 전위가 다른 두 금속이 전해질로 연결되는 경우에, 산화 환원 반응에 의해 전자의 이동이 일어나 금속 이온이 환원되는 현상을 말한다. 화소 전극막과 패드 전극을 구성하는 물질의 표준 환원 전위가 크게 차이나는 경우에 갈바닉 반응이 발생할 수 있다.
예를 들면, 화소 전극막이 은(Ag)을 포함하고, 패드 전극이 알루미늄(Al)을 포함하는 경우에, 은(Ag)과 알루미늄(Al)의 표준 환원 전위가 크게 차이나기 때문에 전해질에 두 물질이 함께 접촉되는 경우에 갈바닉 반응이 일어날 수 있고, 은(Ag) 이온이 알루미늄(Al)으로부터 전자를 받아들여 은(Ag) 입자로 환원될 수 있다. 이러한 은(Ag) 입자는 발광부로 이동되어 암점 유발 및 수율 저하의 원인이 될 수 있다.
본 발명의 일 목적은 화소 전극을 형성하는 단계에서 손상되지 않는 패드 전극을 포함하는 표시 장치용 백플레인을 제공하는 것이다.
본 발명의 다른 목적은 화소 전극을 형성하는 단계에서 패드 전극의 손상을 방지하는 표시 장치용 백플레인의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 예시적인 실시예들에 따른 발광부 및 패드부를 구비하는 표시 장치용 백플레인은 상기 발광부의 기판 상에 배치되는 드레인 전극, 상기 패드부의 상기 기판 상에 배치되는 패드 전극, 상기 발광부에 배치되고 상기 드레인 전극을 커버하며 상기 드레인 전극의 일부를 노출시키는 보호막, 상기 발광부의 상기 보호막 및 상기 노출된 드레인 전극 상에 배치되는 제1 화소 전극, 그리고 상기 제1 화소 전극 상에 배치되고 제1 식각 물질에 의하여 식각되는 제2 화소 전극을 포함할 수 있다. 상기 제1 화소 전극은 상기 제1 식각 물질에 의하여 식각되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 화소 전극은 제2 식각 물질에 의하여 식각되고, 상기 제2 화소 전극은 상기 제2 식각 물질에 의하여 식각되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제2 화소 전극은 상기 제1 화소 전극의 형상을 따라 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극과 상기 제2 화소 전극은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고, 상기 패드 전극의 제2 층과 상기 제2 화소 전극은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 화소 전극과 상기 패드 전극의 제3 층은 동일한 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 화소 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고, 상기 제1 층 및 상기 제3 층은 각기 상기 제2 층의 저면 및 상면을 보호할 수 있다.
다른 예시적인 실시예들에 있어서, 상기 제2 화소 전극은 순차적으로 적층되는 제1 층 및 제2 층을 포함하고, 상기 제1 화소 전극 및 상기 제2 층은 각기 상기 제1 층의 저면 및 상면을 보호할 수 있다.
예시적인 실시예들에 있어서, 상기 드레인 전극과 상기 패드 전극은 상기 기판 상의 실질적으로 동일한 레벨에 위치할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 예시적인 실시예들에 따른 발광부 및 패드부를 구비하는 표시 장치용 백플레인의 제조 방법에 의하면, 상기 발광부의 기판 상에 드레인 전극을 형성하고, 상기 패드부의 상기 기판 상에 패드 전극을 형성하며, 상기 발광부의 상기 기판 상에 상기 드레인 전극을 커버하고 상기 드레인 전극의 일부를 노출시키는 보호막을 형성할 수 있다. 상기 보호막, 상기 노출된 드레인 전극 및 상기 패드 전극 상에 제1 화소 전극막을 형성하고, 상기 제1 화소 전극막 상에 제2 화소 전극막을 형성할 수 있다. 상기 제2 화소 전극막을 제1 식각 물질을 이용하여 식각하는 제1 식각 단계를 수행하고, 상기 제1 화소 전극막을 제2 식각 물질을 이용하여 식각하는 제2 식각 단계를 수행할 수 있다. 여기서, 상기 제1 화소 전극막은 상기 제1 식각 물질에 의하여 식각되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 식각 단계는 습식 식각일 수 있다.
예시적인 실시예들에 있어서, 상기 제2 화소 전극막은 상기 제2 식각 물질에 의하여 식각되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제2 식각 단계는 건식 식각일 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극과 상기 제2 화소 전극막은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 화소 전극막은 상기 패드 전극의 상면 및 측면을 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고, 상기 패드 전극의 제2 층과 상기 제2 화소 전극막은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 화소 전극막은 상기 패드 전극의 측면을 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 화소 전극막과 상기 패드 전극의 제3 층은 동일한 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 드레인 전극 및 상기 패드 전극은 실질적으로 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 식각 단계 전에 상기 제2 화소 전극막 상에 상기 제2 화소 전극에 대응되는 포토레지스트 패턴을 형성하고, 상기 제2 식각 단계 후에 상기 포토레지스트 패턴을 제거할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 제2 화소 전극과 식각 성질이 상이한 제1 화소 전극을 포함함으로써, 손상되지 않는 패드 전극을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법에 따르면, 제2 화소 전극막을 식각하는 경우에 제1 화소 전극막이 식각 방지막의 역할을 함으로써, 패드 전극이 손상되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 평면도이다.
도 2는 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 평면도이다.
도 3은 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 단면도이다.
도 4 내지 도 12는 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인들 및 이러한 표시 장치용 백플레인들의 제조 방법들을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 평면도이다. 도 2는 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 평면도이다. 예를 들면, 도 2는 도 1의 II 영역을 확대한 평면도일 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 발광부(10) 및 발광부(10)를 둘러싸는 주변부를 포함할 수 있다. 또한, 상기 주변부는 패드부(20)를 포함할 수 있다.
발광부(10)에는 스캔 신호를 전달하는 스캔 라인, 데이터 신호를 전달하는 데이터 라인, 및 구동 전압을 전달하는 구동 전압 라인 사이에 매트릭스 방식으로 배열되는 복수의 화소들(50)이 형성될 수 있다. 각각의 화소들(50)은 화소(50)의 동작을 제어하기 위한 적어도 하나의 박막 트랜지스터를 포함할 수 있다.
패드부(20)에는 상기 스캔 라인 및 상기 데이터 라인에 연결되어 신호를 제공하는 복수의 패드 전극들(170)이 형성될 수 있다.
도 3은 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 단면도이다. 예를 들면, 도 3은 도 2의 표시 장치용 백플레인을 III-III' 라인을 따라 자른 단면도일 수 있다.
도 3을 참조하면, 본 발명의 실시예들에 따른 표시 장치용 백플레인은 발광부(10)의 기판(100) 상에 배치되는 드레인 전극(160), 패드부(20)의 기판(100) 상에 배치되는 패드 전극(170), 발광부(10)에 배치되고 드레인 전극(160)을 커버하며 드레인 전극(160)의 일부를 노출시키는 보호막(180), 발광부(10)의 보호막(180) 및 상기 노출된 드레인 전극(160) 상에 배치되는 제1 화소 전극(190), 그리고 제1 화소 전극(190) 상에 배치되는 제2 화소 전극(200)을 포함할 수 있다.
기판(100) 상에는 버퍼막(110)이 배치될 수 있다. 버퍼막(110)은 발광부(10)에서 패드부(20)까지 연장될 수 있다. 버퍼막(110)은 불순물의 확산을 방지할 수 있고, 액티브 패턴(120)을 형성하기 위한 결정화 공정에서 열의 전달 속도를 조절하는 역할을 할 수 있다. 또한, 버퍼막(110)은 기판(100)의 표면의 평탄도를 향상시키는 역할을 할 수 있다. 실시예들에 따라, 버퍼막(110)은 생략될 수도 있다.
버퍼막(110) 상에는 박막 트랜지스터(thin film transistor; TFT)가 배치될 수 있다. 도 3에는 하나의 박막 트랜지스터가 도시되어 있으나, 이는 설명의 편의를 위한 것이며, 버퍼막(110) 상에는 복수의 박막 트랜지스터들이 배치될 수도 있다. 상기 박막 트랜지스터는 액티브 패턴(120), 게이트 전극(135), 소스 전극(150) 및 드레인 전극(160)으로 구성될 수 있다. 상기 박막 트랜지스터는 화소 전극(185)에 화소를 구동시키기 위한 구동 신호를 전달할 수 있다.
버퍼막(110) 상에는 액티브 패턴(120)이 배치될 수 있다. 액티브 패턴(120)은 발광부(10)에 위치할 수 있다.
액티브 패턴(120)의 상부에는 게이트 전극(135)이 배치되고, 액티브 패턴(120)과 게이트 전극(135)의 사이에는 액티브 패턴(120)과 게이트 전극(135)을 절연시키는 게이트 절연막(130)이 배치될 수 있다. 게이트 전극(135)은 액티브 패턴(120)의 중심부에 중첩될 수 있다. 게이트 절연막(130)은 발광부(10)에서 패드부(20)까지 연장될 수 있다.
게이트 전극(135)의 상부에는 소스 전극(150) 및 드레인 전극(160)이 배치되고, 게이트 전극(135)과 소스/드레인 전극들(150, 160) 사이에는 층간 절연막(140)이 배치될 수 있다. 층간 절연막(140)은 발광부(10)에서 패드부(20)까지 연장될 수 있다.
소스 전극(150) 및 드레인 전극(160)은 액티브 패턴(120)과 전기적으로 연결될 수 있다. 예를 들면, 게이트 절연막(130)과 층간 절연막(140)에 액티브 패턴(120)의 양 측부들을 각기 노출시키는 컨택 홀들을 형성하고, 상기 컨택 홀들을 통해 소스 전극(150) 및 드레인 전극(160)이 액티브 패턴(120)과 접촉될 수 있다.
예시적인 실시예들에 있어서, 소스 전극(150)은 순차적으로 적층되는 제1 층(151), 제2 층(152) 및 제3 층(153)을 포함하고, 드레인 전극(160)은 순차적으로 적층되는 제1 층(161), 제2 층(162) 및 제3 층(163)을 포함할 수 있다. 소스/드레인 전극들(150, 160)의 제2 층들(152, 162)은 주 전극층의 역할을 하고, 소스/드레인 전극들(150, 160)의 제1 층들(151, 161) 및 제3 층들(153, 163)은 각기 제2 층들(152, 162)의 저면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다. 예를 들면, 소스/드레인 전극들(150, 160)은 각기 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 삼중층으로 구성될 수 있다.
기판(100) 상부에는 패드 전극(170)이 배치될 수 있다. 패드 전극(170)은 패드부(20)에 위치할 수 있다. 예시적인 실시예들에 있어서, 패드 전극(170)은 소스/드레인 전극들(150, 160)과 기판(100) 상의 실질적으로 동일한 레벨에 위치할 수 있다. 예를 들면, 패드 전극(170)은 소스/드레인 전극들(150, 160)과 같이 층간 절연막(140) 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 패드 전극(170)은 제2 화소 전극(200)과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있다. 제2 화소 전극(200)과 이러한 갈바닉 반응이 일어나는 경우에 패드 전극(170)이 손상될 수 있다. 이러한 갈바닉 반응을 방지하는 방법은 아래의 표시 장치용 백플레인의 제조 방법에서 상세하게 설명한다.
예시적인 실시예들에 있어서, 패드 전극(170)은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다. 패드 전극(170)의 제2 층(172)은 주 전극층의 역할을 할 수 있고, 패드 전극(170)의 제1 층(171) 및 제3 층(173)은 각기 제2 층(172)의 저면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다. 예를 들면, 패드 전극(170)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 삼중층으로 구성될 수 있다.
예시적인 실시예들에 있어서, 패드 전극(170)의 제2 층(172)은 제2 화소 전극(200)과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있다. 제2 화소 전극(200)과 이러한 갈바닉 반응이 일어나는 경우에 패드 전극(170)의 제2 층(172)이 손상될 수 있다. 이러한 갈바닉 반응을 방지하는 방법은 아래의 표시 장치용 백플레인의 제조 방법에서 상세하게 설명한다.
예시적인 실시예들에 있어서, 패드 전극(170)의 제3 층(173)은 제1 화소 전극(190)과 동일한 물질을 포함할 수 있다. 예를 들면, 패드 전극(170)의 제3 층(173)과 제1 화소 전극(190)은 티타늄(Ti)을 포함할 수 있다.
소스/드레인 전극들(150, 160)의 상부에는 화소 전극(185)이 배치되고, 소스/드레인 전극들(150, 160)과 화소 전극(185)의 사이에는 소스/드레인 전극들(150, 160)과 화소 전극(185)을 절연시키는 보호막(180)이 배치될 수 있다. 보호막(180)은 발광부(10)에만 선택적으로 위치할 수 있다.
화소 전극(185)은 드레인 전극(160)과 전기적으로 연결될 수 있다. 예를 들면, 보호막(180)에 드레인 전극(160)의 일부를 노출시키는 비아 홀을 형성하고, 상기 비아 홀을 통해 화소 전극(185)이 드레인 전극(160)과 접촉될 수 있다.
화소 전극(185)은 제1 화소 전극(190) 및 제2 화소 전극(200)을 포함할 수 있다. 제1 화소 전극(190)은 발광부(10)의 보호막(180) 및 상기 노출된 드레인 전극(160) 상에 배치될 수 있다. 제2 화소 전극(200)은 제1 화소 전극(190) 상에 배치될 수 있다.
제1 화소 전극(190)과 제2 화소 전극(200)은 식각 성질이 서로 상이할 수 있다. 예시적인 실시예들에 있어서, 제2 화소 전극(200)은 제1 식각 물질에 의하여 식각될 수 있고, 제1 화소 전극(190)은 제2 식각 물질에 의하여 식각될 수 있다. 이 경우, 제1 화소 전극(190)은 상기 제1 식각 물질에 의하여 식각되지 않을 수 있고, 제2 화소 전극(200)은 상기 제2 식각 물질에 의하여 식각되지 않을 수 있다.
예시적인 실시예들에 있어서, 제2 화소 전극(200)은 제1 화소 전극(190)의 형상을 따라 형성될 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 제1 화소 전극(190)은 보호막(180)의 상면, 상기 비아 홀이 형성되는 보호막(180)의 측벽 및 상기 노출된 드레인 전극(160)의 상면의 프로파일에 대응되는 형상을 가질 수 있고, 제2 화소 전극(200)은 이러한 제1 화소 전극(190)의 형상을 따라 형성될 수 있다. 이에 따라, 제1 화소 전극(190)과 제2 화소 전극(200)은 서로 상응하는 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 제2 화소 전극(200)은 순차적으로 적층되는 제1 층(201), 제2 층(202) 및 제3 층(203)을 포함할 수 있다. 제2 화소 전극(200)의 제2 층(202)은 주 전극층의 역할을 할 수 있고, 제2 화소 전극(200)의 제1 층(201) 및 제3 층(203)은 각기 제2 층(202)의 저면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다. 예를 들면, 제2 화소 전극(200)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중층으로 구성될 수 있다.
보호막(180) 상에는 화소 전극(185)을 부분적으로 커버하는 화소 정의막(210)이 배치될 수 있다. 상세하게는, 화소 정의막(210)은 화소 전극(185)의 주변부를 커버하고, 화소 전극(185)의 중심부를 노출시킬 수 있다. 화소 정의막(210)은 발광부(10)에만 선택적으로 위치할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 다양한 표시 장치들에 적용될 수 있다. 일 실시예에서, 상기 노출된 화소 전극(185) 상에 유기 발광층이 형성되고, 상기 유기 발광층을 개재하여 화소 전극(185)에 대향하는 대향 전극이 형성되는 경우에, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 유기 발광 표시 장치용 백플레인으로 사용될 수 있다. 또한, 다른 실시예에서, 상기 노출된 화소 전극(185) 상에 액정층이 형성되고, 상기 액정층을 개재하여 화소 전극(185)에 대향하는 공통 전극이 형성되는 경우에, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 액정 표시 장치용 백플레인으로 사용될 수도 있다. 다만, 이에 한정되는 것은 아니고, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 다양한 표시 장치에 사용될 수 있다.
도 4 내지 도 12는 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 기판(100)은 발광부(10) 및 패드부(20)를 구비할 수 있다. 기판(100) 상에는 버퍼막(110), 게이트 절연막(130) 및 층간 절연막(140)이 순차적으로 형성될 수 있다. 발광부(10)의 기판(100) 상에는 액티브 패턴(120), 게이트 전극(135) 및 소스/드레인 전극들(150, 160)이 순차적으로 형성되고, 패드부(20)의 기판(100) 상에는 패드 전극(170)이 형성될 수 있다.
버퍼막(110)은 기판(100) 상에 형성되고, 발광부(10)에서 패드부(20)까지 연장될 수 있다. 예를 들면, 버퍼막(110)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용하여 플라즈마 화학 기상 증착법(PECVD), 상압 화학 기상 증착법(APCVD), 저압 화학 기상 증착법(LPCVD) 등의 다양한 증착 방법에 의하여 형성될 수 있다. 버퍼막(110)은 필요에 따라 형성되지 않을 수도 있다.
액티브 패턴(120)은 발광부(10)의 버퍼막(110) 상에 형성될 수 있다. 예를 들면, 액티브 패턴(120)은 실리콘을 함유하는 물질, 산화물 반도체 등을 포함하는 막을 버퍼막(110)의 전면에 형성하고, 이를 패터닝하여 형성될 수 있다. 실리콘을 함유하는 물질을 사용하여 액티브 패턴(120)을 형성하는 경우에, 비정질 실리콘막을 버퍼막(110)의 전면에 형성하고, 이를 결정화하여 다결정 실리콘막을 형성하며, 이를 패터닝한 후에 상기 패터닝된 다결정 실리콘막의 양 측부들에 불순물을 도핑하여 소스 영역, 드레인 영역, 및 그들 사이에 채널 영역을 포함하는 액티브 패턴(120)이 형성될 수 있다.
게이트 절연막(130)은 버퍼막(110) 상에 형성되고, 액티브 패턴(120)을 커버하며, 발광부(10)에서 패드부(20)까지 연장될 수 있다. 예를 들면, 게이트 절연막(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용하여 형성될 수 있다.
게이트 전극(135)은 발광부(10)의 게이트 절연막(130) 상에 형성되고, 액티브 패턴(120)과 중첩되도록 위치할 수 있다. 예를 들면, 게이트 전극(135)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 산화물 등을 사용하여 형성될 수 있다.
층간 절연막(140)은 게이트 절연막(130) 상에 형성되고, 게이트 전극(135)을 커버하며, 발광부(10)에서 패드부(20)까지 연장될 수 있다. 예를 들면, 층간 절연막(140)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용하여 형성될 수 있다.
게이트 절연막(130)과 층간 절연막(140)에는 액티브 패턴(120)의 일부들을 노출시키는 컨택 홀들이 형성될 수 있다. 예를 들면, 상기 컨택 홀들은 각기 액티브 패턴(120)의 양 측부들을 노출시킬 수 있다.
소스 전극(150) 및 드레인 전극(160)은 발광부(10)의 층간 절연막(140) 상에 형성되고, 상기 컨택 홀들을 통해 액티브 패턴(120)과 접촉할 수 있다. 예를 들면, 소스 전극(150) 및 드레인 전극(160)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 산화물 등을 사용하여 형성될 수 있다.
패드 전극(170)은 패드부(20)의 기판(100)의 상부에 형성될 수 있다. 예를 들면, 패드 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 산화물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 패드 전극(170)은 소스/드레인 전극들(150, 160)과 기판(100) 상의 실질적으로 동일한 레벨에 위치할 수 있다. 이 경우, 패드 전극(170)은 층간 절연막(140) 상에 형성될 수 있다.
예시적인 실시예들에 있어서, 소스 전극(150), 드레인 전극(160) 및 패드 전극(170)은 동시에 형성될 수 있다. 예를 들면, 층간 절연막(140) 상에 발광부(10)에서 패드부(20)까지 연장되는 도전막을 형성하고, 상기 도전막을 패터닝하여 소스 전극(150), 드레인 전극(160) 및 패드 전극(170)을 동시에 형성할 수 있다.
예시적인 실시예들에 있어서, 패드 전극(170)은 후술하는 제2 화소 전극막(200')과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있다. 예를 들면, 패드 전극(170)은 알루미늄(Al)을 포함하고, 제2 화소 전극막(200')은 은(Ag)을 포함하며, 알루미늄(Al)과 은(Ag)은 전해질에서 갈바닉 반응을 일으킬 수 있다. 제2 화소 전극막(200')과 이러한 갈바닉 반응이 일어나는 경우에 패드 전극(170)이 손상될 수 있다. 이러한 갈바닉 반응을 방지하기 위하여 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법은 후술하는 바와 같이 제1 화소 전극막(190')을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 소스 전극(150)은 순차적으로 적층되는 제1 층(151), 제2 층(152) 및 제3 층(153)을 포함하고, 드레인 전극(160)은 순차적으로 적층되는 제1 층(161), 제2 층(162) 및 제3 층(163)을 포함하며, 패드 전극(170)은 순차적으로 적층되는 제1 층(171), 제2 층(172) 및 제3 층(173)을 포함할 수 있다. 예를 들면, 층간 절연막(140) 상에 발광부(10)에서 패드부(20)까지 연장되는 제1 서브 도전막, 제2 서브 도전막 및 제3 서브 도전막을 순차적으로 적층하고, 상기 제1 내지 제3 서브 도전막들을 패터닝하여 소스 전극(150), 드레인 전극(160) 및 패드 전극(170)을 형성할 수 있다. 예를 들면, 상기 제1 내지 제3 서브 도전막들은 각기 티타늄(Ti), 알루미늄(Al) 및 티타늄(Ti)을 포함할 수 있고, 이에 따라, 소스 전극(150), 드레인 전극(160) 및 패드 전극(170)은 각기 Ti/Al/Ti의 삼중막으로 형성될 수 있다.
예시적인 실시예들에 있어서, 패드 전극(170)의 제2 층(172)은 후술하는 제2 화소 전극막(200')과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있다. 예를 들면, 패드 전극(170)의 제2 층(172)은 알루미늄(Al)을 포함하고, 제2 화소 전극막(200')은 은(Ag)을 포함하며, 알루미늄(Al)과 은(Ag)은 전해질에서 갈바닉 반응을 일으킬 수 있다. 제2 화소 전극막(200')과 이러한 갈바닉 반응이 일어나는 경우에 패드 전극(170) 의 제2 층(172)이 손상될 수 있다. 이러한 갈바닉 반응을 방지하기 위하여 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법은 후술하는 바와 같이 제1 화소 전극막(190')을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 패드 전극(170)의 제3 층(173)은 후술하는 제1 화소 전극막(190')과 동일한 물질을 포함할 수 있다. 예를 들면, 패드 전극(170)의 제3 층(173)과 제1 화소 전극막(190')은 티타늄(Ti)을 포함할 수 있다.
도 5를 참조하면, 발광부(10)의 층간 절연막(140) 상에 소스 전극(150) 및 드레인 전극(160)을 커버하는 보호막(180)을 형성할 수 있다.
보호막(180)에는 드레인 전극(160)의 일부를 노출시키는 비아 홀이 형성될 수 있다. 예를 들면, 상기 비아 홀은 드레인 전극(160)의 상면을 노출시킬 수 있다. 보호막(180)은 유기 물질로 형성될 수 있다. 예를 들면, 보호막(180)은 폴리이미드(polyimide)계 수지, 포토레지스트(photoresist), 아크릴(acrylic)계 수지, 폴리아미드(polyamide)계 수지, 실록산(siloxane)계 수지 등으로 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
보호막(180)은 발광부(10)에만 선택적으로 형성되고, 패드부(20)까지 연장되지 않을 수 있다. 유기 물질을 포함하는 보호막(180)이 패드부(20)까지 연장되고, 외부로부터 표시 장치용 백플레인의 측부에 수분 등이 유입되는 경우에, 이러한 수분이 보호막(180)을 통해 패드부(20)에서 발광부(10)로 이동하여 화소를 열화시킬 수 있다. 이에 따라, 화소의 열화를 방지하기 위하여, 보호막(180)이 패드부(20)에는 배치되지 않을 수 있고, 이에 따라, 패드 전극(170)의 상면 및 측벽이 노출될 수 있다.
종래의 표시 장치용 백플레인의 제조 방법에서는 보호막 상에 화소 전극을 형성하기 위하여, 보호막 및 층간 절연막 상에 발광부에서 패드부까지 연장되는 화소 전극막을 형성하고, 식각액을 이용하는 식각 공정을 통해 상기 화소 전극막을 패터닝하여 화소 전극을 형성할 수 있다. 그러나, 화소 전극막이 노출된 패드 전극의 상면 및 측벽과 접촉할 수 있고, 화소 전극막과 패드 전극에 포함된 금속들 간의 표준 환원 전위가 크게 차이나는 경우(예를 들면, 화소 전극막이 은(Ag)을 포함하고, 패드 전극이 알루미늄(Al)을 포함하는 경우)에, 전해질인 식각액에 의해 화소 전극과 패드 전극 사이에 갈바닉 반응이 발생하여 패드 전극이 부식될 수 있다. 이러한 패드 전극의 부식을 방지하기 위하여 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인의 제조 방법에서는, 후술하는 바와 같이, 제1 화소 전극막(190')을 형성하여 패드 전극(170)의 부식을 방지할 수 있다.
도 6 내지 도 11을 참조하면, 제1 화소 전극막(190') 및 제2 화소 전극막(200')을 순차적으로 형성하고, 제2 화소 전극막(200') 및 제1 화소 전극막(190')을 순서대로 패터닝하여, 제1 화소 전극(190) 및 제2 화소 전극(200)을 포함하는 화소 전극(185)을 형성할 수 있다.
도 6을 참조하면, 보호막(180) 및 층간 절연막(140) 상에 발광부(10)에서 패드부(20)까지 연장되는 제1 화소 전극막(190')을 형성할 수 있다. 제1 화소 전극막(190')은 보호막(180)의 상기 비아 홀에 의해 노출된 드레인 전극(160)과 접촉할 수 있고, 패드 전극(170)을 커버할 수 있다. 구체적으로, 제1 화소 전극막(190')은 패드 전극(170)의 상면 및 측벽을 커버할 수 있고, 이에 따라, 후속 공정에서 발광부(10)에서 패드부(20)까지 연장되는 제2 화소 전극막(200')이 형성되고 제1 식각 물질에 의해 제2 화소 전극막(200')이 식각되더라도, 제1 화소 전극막(190')이 상기 제1 식각 물질이 패드 전극(170)에 접촉하는 것을 차단할 수 있다.
제1 화소 전극막(190')은 보호막(180), 상기 노출된 드레인 전극(160), 층간 절연막(140) 및 패드 전극(170)의 프로파일에 따라 실질적으로 균일한 두께로 형성될 수 있다. 예를 들면, 제1 화소 전극막(190')은 스퍼터링, 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 등의 방법에 의하여 형성될 수 있다.
제1 화소 전극막(190')은 제2 화소 전극막(200')을 식각하는 상기 제1 식각 물질에 의하여 식각되지 않는 물질을 포함할 수 있다. 예를 들면, 제2 화소 전극막(200')이 은(Ag) 및/또는 인듐 주석 산화물(ITO)을 포함하고, 상기 제1 식각 물질이 은(Ag) 및/또는 인듐 주석 산화물(ITO)을 식각하는 물질인 경우에, 제1 화소 전극막(190')은 상기 제1 식각 물질에 의해 식각되지 않는 티타늄(Ti), 크롬(Cr), 니켈(Ni) 등을 포함할 수 있다.
도 7을 참조하면, 제1 화소 전극막(190') 상에 발광부(10)에서 패드부(20)까지 연장되는 제2 화소 전극막(200')을 형성할 수 있다. 제2 화소 전극막(200')은 제1 화소 전극막(190')의 프로파일에 따라 실질적으로 균일한 두께로 형성될 수 있다. 예를 들면, 제2 화소 전극막(200')은 스퍼터링, 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 등의 방법에 의하여 형성될 수 있다.
예시적인 실시예들에 있어서, 제2 화소 전극막(200')은 제1 막(201'), 제2 막(202') 및 제3 막(203')을 순차적으로 적층하여 형성될 수 있다. 예를 들면, 제1 막(201') 및 제3 막(203')은 인듐 주석 산화물(ITO)로 구성되고, 제2 막(202')은 은(Ag)으로 구성될 수 있다.
예시적인 실시예들에 있어서, 제2 화소 전극막(200')은 패드 전극(170)과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있으나, 전술한 바와 같이, 제2 화소 전극막(200')과 패드 전극(170) 사이에 제1 화소 전극막(190')이 형성되므로, 패드 전극(170)이 손상되는 것을 방지할 수 있다. 또한, 일부 예시적인 실시예들에 있어서, 패드 전극(170)이 적층되는 제1 내지 제3 층들(171, 172, 173)을 포함하는 경우에, 제2 화소 전극막(200')은 패드 전극(170)의 제2 층(172)과 전해질에서 갈바닉 반응을 일으키는 물질을 포함할 수 있으나, 전술한 바와 같이, 제2 화소 전극막(200')과 패드 전극(170)의 제2 층(172) 사이에 제1 화소 전극막(190')이 형성되므로, 패드 전극(170)의 제2 층(172)이 손상되는 것을 방지할 수 있다.
도 8을 참조하면, 화소 전극(185)이 형성될 영역에 대응되도록 제2 화소 전극막(200') 상에 포토레지스트(photoresist) 패턴(300)을 형성할 수 있다. 예를 들면, 제2 화소 전극막(200') 상에 발광부(10)에서 패드부(20)까지 연장되는 포토레지스트막을 형성하고, 마스크를 이용하여 상기 포토레지스트막을 노광 및 현상하여, 포토레지스트 패턴(300)을 형성할 수 있다.
도 9를 참조하면, 제2 화소 전극막(200')을 패터닝하여 제2 화소 전극(200)을 형성할 수 있다. 제2 화소 전극막(200')은 전술한 제1 식각 물질을 이용하여 식각할 수 있고, 이하에서는, 상기 제1 식각 물질을 이용하여 제2 화소 전극막(200')을 식각하는 단계를 제1 식각 단계라고 호칭한다.
예시적인 실시예들에 있어서, 상기 제1 식각 단계는 습식 식각일 수 있다. 예를 들면, 상기 제1 식각 물질을 포함하는 식각액을 이용하여 제2 화소 전극막(200')을 식각할 수 있고, 이에 따라, 포토레지스트 패턴(300)이 커버하는 영역을 제외한 제2 화소 전극막(200')이 제거될 수 있다. 전술한 바와 같이, 제2 화소 전극막(200')이 ITO/Ag/ITO 삼중막으로 적층되는 경우에 상기 ITO/Ag/ITO 삼중막은 상기 제1 식각 물질에 의해 실질적으로 한꺼번에 식각될 수 있다. 이 경우, 전술한 바와 같이, 제2 화소 전극막(200')의 하부에 위치하는 제1 화소 전극막(190')은 상기 제1 식각 물질에 의해 식각되지 않을 수 있다.
도 10을 참조하면, 제1 화소 전극막(190')을 패터닝하여 제1 화소 전극(190)을 형성할 수 있다. 제1 화소 전극막(190')은 상기 제1 식각 물질과 상이한 제2 식각 물질을 이용하여 식각할 수 있고, 이하에서는, 상기 제2 식각 물질을 이용하여 제1 화소 전극막(190')을 식각하는 단계를 제2 식각 단계라고 호칭한다.
예시적인 실시예들에 있어서, 상기 제2 식각 단계는 건식 식각일 수 있다. 예를 들면, 상기 제2 식각 물질을 포함하는 식각 가스를 이용하여 제1 화소 전극막(190')을 식각할 수 있고, 이에 따라, 포토레지스트 패턴(300) 및 제2 화소 전극(200)이 커버하는 영역을 제외한 제1 화소 전극막(190')이 제거될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 식각 물질은 제1 화소 전극막(190')만을 식각할 수 있다. 예를 들면, 제2 화소 전극(200)은 상기 제2 식각 물질에 의해 식각되지 않을 수 있다. 또한, 패드 전극(170)은 상기 제2 식각 단계에서 식각되지 않을 수 있다. 일부 실시예들에 있어서, 제1 화소 전극막(190')의 하부에 위치하는 패드 전극(170)은 상기 제2 식각 물질에 의해 식각되는 물질(예를 들면, 제1 화소 전극막(190')과 동일한 물질)을 포함할 수 있으나, 상기 제2 식각 단계의 식각 공정의 조건을 조절하여, 패드 전극(170)이 상기 제2 식각 물질에 의해 식각되지 않거나 패드 전극(170)이 상기 제2 식각 물질에 의해 식각되는 것을 최소화할 수 있다.
도 11을 참조하면, 상기 제2 식각 단계 이후에 포토레지스트 패턴(300)을 제거할 수 있다.
도 12를 참조하면, 발광부(10)의 보호막(180) 상에 화소 전극(185)을 커버하는 화소 정의막(210)을 형성할 수 있다.
화소 정의막(210)에는 화소 전극(185)의 일부를 노출시키는 개구부가 형성될 수 있다. 예를 들면, 상기 개구부는 화소 전극(185)의 중심부를 노출시킬 수 있다. 화소 정의막(210)은 유기 물질로 형성될 수 있다. 예를 들면, 화소 정의막(210)은 폴리이미드(polyimide)계 수지, 포토레지스트(photoresist), 아크릴(acrylic)계 수지, 폴리아미드(polyamide)계 수지, 실록산(siloxane)계 수지 등으로 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 13은 본 발명의 다른 예시적인 실시예들에 따른 표시 장치용 백플레인을 나타내는 단면도이다. 도 13은 도 2의 표시 장치용 백플레인을 III-III' 라인을 따라 자른 단면도일 수 있다.
도 13에 도시된 표시 장치용 백플레인은 제2 화소 전극(200)의 구조를 제외하고 도 3에 도시된 표시 장치용 백플레인과 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다. 이에 따라, 중복되는 구성 및/또는 구조에 대한 상세한 설명은 생략되며, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조부호들을 사용한다.
예시적인 실시예들에 있어서, 제2 화소 전극(200)은 순차적으로 적층되는 제1 층(204) 및 제2 층(205)을 포함할 수 있다. 제2 화소 전극(200)의 제1 층(204)은 주 전극층의 역할을 할 수 있고, 제1 화소 전극(190) 및 제2 화소 전극(200)의 제2 층(205)은 각기 제2 화소 전극(200)의 제1 층(204)의 저면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다. 예를 들면, 제2 화소 전극(200)은 은(Ag)/인듐 주석 산화물(ITO)의 이중층으로 구성될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치용 백플레인들 및 표시 장치용 백플레인들의 제조 방법들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
10: 발광부
20: 패드부
100: 기판
160: 드레인 전극
170: 패드 전극
180: 보호막
190: 제1 화소 전극
190': 제1 화소 전극막
200: 제2 화소 전극
200': 제2 화소 전극막
300: 포토레지스트 패턴

Claims (20)

  1. 발광부 및 패드부를 구비하는 표시 장치용 백플레인에 있어서,
    상기 발광부의 기판 상에 배치되는 드레인 전극;
    상기 패드부의 상기 기판 상에 배치되는 패드 전극;
    상기 발광부에 배치되고, 상기 드레인 전극을 커버하며, 상기 드레인 전극의 일부를 노출시키는 보호막;
    상기 발광부의 상기 보호막 및 상기 노출된 드레인 전극 상에 배치되는 제1 화소 전극; 및
    상기 제1 화소 전극 상에 배치되고, 제1 식각 물질에 의하여 식각되는 제2 화소 전극을 포함하고,
    상기 제1 화소 전극은 상기 제1 식각 물질에 의하여 식각되지 않으며,
    상기 드레인 전극과 상기 패드 전극은 상기 기판 상의 동일한 레벨에 위치하고,
    상기 패드 전극의 상면 및 측면은 상기 보호막에 의해 노출되는 것을 특징으로 하는 표시 장치용 백플레인.
  2. 제1항에 있어서, 상기 제1 화소 전극은 제2 식각 물질에 의하여 식각되고,
    상기 제2 화소 전극은 상기 제2 식각 물질에 의하여 식각되지 않는 것을 특징으로 하는 표시 장치용 백플레인.
  3. 제1항에 있어서, 상기 제2 화소 전극은 상기 제1 화소 전극의 형상을 따라 형성되는 것을 특징으로 하는 표시 장치용 백플레인.
  4. 제1항에 있어서, 상기 패드 전극과 상기 제2 화소 전극은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인.
  5. 제1항에 있어서, 상기 패드 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고,
    상기 패드 전극의 제2 층과 상기 제2 화소 전극은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인.
  6. 제5항에 있어서, 상기 제1 화소 전극과 상기 패드 전극의 제3 층은 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인.
  7. 제1항에 있어서, 상기 제2 화소 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고,
    상기 제1 층 및 상기 제3 층은 각기 상기 제2 층의 저면 및 상면을 보호하는 것을 특징으로 하는 표시 장치용 백플레인.
  8. 제1항에 있어서, 상기 제2 화소 전극은 순차적으로 적층되는 제1 층 및 제2 층을 포함하고,
    상기 제1 화소 전극 및 상기 제2 층은 각기 상기 제1 층의 저면 및 상면을 보호하는 것을 특징으로 하는 표시 장치용 백플레인.
  9. 삭제
  10. 발광부 및 패드부를 구비하는 표시 장치용 백플레인의 제조 방법에 있어서,
    상기 발광부의 기판 상에 드레인 전극을 형성하는 단계;
    상기 패드부의 상기 기판 상에 패드 전극을 형성하는 단계;
    상기 발광부의 상기 기판 상에 상기 드레인 전극을 커버하고 상기 드레인 전극의 일부를 노출시키는 보호막을 형성하는 단계;
    상기 보호막, 상기 노출된 드레인 전극 및 상기 패드 전극 상에 제1 화소 전극막을 형성하는 단계;
    상기 제1 화소 전극막 상에 제2 화소 전극막을 형성하는 단계;
    상기 제2 화소 전극막을 제1 식각 물질을 이용하여 식각하는 제1 식각 단계;
    상기 제1 화소 전극막을 제2 식각 물질을 이용하여 식각하는 제2 식각 단계를 포함하고,
    상기 제1 화소 전극막은 상기 제1 식각 물질에 의하여 식각되지 않으며,
    상기 드레인 전극과 상기 패드 전극은 상기 기판 상의 동일한 레벨에 위치하고,
    상기 패드 전극의 상면 및 측면은 상기 보호막에 의해 노출되는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  11. 제10항에 있어서, 상기 제1 식각 단계는 습식 식각인 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  12. 제10항에 있어서, 상기 제2 화소 전극막은 상기 제2 식각 물질에 의하여 식각되지 않는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  13. 제12항에 있어서, 상기 제2 식각 단계는 건식 식각인 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  14. 제10항에 있어서, 상기 패드 전극과 상기 제2 화소 전극막은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  15. 제14항에 있어서, 상기 제1 화소 전극막은 상기 패드 전극의 상면 및 측면을 커버하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  16. 제10항에 있어서, 상기 패드 전극은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함하고,
    상기 패드 전극의 제2 층과 상기 제2 화소 전극막은 전해질에서 서로 갈바닉 반응을 일으키는 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  17. 제16항에 있어서, 상기 제1 화소 전극막은 상기 패드 전극의 측면을 커버하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  18. 제16항에 있어서, 상기 제1 화소 전극막과 상기 패드 전극의 제3 층은 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  19. 제10항에 있어서, 상기 드레인 전극 및 상기 패드 전극은 동시에 형성되는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
  20. 제10항에 있어서,
    상기 제1 식각 단계 전에 상기 제2 화소 전극막 상에 상기 제2 화소 전극에 대응되는 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 식각 단계 후에 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 표시 장치용 백플레인의 제조 방법.
KR1020160103549A 2016-08-16 2016-08-16 표시 장치용 백플레인 및 이의 제조 방법 KR102553981B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160103549A KR102553981B1 (ko) 2016-08-16 2016-08-16 표시 장치용 백플레인 및 이의 제조 방법
US15/674,647 US20180053788A1 (en) 2016-08-16 2017-08-11 Backplane for display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160103549A KR102553981B1 (ko) 2016-08-16 2016-08-16 표시 장치용 백플레인 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180019793A KR20180019793A (ko) 2018-02-27
KR102553981B1 true KR102553981B1 (ko) 2023-07-12

Family

ID=61192157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160103549A KR102553981B1 (ko) 2016-08-16 2016-08-16 표시 장치용 백플레인 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20180053788A1 (ko)
KR (1) KR102553981B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547989B1 (ko) * 2018-07-25 2023-06-23 엘지디스플레이 주식회사 유기 발광 소자를 이용한 조명 장치 및 이의 제조 방법
CN109148288A (zh) * 2018-08-16 2019-01-04 武汉华星光电半导体显示技术有限公司 制作导电线路的方法
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20200093100A (ko) * 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
CN210245502U (zh) * 2019-09-27 2020-04-03 昆山国显光电有限公司 显示基板、显示面板及显示装置
US20210305306A1 (en) * 2020-03-31 2021-09-30 Stmicroelectronics (Crolles 2) Sas Pixel of a light sensor and method for manufacturing same
US20220130930A1 (en) * 2020-10-23 2022-04-28 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096668A (ja) * 2002-04-24 2011-05-12 Semiconductor Energy Lab Co Ltd 発光装置及び光源装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR20130126240A (ko) * 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102322700B1 (ko) * 2014-05-23 2021-11-04 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR102283025B1 (ko) * 2014-10-20 2021-07-27 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096668A (ja) * 2002-04-24 2011-05-12 Semiconductor Energy Lab Co Ltd 発光装置及び光源装置

Also Published As

Publication number Publication date
US20180053788A1 (en) 2018-02-22
KR20180019793A (ko) 2018-02-27

Similar Documents

Publication Publication Date Title
KR102553981B1 (ko) 표시 장치용 백플레인 및 이의 제조 방법
US10930887B2 (en) Flexible organic light emitting display device having a dam in a folding region
US10707429B2 (en) Flexible display panel and flexible display apparatus
US11164932B2 (en) Backplane for display device and method of manufacturing the same
KR101593443B1 (ko) 어레이 기판의 제조방법
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
US20140175445A1 (en) Thin film transistor array substrate
US9496284B2 (en) Display panel and display apparatus including the same
US11187949B2 (en) Array substrate and manufacturing method thereof, display panel, and display device
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US20210210571A1 (en) Oled display panel and manufacturing method thereof
TWI555183B (zh) 薄膜電晶體以及畫素結構
TWI451563B (zh) 薄膜電晶體陣列及其線路結構
EP3261127A1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
KR20160128518A (ko) 표시장치 및 그 제조방법
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
US20090272980A1 (en) Thin film transistor array panel and manufacturing method of the same
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
US11740395B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
JP2011222688A (ja) 薄膜のパターニング方法及び表示パネルの製造方法
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20230068499A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant