CN110349978A - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN110349978A
CN110349978A CN201910677829.8A CN201910677829A CN110349978A CN 110349978 A CN110349978 A CN 110349978A CN 201910677829 A CN201910677829 A CN 201910677829A CN 110349978 A CN110349978 A CN 110349978A
Authority
CN
China
Prior art keywords
layer
thickness
array substrate
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910677829.8A
Other languages
English (en)
Inventor
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910677829.8A priority Critical patent/CN110349978A/zh
Publication of CN110349978A publication Critical patent/CN110349978A/zh
Priority to US16/858,879 priority patent/US20210028196A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法、显示面板和显示装置，用于降低显示器件发生DGS的概率，提高阵列基板的良率。其中的阵列基板包括：衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。

Description

一种阵列基板及其制作方法、显示面板和显示装置
技术领域
本申请涉及半导体技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
请参见图1，显示器件的阵列基板中，源漏极金属层上通常设置有绝缘层101，以保护源漏极金属层102。由于源漏极金属层102通常均为双层金属层结构，例如为双层铜(Cu)结构，如果绝缘层101是采用较高致密结构的氧化硅(SIO)，会导致源漏极金属层102被氧化。因此，目前的绝缘层101采用致密性较低的结构。但是，绝缘层101的致密性较低，会导致从而在显示面板的外围走线区域(如图1中的区域A和区域B)由于后续的刻蚀工艺被腐蚀，从而出现类似尖端放电现象，如图2所示，容易发生数据线栅线短路(Data Gate Short，DGS)，导致产品良率较低。
发明内容
本申请提供一种阵列基板及其制作方法、显示面板和显示装置，用于降低显示器件发生DGS的概率，提高阵列基板的良率。
第一方面，本申请实施例提供一种阵列基板，该阵列基板包括：
衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；
其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。
在一种可能的实施方式中，所述第二厚度与所述第一厚度之间的差值大于或等于所述第一厚度的1/3，且小于所述第一厚度的2/3。
在一种可能的实施方式中，所述第一厚度在[300nm，400nm]范围内。
在一种可能的实施方式中，还包括：
位于所述显示区域的无机绝缘层上的有机绝缘层。
在一种可能的实施方式中，所述有机绝缘层的厚度大于所述第二厚度与所述第一厚度之间的差值。
在一种可能的实施方式中，还包括：
电极层，所述电极层通过贯穿所述无机绝缘层和所述有机绝缘层之间的过孔，与所述源漏极金属层电连接。
在一种可能的实施方式中，还包括：
位于所述衬底基板与所述源漏极金属层之间的有源层、栅极绝缘层、栅极层，其中，所述有源层靠近所述衬底基板，所述栅极层靠近所述源漏极金属层。
第二方面，本申请实施例提供一种OLED显示面板，该OLED显示面板包括如第一方面任一项所述的阵列基板。
第三方面，本申请实施例提供一种显示装置，该显示装置包括如第二方面所述的OLED显示面板。
第四方面，本申请实施例提供一种阵列基板的制作方法，所述阵列基板包括显示区域和包围显示区域的外围区域，所述方法包括：
在衬底基板上制作源漏极金属层；
在所述源漏极金属层上沉积一层无机绝缘层，并对所述无机绝缘层进行减薄处理，使得所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。
在一种可能的实施方式中，还包括：
在位于所述显示区域的无机绝缘层上沉积一层有机绝缘层；
对所述有机绝缘层进行图案化处理，形成第一过孔；
对所述无机绝缘层进行刻蚀处理，形成第二过孔；
在所述有机绝缘层上形成电极层，其中，所述电极层通过所述第一过孔和所述第二过孔与所述源漏极金属层电连接。
在一种可能的实施方式中，在衬底基板上制作源漏极金属层之前，还包括：
在所述衬底基板上依次形成有源层、栅极绝缘层和栅极层。
本申请实施例提供的阵列基板的外围区域的无机绝缘层的厚度大于显示区域的无机绝缘层的厚度，所以即使无机绝缘层的致密性较低，后续针对外围区域进行刻蚀工艺，会尽量降低外围区域因刻蚀工艺被腐蚀的程度，从而减小DGS的概率，提供产品良率。
附图说明
图1为现有技术的阵列基板的一种结构示意图；
图2为图1所示结构发生DGS的示意图；
图3为本申请实施例提供的阵列基板的一种结构示意图；
图4为本申请实施例提供的阵列基板的一种结构示意图；
图5为本申请实施例提供的阵列基板的制作方法的流程示意图；
图6为本申请实施例提供的制作阵列基板过程中所涉及到的结构示意图；
图7为现有技术的阵列基板和本申请实施例提供的阵列基板的外围区域的腐蚀结果示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
目前的阵列基板源漏极金属层上的无机绝缘层通常为双层金属层结构，为了尽量避免无机绝缘层对源漏极金属层的氧化，通常采用致密性较低的无机绝缘膜。但是如果无机绝缘膜的致密性较低，后续对阵列基板的外围区域进行刻蚀工艺会腐蚀外围区域的无机绝缘膜，使得外围区域发生DGS。
鉴于此，本申请实施例提供了一种阵列基板，可以使得后续对阵列基板的外围区域进行刻蚀工艺时，降低外围区域因刻蚀工艺被腐蚀的程度，从而减小DGS的概率，提供产品良率。
具体的，参见图3，本申请实施例提供一种阵列基板，该阵列基板包括衬底基板301、位于衬底基板301上的源漏极金属层302，以及位于源漏极金属层302上的无机绝缘层303；其中，阵列基板包括显示区域O和包围显示区域O的外围区域(A、B)，无机绝缘层303在显示区域O具有第一厚度，在外围区域(A、B)具有第二厚度，第一厚度小于第二厚度。
由于阵列基板的外围区域(A、B)的无机绝缘层303的厚度大于显示区域O的无机绝缘层303的厚度，所以可以采用致密性较低的无机绝缘层303，既可以降低对源漏极金属层302的氧化，又可以降低外围区域(A、B)因刻蚀工艺被腐蚀的程度，从而减小DGS的概率。
在一种可能的实施方式中，第二厚度与第一厚度之间的差值大于或等于第一厚度的1/3，且小于第一厚度的2/3。例如，通常来说，第一厚度过大，导致阵列基板的电容较小，这就阵列基板的显示区域O的显示不良；而第一厚度过小，导致无机绝缘层303下面的源漏极金属层302不能得到更好的保护，所以，在本申请实施例中，第一厚度可以在[300nm，400nm]范围内，既能较好地保护源漏极金属层302，又保证了阵列基板的电容较大，保证显示区域O的显示较良。相对的，第二厚度可以比第一厚度大100nm-200nm，如果第二厚度可以在[400nm，600nm]范围内。
进一步地，请参见图4，在本申请实施例中，位于显示区域O上的无机绝缘层303上还设置有有机绝缘层304，以保护显示区域O的膜层。在一种可能的实施方式中，该有机绝缘层304的厚度大于第二厚度与第一厚度之间的差值。
另外，本申请实施例所提供的阵列基板还设置有与源漏极金属层302电连接的电极层305。其中，无机绝缘层303可以设置过孔，同时有机绝缘层304也设置过孔，电极层305可以贯穿无机绝缘层303和有机绝缘层304之间的过孔，与源漏极金属层302电连接。
除此之外，阵列基板还可以包括一些必要的膜层，例如，位于衬底基板301与源漏极金属层302之间的有源层、栅极绝缘层、栅极层等，其中，有源层靠近衬底基板301，栅极层靠近源漏极金属层302。
请参见图5，基于同一发明构思，本申请实施例还提供了一种上述阵列基板的制作方法。下面结合图6，介绍本申请实施例提供的阵列基板的制作方法，该方法的具体流程如下：
步骤S501、在衬底基板301上制作源漏极金属层302。
其中，在衬底基板301上可以沉积一层金属层，例如铜层，并对金属层进行刻蚀，形成源漏极金属层302，得到如图6(a)所示的结构。在一些实施例中，在衬底基板301上沉积一层金属层之前，可以在衬底基板301上依次形成有源层、栅极绝缘层和栅极层。
步骤S502、在源漏极金属层302上沉积一层无机绝缘层303，并对无机绝缘层303进行减薄处理，使得无机绝缘层303在显示区域O具有第一厚度，在外围区域(A、B)具有第二厚度，第一厚度小于第二厚度。
其中，在源漏极金属层302上沉积一层无机绝缘层303，例如，沉积一层SIO，得到如图6(b)所示的结构。之后，将显示区域O的无机绝缘层303进行减薄处理，而外围区域(A、B)的无机绝缘层303的厚度不变，这样可以使得无机绝缘层303在显示区域O具有第一厚度，在外围区域(A、B)具有第二厚度，第一厚度小于第二厚度，得到如图6(c)所示的结构。
在图6(c)所示的结构的显示区区域的无机绝缘层303上沉积一层有机绝缘层304，例如沉积一层Resin，并对有机绝缘层304进行图案化处理，形成至少一个第一过孔，得到如图6(d)所示的结构。之后，对无机绝缘层303进行刻蚀处理，形成至少一个第二过孔，其中，第一过孔和第二过孔部分重叠，得到如图6(e)所示的结构。
在如图6(e)所示的结构远离衬底基板301的一侧形成电极层305，例如ITO膜层，该电极层305可以通过第一过孔和第二过孔与源漏极金属层302电连接，得到如图6(f)所示的结构。
对比现有技术中的阵列基板的制作方法，即显示区域O和外围区域(A、B)的无机绝缘层303的厚度一致，后续刻蚀工艺对外围区域(A、B)的腐蚀结果，如图7(a)所示。本申请实施例提供的阵列基板，显示区域O的无机绝缘层303的厚度小于外围区域(A、B)的无机绝缘层303，后续刻蚀工艺对外围区域(A、B)的腐蚀结果，如图7(b)所示。对比图7(a)和图7(b)可以看出，图7(a)存在被腐蚀的点(图7(a)中的两条线相交的点)，所以该点对应的栅线和数据线(图7(a)中的两条线)容易发生DGS。
基于同一发明构思，本申请实施例还提供了一种OLED显示面板，该OLED显示面板包括如前述的任一阵列基板。
基于同一发明构思，本申请实施例还提供了一种显示装置，该显示装置包括如上述的OLED显示面板。
综上所述，本申请实施例提供了阵列基板及其制作方法、显示面板和显示装置，其中，阵列基板的外围区域的无机绝缘层的厚度大于显示区域的无机绝缘层的厚度，所以即使无机绝缘层的致密性较低，后续针对外围区域进行刻蚀工艺，会尽量降低外围区域因刻蚀工艺被腐蚀的程度，从而减小DGS的概率，提供产品良率。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (12)

1.一种阵列基板，其特征在于，包括：
衬底基板、位于所述衬底基板上的源漏极金属层，以及位于所述源漏极金属层上的无机绝缘层；
其中，所述阵列基板包括显示区域和包围显示区域的外围区域，所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。
2.如权利要求1所述的阵列基板，其特征在于，所述第二厚度与所述第一厚度之间的差值大于或等于所述第一厚度的1/3，且小于所述第一厚度的2/3。
3.如权利要求1所述的阵列基板，其特征在于，所述第一厚度在[300nm，400nm]范围内。
4.如权利要求1-3任一所述的阵列基板，其特征在于，还包括：
位于所述显示区域的无机绝缘层上的有机绝缘层。
5.如权利要求4所述的阵列基板，其特征在于，所述有机绝缘层的厚度大于所述第二厚度与所述第一厚度之间的差值。
6.如权利要求4所述的阵列基板，其特征在于，还包括：
电极层，所述电极层通过贯穿所述无机绝缘层和所述有机绝缘层之间的过孔，与所述源漏极金属层电连接。
7.如权利要求6所述的阵列基板，其特征在于，还包括：
位于所述衬底基板与所述源漏极金属层之间的有源层、栅极绝缘层、栅极层，其中，所述有源层靠近所述衬底基板，所述栅极层靠近所述源漏极金属层。
8.一种OLED显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
9.一种显示装置，其特征在于，包括如权利要求8所述的OLED显示面板。
10.一种阵列基板的制作方法，所述阵列基板包括显示区域和包围显示区域的外围区域，其特征在于，包括：
在衬底基板上制作源漏极金属层；
在所述源漏极金属层上沉积一层无机绝缘层，并对所述无机绝缘层进行减薄处理，使得所述无机绝缘层在所述显示区域具有第一厚度，在所述外围区域具有第二厚度，所述第一厚度小于所述第二厚度。
11.如权利要求10所述的方法，其特征在于，还包括：
在位于所述显示区域的无机绝缘层上沉积一层有机绝缘层；
对所述有机绝缘层进行图案化处理，形成第一过孔；
对所述无机绝缘层进行刻蚀处理，形成第二过孔；
在所述有机绝缘层上形成电极层，其中，所述电极层通过所述第一过孔和所述第二过孔与所述源漏极金属层电连接。
12.如权利要求10所述的方法，其特征在于，在衬底基板上制作源漏极金属层之前，还包括：
在所述衬底基板上依次形成有源层、栅极绝缘层和栅极层。
CN201910677829.8A 2019-07-25 2019-07-25 一种阵列基板及其制作方法、显示面板和显示装置 Pending CN110349978A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910677829.8A CN110349978A (zh) 2019-07-25 2019-07-25 一种阵列基板及其制作方法、显示面板和显示装置
US16/858,879 US20210028196A1 (en) 2019-07-25 2020-04-27 Array substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910677829.8A CN110349978A (zh) 2019-07-25 2019-07-25 一种阵列基板及其制作方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN110349978A true CN110349978A (zh) 2019-10-18

Family

ID=68180198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910677829.8A Pending CN110349978A (zh) 2019-07-25 2019-07-25 一种阵列基板及其制作方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US20210028196A1 (zh)
CN (1) CN110349978A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634795A (zh) * 2019-10-23 2019-12-31 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN110993609A (zh) * 2019-11-15 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2024011665A1 (zh) * 2022-07-13 2024-01-18 广州华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872095A (zh) * 2009-04-24 2010-10-27 上海天马微电子有限公司 液晶显示器面板及其形成方法
CN101887192A (zh) * 2010-07-01 2010-11-17 友达光电股份有限公司 液晶显示面板
CN104701315A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
CN107275341A (zh) * 2017-06-09 2017-10-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN107564920A (zh) * 2017-07-31 2018-01-09 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN108878454A (zh) * 2018-07-03 2018-11-23 京东方科技集团股份有限公司 显示面板、其制作方法及显示装置
CN109037233A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN208570606U (zh) * 2018-07-26 2019-03-01 京东方科技集团股份有限公司 阵列基板、显示面板和显示设备
CN109801954A (zh) * 2019-02-26 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872095A (zh) * 2009-04-24 2010-10-27 上海天马微电子有限公司 液晶显示器面板及其形成方法
CN101887192A (zh) * 2010-07-01 2010-11-17 友达光电股份有限公司 液晶显示面板
CN104701315A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
CN106653796A (zh) * 2015-10-30 2017-05-10 三星显示有限公司 有机发光显示装置
CN107275341A (zh) * 2017-06-09 2017-10-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN109037233A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107564920A (zh) * 2017-07-31 2018-01-09 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN108878454A (zh) * 2018-07-03 2018-11-23 京东方科技集团股份有限公司 显示面板、其制作方法及显示装置
CN208570606U (zh) * 2018-07-26 2019-03-01 京东方科技集团股份有限公司 阵列基板、显示面板和显示设备
CN109801954A (zh) * 2019-02-26 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634795A (zh) * 2019-10-23 2019-12-31 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
US11631705B2 (en) 2019-10-23 2023-04-18 Boe Technology Group Co., Ltd. Method of manufacturing display substrate, display substrate and display panel
CN110993609A (zh) * 2019-11-15 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2024011665A1 (zh) * 2022-07-13 2024-01-18 广州华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
US20210028196A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
CN110349978A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN108666325B (zh) 一种tft基板的制备方法、tft基板及显示装置
US9721976B2 (en) Thin film transistor and fabrication method thereof, array substrate and display panel
JP2004163901A (ja) 液晶表示装置用アレイ基板及びその製造方法
CN104091886B (zh) 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
US10784330B2 (en) Organic thin film transistor array substrate in which data line, source, drain and pixel electrode are formed by one photo mask, manufacture method thereof, and display device
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN205384420U (zh) 显示基板和显示装置
JP2008096708A (ja) 表示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104701315B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN204028524U (zh) 显示基板及显示装置
CN111244034A (zh) 阵列基板及其制造方法
CN106783889A (zh) 显示基板及其制备方法、显示装置
US20180226465A1 (en) Wiring structure, array substrate and manufacturing method thereof, and display panel
JPH0862628A (ja) 液晶表示素子およびその製造方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
CN105470388A (zh) 有机半导体薄膜晶体管及其制作方法
US9847400B2 (en) Array substrate and manufacturing method thereof, and display device
CN206020894U (zh) 阵列基板及显示装置
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
CN109791892A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191018