CN110993609A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110993609A CN110993609A CN201911117807.2A CN201911117807A CN110993609A CN 110993609 A CN110993609 A CN 110993609A CN 201911117807 A CN201911117807 A CN 201911117807A CN 110993609 A CN110993609 A CN 110993609A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- array substrate
- substrate
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 115
- 239000011810 insulating material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002834 transmittance Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 171
- 239000010408 film Substances 0.000 description 44
- 230000015556 catabolic process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- -1 Polytetrafluoroethylene Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制备方法，阵列基板包括衬底基板、TFT阵列层以及设置于TFT阵列层和衬底基板上的第一钝化层，衬底基板包括显示区和围绕显示区设置的非显示区，其中，位于显示区的第一钝化层覆盖TFT阵列层，位于非显示区的第一钝化层覆盖衬底基板；通过采用有机绝缘膜作为第一钝化层，并使位于非显示区的第一钝化层经过减薄处理，以使位于非显示区的第一钝化层的膜厚小于位于显示区的第一钝化层的膜厚，从而改善了显示面板抗ESD的能力，并降低了显示区的寄生电容，使得显示品质得到改善。
Description
技术领域
本申请涉及显示面板技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
随着电子技术的飞速发展，显示面板尺寸及解析度不断增加，则导线的线宽及间距变得越来越小，导致显示器件对静电越来越敏感，其稳定性会受到影响，严重时会发生静电释放(Electro-Static Discharge，ESD)，最终导致绝缘膜的击穿和显示器件的失效。
目前，显示面板行业常使用SiNx、SiOx等具有较高膜面致密度及介电系数的无机材料作为介电层或保护层，受限于成膜效率和成本，无机绝缘膜膜厚通常设计在1000A-6000A之间；但较高的介电常数及较低的使用膜厚会随之产生较大的寄生电容，从而导致显示器件出现充电率不足、电阻电容负载过大以及错充率增大等不良问题的产生，严重影响显示面板的品质，故业界使用有机绝缘膜PFA(Polymer Film on Array)替代传统的无机绝缘膜，由于有机绝缘膜与无机绝缘膜相比具有介电系数低、成膜工艺简单且膜厚较厚等特点，由于介电常数越低且膜厚越大，则寄生电容越低，因此有机绝缘膜相比于无机绝缘膜可有效减小寄生电容从而改善显示品质。
然而，有机绝缘膜相比于无机绝缘膜，膜层致密度不佳，导致有机绝缘膜具有较低的崩溃电压，崩溃电压越低则有机绝缘层的抗ESD能力越弱，从而有机绝缘膜更易发生ESD，导致显示器件失效。
综上所述，需要提供一种新的阵列基板及其制备方法，来解决上述技术问题。
发明内容
本发明提供一种阵列基板及其制备方法，解决了现有的阵列基板采用有机绝缘膜作为第一钝化层时，容易发生ESD的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括：
衬底基板，包括显示区和围绕所述显示区设置的非显示区；
TFT阵列层，设置于所述衬底基板上，且所述TFT阵列层位于所述显示区内；以及
第一钝化层，设置于所述TFT阵列层和所述衬底基板上，位于所述显示区的所述第一钝化层覆盖所述TFT阵列层，位于所述非显示区的所述第一钝化层覆盖所述衬底基板；
其中，所述第一钝化层为有机绝缘膜层，以使位于所述非显示区的所述第一钝化层的膜厚小于位于所述显示区的所述第一钝化层的膜厚。
根据本发明实施例提供的阵列基板，位于所述非显示区的所述第一钝化层的膜厚为位于所述显示区的所述第一钝化层的膜厚的80％～95％。
根据本发明实施例提供的阵列基板，所述第一钝化层的材料为PFA。
根据本发明实施例提供的阵列基板，所述阵列基板为COA阵列基板，所述阵列基板还包括：
色阻层，位于所述TFT阵列层和所述第一钝化层之间；以及
第二钝化层，位于所述TFT阵列层和所述色阻层之间，其中，所述色阻层位于所述第二钝化层上。
根据本发明实施例提供的阵列基板，所述TFT层包括设置于所述衬底基板上的栅极、设置于所述栅极和所述衬底基板上的栅极绝缘层、设置于所述栅极绝缘层上的半导体层以及设置于所述半导体层、所述栅极绝缘层上的源极和漏极。
本发明实施例提供一种阵列基板的制备方法，包括以下步骤：
步骤S10：在衬底基板上制备TFT阵列层以形成阵列基板，所述衬底基板包括显示区和围绕所述显示区设置的非显示区，其中，所述TFT阵列层位于所述显示区内；
步骤S20：使用特定溶液对所述阵列基板进行清洁处理；
步骤S30：在所述TFT层和所述衬底基板上形成第一钝化层，所述第一钝化层采用有机绝缘材料；
步骤S40：通过一道半色调光罩对所述第一钝化层进行曝光，使得位于所述非显示区的所述第一钝化层的膜厚减薄，位于所述显示区的所述第一钝化层的膜厚保持不变；以及
步骤S50：对所述阵列基板进行干法刻蚀处理。
根据本发明实施例提供的阵列基板的制备方法，所述步骤S40中的所述半色调光罩为正性半色调光罩，所述半色调光罩包括透光区和非透光区，其中，所述透光区对应所述非显示区，所述非透光区对应所述显示区；
所述透光区的透过率为5％～20％，所述非透光区的透过率为0％。
根据本发明实施例提供的阵列基板的制备方法，所述阵列基板为COA阵列基板，所述步骤S10还包括：在所述TFT阵列层和所述衬底基板上形成第二钝化层，在所述第二钝化层上形成色阻层，所述色阻层位于所述显示区内。
根据本发明实施例提供的阵列基板的制备方法，所述步骤S10包括以下步骤：
步骤S101：在所述衬底基板上沉积并进行图案化图案化处理，形成栅极；
步骤S102：在所述栅极上沉积栅极绝缘层；
步骤S103：在所述栅极绝缘层上沉积并进行图案化处理，形成半导体层；以及
步骤S104：在所述半导体层上沉积并进行图案化处理，形成源极和漏极。
根据本发明实施例提供的阵列基板的制备方法，所述第一钝化层的材料为PFA。
本发明的有益效果为：本发明提供的阵列基板及其制备方法，通过采用有机绝缘膜作为第一钝化层，并使位于非显示区的第一钝化层经过减薄处理，以使位于非显示区的第一钝化层的膜厚小于位于显示区的第一钝化层的膜厚，从而改善了显示面板抗ESD的能力，并降低了显示区的寄生电容，使得显示品质得到改善。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明实施例提供的第一种阵列基板的截面结构示意图；
图2为本发明实施例提供的第二种阵列基板的截面结构示意图；
图3为本发明实施例提供的提供的阵列基板的制备方法的流程图；
图4～图7为本发明实施例提供的第一种阵列基板的制备方法的示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的阵列基板及其制备方法，解决了现有的阵列基板采用有机绝缘膜作为第一钝化层时，容易发生ESD，本实施例能够解决该缺陷。
如图1所示为本发明实施例提供的第一种阵列基板的截面结构示意图，所述阵列基板包括衬底基板10、薄膜晶体管(Thin Film Transistor，TFT)阵列层以及第一钝化层16。
具体地，所述衬底基板10包括显示区101和围绕所述显示区101设置的非显示区102，需要说明的是，图中仅示出了所述显示区101和所述非显示区102的部分，并未显示全部。
所述TFT阵列层设置于所述衬底基板10上，且所述TFT阵列层位于所述显示区101内，具体地，所述TFT层包括设置于所述衬底基板10上的栅极11、设置于所述栅极11和所述衬底基板10上的栅极绝缘层12、设置于所述栅极绝缘层12上的半导体层13以及设置于所述半导体层13、所述栅极绝缘层12上的源极14和漏极15，所述源极14和所述漏极15分别位于所述半导体层13的两侧，所述源极14和所述漏极15形成沟道。
所述第一钝化层16设置于所述TFT阵列层和所述衬底基板10上，位于所述显示区101的所述第一钝化层16覆盖所述TFT阵列层，位于所述非显示区102的所述第一钝化层16覆盖所述衬底基板10；具体地，位于所述显示区101的所述第一钝化层16覆盖所述栅极绝缘层12、所述源极14、所述漏极15以及所述半导体层13，位于所述非显示区102的所述第一钝化层16覆盖所述栅极绝缘层12。
所述第一钝化层16采用绝缘材料，由于有机绝缘材料与无机绝缘材料相比具有介电系数较低，例如氮化硅SiNx/氧化硅SiOx等常使用的无机绝缘材料的介电系数为ε＝5～7，聚四氟乙烯(Polyfluoroalkoxy，PFA)等有机绝缘材料的介电系数为ε＝3.5～4.5；采用有机绝缘材料制备的有机绝缘膜层通常为Slit涂布，成膜工艺较为简单；且有机绝缘膜相比无机绝缘膜的膜厚较厚，根据电容公式C＝ε*S/d，其中，C为阵列基板的寄生电容，ε为所述第一钝化层16采用的绝缘材料的介电常数，S为极板正对面积，d为所述第一钝化层的膜厚，由此可见，绝缘材料的介电常数越低且膜厚越大则寄生电容越低，因此所述第一钝化层16采用有机绝缘材料相比采用无机绝缘材料可有效减小所述显示区101的寄生电容，从而可有效改善显示品质。
具体地，在本发明实施例中，所述第一钝化层16的材料为有机绝缘材料PFA，当然，在其他实施例中，所述第一钝化层16的材料也可以为其他符合要求的有机绝缘材料。
进一步地，根据实际测验结果得知，有机绝缘材料的崩溃电压公式为E(d)＝kd-n，其中，E(d)为有机绝缘材料的崩溃电压，d为所述第一钝化层16的膜厚，k与n为与有机绝缘材料相关的常数，有机绝缘材料的奔溃电压与其膜厚呈指数型反比，故采用有机绝缘材料的所述第一钝化层16的崩溃电压随着膜厚的增大呈减小趋势，而崩溃电压越小，越容易发生ESD不良情况；因此，在本发明实施例中，将位于所述非显示区102的所述第一钝化层16经过减薄处理，以使位于所述非显示区102的所述第一钝化层16的膜厚小于位于所述显示区101的所述第一钝化层16的膜厚，从而降低位于所述非显示区102的所述第一钝化层16的崩溃电压，进而有效改善所述第一钝化层16的抗ESD能力。
具体地，位于所述非显示区102的所述第一钝化层16的膜厚为位于所述显示区101的所述第一钝化层16的膜厚的80％～95％。
具体地，所述阵列基板还包括设置于所述第一钝化层16的公共电极层17，所述公共电极层17通过所述第一钝化层16上的第一过孔与所述漏极15相连接。
如图2所示为本发明实施例提供的第二种阵列基板的截面结构示意图，第二种阵列基板与图1所示的第一种阵列基板的不同之处在于，第二种阵列基板为COA(ColorFilter on Array)阵列基板，即将彩色滤光层直接制备在阵列基板上的一种集成技术，能够有效解决液晶显示装置对盒工艺中因对位偏差造成的漏光等问题，并能显著提升显示开口率。
第二种阵列基板还包括色阻层19和第二钝化层18，所述色阻层19位于所述TFT阵列层和所述第一钝化层16之间且对应所述显示区101，所述第二钝化层18位于所述TFT阵列层和所述色阻层19之间，具体地，所述第二钝化层18覆盖所述栅极绝缘层12、所述源极14、所述漏极15以及所述半导体层13，所述色阻层19位于所述第二钝化层18上，所述第一钝化层16覆盖所述色阻层19以及所述第二钝化层18。
具体地，所述色阻层19包括红色色阻、蓝色色阻和绿色色阻，所述色阻层上设置有第二过孔，第二种阵列基板还包括设置于所述第一钝化层16上的像素电极层20，所述像素电极层20通过所述第二过孔与所述漏极15相连接。
具体地，所述第二钝化层18的材料可以选用无机绝缘材料，例如SiNx、SiOx等。
需要说明的是，本发明实施例仅以阵列基板为一般的阵列基板架构和COA阵列基板架构为例进行阐述说明，任何种类的显示模式以及阵列基板架构均落入本发明的保护范围之内。
如图3所示，本发明实施例以第一种阵列基板的制作方法为例进行阐述说明，所述阵列基板的制备方法包括以下步骤：
步骤S10：在衬底基板10上制备TFT阵列层以形成阵列基板，所述衬底基板10包括显示区101和围绕所述显示区101设置的非显示区102，其中，所述TFT阵列层位于所述显示区101内。
具体地，如图4所示，所述步骤S10中，在所述衬底基板10上形成所述TFT阵列层，具体包括以下步骤：
步骤S101：在所述衬底基板10上沉积并进行图案化图案化处理，形成栅极11；
步骤S102：在所述栅极11上沉积栅极绝缘层12；
步骤S103：在所述栅极绝缘层12上沉积并进行图案化处理，形成半导体层13；以及
步骤S104：在所述半导体层13上沉积并进行图案化处理，形成源极14和漏极15。
其中，所述源极14和所述漏极15分别位于所述半导体层13的两侧，所述源极14和所述漏极15形成沟道。
步骤S20：使用特定溶液对所述阵列基板进行清洁处理。
具体地，采用极短紫外光(EUV)照射，以及0.4％四甲基氢氧化铵水(TMAH)对所述阵列基板表面进行清洗处理，以去除残留在所述阵列基板上的有机污染物。
步骤S30：在所述TFT层和所述衬底基板10上形成第一钝化层16，所述第一钝化层16采用有机绝缘材料。
具体地，如图5所示，首先，在清洁后的所述阵列基板上，使用狭缝涂布工艺涂布一层有机绝缘膜光阻，以使在所述TFT层和所述衬底基板10上形成第一钝化层16；在本发明实施例中，所述第一钝化层16的材料为有机绝缘材料PFA，当然，在其他实施例中，所述第一钝化层16的材料也可以为其他符合要求的有机绝缘材料。
步骤S40：通过一道半色调光罩21对所述第一钝化层16进行曝光，使得位于所述非显示区102的所述第一钝化层16的膜厚减薄，位于所述显示区101的所述第一钝化层16的膜厚保持不变。
具体地，如图6所示，对所述第一钝化层16进行一道黄光制程，包括真空干燥(Vacuum Dry，VCD)、预烘烤、曝光、显影及烘干等步骤，具体地，所述半色调光罩21采用正性半色调光罩，所述半色调光罩21包括透光区212和非透光区211，所述透光区212对应所述非显示区102，所述非透光区211对应所述显示区101；所述透光区212的透过率为5％～20％，所述非透光区211的透过率为0％，其中，所述透光区212的透光率可根据实际需求进行选择，位于所述非显示区101的所述第一钝化层16在受到光照之后，其膜厚会减薄，而位于显示区101的所述第一钝化层16由于未受到光照，其膜厚未发生变化，故位于所述非显示区102的所述第一钝化层16的膜厚小于位于所述显示区101的所述第一钝化层16的膜厚。
步骤S50：对所述阵列基板进行干法刻蚀处理。
具体地，若经过步骤S50处理后的所述第一钝化层16在不同区域的厚度依然未达到要求，则可以根据实际需求选择对所述阵列基板进行干法蚀刻处理以细微调整，此时位于所述非显示区102的所述第一钝化层16的膜厚依然小于位于所述显示区101的所述第一钝化层16的膜厚。
可以理解的是，本发明实施例提供的阵列基板的制备方法，将涂布于所述阵列基板上的所述第一钝化层16作为光阻，仅经过一道黄光制程即可实现所述第一钝化层16的减薄，相比传统工艺方法中，需对所述阵列基板上的所述第一钝化层16进行第一道黄光制程，之后在所述阵列基板上涂布一层正性光刻胶，并对正性光刻胶进行第二道黄光制程，以及对正性光刻胶进行剥离操作；本发明实施例提供的阵列基板的制备方法，制程更为简单优化。
进一步地，如图7所示，本发明实施例提供的阵列基板的制备方法还包括在所述第一钝化层16上形成公共电极层17，所述公共电极层17通过开设于所述第一钝化层16上的第一过孔与所述漏极15相连接。
进一步地，第二种阵列基板的制备方法与第一种阵列基板的制备方法的不同之处在于，所述阵列基板为COA阵列基板，所述步骤S10还包括，在所述TFT阵列层和所述衬底基板10上沉积形成第二钝化层18，在所述第二钝化层18上沉积并图案化形成色阻层19，所述色阻层19位于所述显示区101内。
进一步地，本发明实施例提供的阵列基板的制备方法，还包括在所述第一钝化层16上形成像素电极层20，所述像素电极层20通过开设于所述第一钝化层16上的第二过孔与所述漏极15相连接。
在图1所示的第一种阵列基板的基础上，本发明实施例还提供一种显示面板，所述显示面板包括图1所示的第一种阵列基板、和所述阵列基板相对设置的彩膜基板以及位于所述阵列基板和所述彩膜基板之间的液晶层，所述彩膜基板包括色阻层以及位于所述色阻层之间的黑矩阵，在所述色阻层上还包括像素电极。
在图2所示的第二种阵列基板的基础上，本发明实施例还提供一种显示面板，所述显示面板包括图2所示的第二种阵列基板、和所述阵列基板相对设置的彩膜基板以及位于所述阵列基板和所述彩膜基板之间的液晶层，所述彩膜基板包括黑矩阵以及位于所述黑矩阵上的公共电极层。
有益效果为：本发明实施例提供的阵列基板及其制备方法，通过采用有机绝缘膜作为第一钝化层，并使位于非显示区的第一钝化层经过减薄处理，以使位于非显示区的第一钝化层的膜厚小于位于显示区的第一钝化层的膜厚，从而改善了显示面板抗ESD的能力，并降低了显示区的寄生电容，使得显示品质得到改善。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板，包括显示区和围绕所述显示区设置的非显示区；
TFT阵列层，设置于所述衬底基板上，且所述TFT阵列层位于所述显示区内；以及
第一钝化层，设置于所述TFT阵列层和所述衬底基板上，位于所述显示区的所述第一钝化层覆盖所述TFT阵列层，位于所述非显示区的所述第一钝化层覆盖所述衬底基板；
其中，所述第一钝化层为有机绝缘膜层，所述非显示区的所述第一钝化层的膜厚小于位于所述显示区的所述第一钝化层的膜厚。
2.根据权利要求1所述的阵列基板，其特征在于，位于所述非显示区的所述第一钝化层的膜厚为位于所述显示区的所述第一钝化层的膜厚的80％～95％。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一钝化层的材料为PFA。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板为COA阵列基板，所述阵列基板还包括：
色阻层，位于所述TFT阵列层和所述第一钝化层之间；以及
第二钝化层，位于所述TFT阵列层和所述色阻层之间，其中，所述色阻层位于所述第二钝化层上。
5.根据权利要求1所述的阵列基板，其特征在于，所述TFT层包括设置于所述衬底基板上的栅极、设置于所述栅极和所述衬底基板上的栅极绝缘层、设置于所述栅极绝缘层上的半导体层以及设置于所述半导体层、所述栅极绝缘层上的源极和漏极。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤S10：在衬底基板上制备TFT阵列层以形成阵列基板，所述衬底基板包括显示区和围绕所述显示区设置的非显示区，其中，所述TFT阵列层位于所述显示区内；
步骤S20：使用特定溶液对所述阵列基板进行清洁处理；
步骤S30：在所述TFT层和所述衬底基板上形成第一钝化层，所述第一钝化层采用有机绝缘材料；
步骤S40：通过一道半色调光罩对所述第一钝化层进行曝光，使得位于所述非显示区的所述第一钝化层的膜厚减薄，位于所述显示区的所述第一钝化层的膜厚保持不变；以及
步骤S50：对所述阵列基板进行干法刻蚀处理。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述步骤S40中的所述半色调光罩为正性半色调光罩，所述半色调光罩包括透光区和非透光区，其中，所述透光区对应所述非显示区，所述非透光区对应所述显示区；
所述透光区的透过率为5％～20％，所述非透光区的透过率为0％。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述阵列基板为COA阵列基板，所述步骤S10还包括：在所述TFT阵列层和所述衬底基板上形成第二钝化层，在所述第二钝化层上形成色阻层，所述色阻层位于所述显示区内。
9.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述步骤S10包括以下步骤：
步骤S101：在所述衬底基板上沉积并进行图案化图案化处理，形成栅极；
步骤S102：在所述栅极上沉积栅极绝缘层；
步骤S103：在所述栅极绝缘层上沉积并进行图案化处理，形成半导体层；以及
步骤S104：在所述半导体层上沉积并进行图案化处理，形成源极和漏极。
10.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述第一钝化层的材料为PFA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911117807.2A CN110993609A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911117807.2A CN110993609A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110993609A true CN110993609A (zh) | 2020-04-10 |
Family
ID=70084615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911117807.2A Pending CN110993609A (zh) | 2019-11-15 | 2019-11-15 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993609A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113687533A (zh) * | 2021-08-02 | 2021-11-23 | 惠州华星光电显示有限公司 | 显示面板及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1372325A (zh) * | 2001-02-19 | 2002-10-02 | 株式会社半导体能源研究所 | 发光器件及其制造方法 |
| CN1832149A (zh) * | 2006-02-28 | 2006-09-13 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN100444005C (zh) * | 2003-07-29 | 2008-12-17 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US20090279028A1 (en) * | 2008-05-12 | 2009-11-12 | Yu-Cheng Chen | Transflective liquid crystal display panel and method of making the same |
| CN103107182A (zh) * | 2011-11-10 | 2013-05-15 | 三星显示有限公司 | 有机发光显示设备及其制造方法 |
| CN105607365A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华星光电技术有限公司 | 一种coa基板及其制作方法 |
| CN107329340A (zh) * | 2017-08-16 | 2017-11-07 | 深圳市华星光电技术有限公司 | 一种tft阵列基板以及coa型tft液晶面板 |
| CN110211971A (zh) * | 2019-05-16 | 2019-09-06 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| CN110349978A (zh) * | 2019-07-25 | 2019-10-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
-
2019
- 2019-11-15 CN CN201911117807.2A patent/CN110993609A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1372325A (zh) * | 2001-02-19 | 2002-10-02 | 株式会社半导体能源研究所 | 发光器件及其制造方法 |
| CN100444005C (zh) * | 2003-07-29 | 2008-12-17 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN1832149A (zh) * | 2006-02-28 | 2006-09-13 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US20090279028A1 (en) * | 2008-05-12 | 2009-11-12 | Yu-Cheng Chen | Transflective liquid crystal display panel and method of making the same |
| CN103107182A (zh) * | 2011-11-10 | 2013-05-15 | 三星显示有限公司 | 有机发光显示设备及其制造方法 |
| CN105607365A (zh) * | 2015-12-31 | 2016-05-25 | 深圳市华星光电技术有限公司 | 一种coa基板及其制作方法 |
| CN107329340A (zh) * | 2017-08-16 | 2017-11-07 | 深圳市华星光电技术有限公司 | 一种tft阵列基板以及coa型tft液晶面板 |
| CN110211971A (zh) * | 2019-05-16 | 2019-09-06 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| CN110349978A (zh) * | 2019-07-25 | 2019-10-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113687533A (zh) * | 2021-08-02 | 2021-11-23 | 惠州华星光电显示有限公司 | 显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100442510B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법 | |
| CN102445792B (zh) | 液晶显示装置及其制造方法 | |
| US8294151B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR101383703B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| US8178262B2 (en) | Method for fabricating color filter layer | |
| US7388653B2 (en) | Exposure mask and method for divisional exposure | |
| US20070222908A1 (en) | Thin film transistor substrate, display panel having the same and method of manufacturing the same | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| CN110993609A (zh) | 阵列基板及其制备方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| KR20070076842A (ko) | 액정 표시 패널 및 그 제조방법 | |
| KR20040097517A (ko) | 박막 트랜지스터 기판 | |
| WO2016165275A1 (zh) | 阵列基板及其制作方法和测试方法、显示装置 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101324239B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20020056110A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101023319B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20020069662A (ko) | 액정표시소자 및 그 제조방법 | |
| JPH04282839A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20080015619A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200410 |
|
| WD01 | Invention patent application deemed withdrawn after publication |