CN108550588B - 显示面板、显示面板的制造方法和显示装置 - Google Patents

显示面板、显示面板的制造方法和显示装置 Download PDF

Info

Publication number
CN108550588B
CN108550588B CN201810585220.3A CN201810585220A CN108550588B CN 108550588 B CN108550588 B CN 108550588B CN 201810585220 A CN201810585220 A CN 201810585220A CN 108550588 B CN108550588 B CN 108550588B
Authority
CN
China
Prior art keywords
terminal
base plate
substrate base
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810585220.3A
Other languages
English (en)
Other versions
CN108550588A (zh
Inventor
王大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810585220.3A priority Critical patent/CN108550588B/zh
Publication of CN108550588A publication Critical patent/CN108550588A/zh
Priority to US16/610,202 priority patent/US11562973B2/en
Priority to PCT/CN2019/083277 priority patent/WO2019233198A1/zh
Application granted granted Critical
Publication of CN108550588B publication Critical patent/CN108550588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本发明公开了一种显示面板、显示面板的制造方法和显示装置，属于显示技术领域。显示面板包括：衬底基板；衬底基板上设置有端子；衬底基板上设置有保护层图案；保护层图案包括第一遮挡区和第一开口区，第一遮挡区在衬底基板上的正投影与端子在衬底基板上的正投影存在重叠区域，第一开口区在衬底基板上的正投影位于端子在衬底基板上的正投影中。本发明通过在形成有端子的衬底基板上形成覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中可能导致端子的电学性能的下降的问题。达到了避免端子的电学性能下降的效果。

Description

显示面板、显示面板的制造方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板、显示面板的制造方法和显示装置。
背景技术
在显示面板构制造完成后，会将显示面板中的端子与外部的控制组件进行连接，以通过该控制组件对显示面板的显示功能进行控制。
相关技术中有一种显示面板，该显示面板包括衬底基板，该衬底基板上设置有由多层结构构成的端子。该多层结构远离衬底基板的一侧为保护层，该保护层能够避免多层结构中的其它膜层结构远离衬底基板的一侧直接暴露在外界环境中而发生氧化等问题。
在实现本发明的过程中，发明人发现相关技术至少存在以下问题：端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降。
发明内容
本发明实施例提供了一种显示面板、显示面板的制造方法和显示装置，能够解决相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降的问题。所述技术方案如下：
第一方面，提供了一种显示面板，所述显示面板包括：
衬底基板；
所述衬底基板上设置有端子；
设置有所述端子的衬底基板上设置有保护层图案；
其中，所述保护层图案包括第一遮挡区和第一开口区，所述第一遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述重叠区域位于所述端子在所述衬底基板上的正投影的边缘，所述第一开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中。
可选的，所述衬底基板上还设置有显示结构，
设置有所述显示结构和所述端子的衬底基板上设置有用于保护所述显示结构的阻挡层图案，所述保护层图案与所述阻挡层图案同层设置。
可选的，所述保护层图案与所述阻挡层图案之间设置有开口区域。
可选的，设置有所述端子的衬底基板上设置有平坦层保护图案，
所述平坦层保护图案包括第二遮挡区和第二开口区，所述第二遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述第二开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中；
所述保护层图案设置在设置有所述平坦层保护图案的衬底基板上。
可选的，所述保护层图案的材料包括氮化硅、氧化硅或氮氧化硅。
可选的，所述保护层的材料包括有机材料。
可选的，所述端子包括沿远离所述衬底基板的方向依次设置的钛结构、铝结构和钛结构。
可选的，所述衬底基板上依次设置有缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层，所述中间介电层和所述第二栅绝缘层上设置有通孔；
所述端子设置在设置有所述中间介电层的衬底基板上，所述端子通过所述通孔与所述栅极接触。
第二方面，一种显示面板的制造方法，所述方法包括：
在衬底基板上形成端子；
在形成有所述端子的衬底基板上形成保护层图案；
其中，所述保护层图案包括第一遮挡区和第一开口区，所述第一遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述重叠区域位于所述端子在所述衬底基板上的正投影的边缘，所述第一开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中。
可选的，所述在形成有所述端子的衬底基板上形成保护层图案之前，所述方法还包括：
在所述衬底基板上形成显示结构；
所述在形成有所述端子的衬底基板上形成保护层图案，包括：
在形成有所述显示结构和所述端子的衬底基板上形成阻挡层；
将所述阻挡层加工为用于保护所述显示结构的阻挡层图案和所述保护层图案。
可选的，所述将所述保护层加工为用于保护所述显示结构的阻挡层图案和所述保护层图案，包括：
在形成有所述保护层的衬底基板上形成光刻胶层；
对所述光刻胶层进行曝光与显影，以将所述光刻胶层加工为光刻胶图案；
通过刻蚀工艺将所述保护层加工为所述阻挡层图案和所述保护层图案；
去除所述光刻胶图案。
可选的，所述在形成有所述端子的衬底基板上形成保护层图案之前，所述方法还包括：
在形成有所述端子的衬底基板上形成平坦层保护图案，所述平坦层保护图案包括第二遮挡区和第二开口区，所述第二遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述第二开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中；
所述形成有所述端子的衬底基板上形成保护层图案，包括：
在形成有所述平坦层保护图案的衬底基板上形成所述保护层图案。
可选的，所述在衬底基板上形成端子之前，所述方法还包括：
在所述衬底基板上依次形成缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层，所述中间介电层和所述第二栅绝缘层上设置有通孔；
所述在衬底基板上形成端子，包括：
在形成有所述中间介电层的衬底基板上形成所述端子，所述端子通过所述通孔与所述栅极接触。
第三方面，提供一种显示装置，所述显示装置包括第一方面所述的显示面板。
本发明实施例提供的技术方案带来的有益效果是：
通过在形成有端子的衬底基板上形成覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降的问题。达到了避免端子的电学性能下降的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中一种阵列基板的结构示意图；
图2是本发明实施例示出的一种显示面板的结构示意图；
图3本发明实施例提供的另一种显示面板的结构示意图；
图4是图3所示的显示面板的俯视图；
图5本发明实施例提供的另一种显示面板的结构示意图；
图6本发明实施例提供的另一种显示面板的结构示意图；
图7是本发明实施例提供的一种显示面板的制造方法的流程图；
图8是本发明实施例提供的另一种显示面板的制造方法的流程图；
图9是图8所示实施例中一种衬底基板的结构示意图；
图10是图8所示实施例中另一种衬底基板的结构示意图；
图11是图8所示实施例中一种形成阻挡层图案和保护层图案的流程图；
图12是图8所示实施例中一种衬底基板的机构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是相关技术中一种阵列基板的结构示意图，该阵列基板包括衬底基板11，该衬底基板11上设置有由多层结构构成的端子12。该端子12远离衬底基板的一侧为保护层121，该保护层121能够避免多层结构中的其它膜层结构122远离衬底基板11的一侧c1直接暴露在外界环境中而发生氧化等问题。
但是，端子的多层结构中膜层的侧面c2仍会暴露在外界环境中，该侧面c2被外界的水氧侵蚀后会导致端子的电学性能的下降。
本发明实施例提供了一种显示面板、显示面板的制造方法和显示装置，能够解决上述相关技术中存在的问题。
图2是本发明实施例示出的一种显示面板的结构示意图。该显示面板可以包括：
衬底基板21。
衬底基板21上设置有端子22。
设置有端子22的衬底基板21上设置有保护层图案23。
其中，保护层图案23包括第一遮挡区a1和第一开口区a2，第一遮挡区a1在衬底基板21上的正投影(图2中未标出)与端子22在衬底基板上的正投影(图2中未标出)存在重叠区域，该重叠区域位于端子22在衬底基板21上的正投影的边缘，第一开口区a2在衬底基板21上的正投影(图2中未标出)位于端子22在衬底基板21上的正投影(图2中未标出)中。
综上所述，本发明实施例提供的显示面板，通过在设置有端子的衬底基板上设置覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降问题。达到了避免端子的电学性能下降的效果。
请参考图3，其示出了本发明实施例提供的另一种显示面板的结构示意图，该显示面板在图2所示的显示面板的基础上增加了一些部件。
可选的，衬底基板11上还设置有显示结构24。该显示结构可以是用于实现显示功能的结构，根据显示面板的种类的不同，该显示结构也可以不同。示例性的，当显示面板为有机发光二级管(英文：Organic Light-Emitting Diode；简称：OLED)显示面板时，该显示结构可以是包括有机发光结构的显示结构。
设置有显示结构24和端子22的衬底基板21上设置有用于保护显示结构24的阻挡层图案25，保护层图案23与阻挡层图案25同层设置。该遮挡层图案25可以是通过薄膜封装(英文：Thin Film Encapsulation；简称：TFE)技术形成的保护结构，该保护结构可以包括单层无机膜，或包括多层复合的无机膜，或包括多层复合的无机膜和有机膜。
用于保护端子22的保护层图案23可以和该阻挡层图案25同层设置，如此能够降低整个显示面板的厚度。
可选的，保护层图案23的材料包括氮化硅、氧化硅或氮氧化硅。这三种无机物对于水和氧的阻挡能力较强，能够避免外部的水和氧透过保护层图案23侵蚀端子。此外，保护层图案23的材料也可以包括有机材料，本发明实施例不进行限制。
可选的，端子22可以设置在显示面板中的外围区域，而显示结构24可以设置在显示面板的显示区域中。端子22可以用于与覆晶薄膜(英文：Chip On Film；简称：COF)连接，该COF上可以设置有控制集成电路(英文：integrated circuit；简称：IC)。
可选的，保护层图案23与阻挡层图案25之间设置有开口区域k。该开口区域k能够使保护层图案23与阻挡层图案25分离，降低膜层应力，且在一定程度上提高显示面板的柔韧性。
如图3所示，端子22可以包括依次设置的钛结构223、铝结构222和钛结构221，其中的铝结构222较容易被外界的水和氧侵蚀(该侵蚀可能造成原电池腐蚀、短路和断路等各种问题)，两个钛结构的稳定性高，抗侵蚀能力强，难以被外界的水和氧侵蚀。设置在铝结构222上下两侧的钛结构能够保护铝结构222的上下两侧不被其他膜层或外界环境中的水和氧影响，但是钛结构难以保护铝结构222在平行于衬底基板21的方向上的侧面c2，该侧面c2可以由覆盖在端子22上的保护层图案23来保护。
可选的，端子22可以与源漏极同层设置，即端子22可以由源漏极金属层加工形成。
如图4所示，其为图3所示的显示面板的俯视图，保护层图案23覆盖在端子22的边缘，且使部分端子22露出。保护层图案23和阻挡层图案25之间设置有开口区域k。图4示出的是第一开口区域a2的长度方向与衬底基板21的边缘存在夹角的情况，但第一开口区域a2的长度方向还可以与衬底基板21的边缘平行或垂直，本发明实施例在此不做限制。
此外，显示面板中可以包括多个端子，如图5所示，其本发明实施例提供另一种该显示面板的结构示意图，该为显示面板中包括3个端子22的结构示意图，这多个端子22的边缘均由保护层图案23进行覆盖保护。
如图6所示，其为本发明实施例示出的另一种显示面板的结构示意图。其中，设置有端子22的衬底基板21上设置有平坦层保护图案26。该平坦层保护图案26可以和设置在显示结构24上的平坦层图案27同层设置。
平坦层保护图案26包括第二遮挡区a3和第二开口区a4，第二遮挡区a3在衬底基板21上的正投影与端子22在衬底基板21上的正投影存在重叠区域，第二开口区a4在衬底基板21上的正投影位于端子22在衬底基板21上的正投影中。
保护层图案23设置在设置有平坦层保护图案26的衬底基板上。
在保护层图案23和端子22之间设置平坦层保护图案26能够进一步提高对于端子的侧面的保护，避免了端子22的电学性能的下降。
可选的，衬底基板21上依次设置有缓冲层(英文：buffer)271、第一栅绝缘层272、栅极273、第二栅绝缘层274和中间介电层(英文：inter-layer Dielectric；简称：ILD)275，中间介电层275和第二栅绝缘层274上设置有通孔。
端子22设置在设置有中间介电层275的衬底基板21上，端子22通过通孔与栅极273接触。栅极273的材料可以包括金属钼。其中，栅极273也可以作为端子22的一部分。
综上所述，本发明实施例提供的显示面板，通过在设置有端子的衬底基板上设置覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降的问题。达到了避免端子的电学性能下降的效果。
图7是本发明实施例提供的一种显示面板的制造方法的流程图，该方法可以包括下面几个步骤：
步骤701、在衬底基板上形成端子。
步骤702、在形成有端子的衬底基板上形成保护层图案。
其中，保护层图案包括第一遮挡区和第一开口区，第一遮挡区在衬底基板上的正投影与端子在衬底基板上的正投影存在重叠区域，第一开口区在衬底基板上的正投影位于端子在衬底基板上的正投影中。
综上所述，本发明实施例提供的显示面板的制造方法，通过在形成有端子的衬底基板上形成覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降的问题。达到了避免端子的电学性能下降的效果。
图8是本发明实施例提供的另一种显示面板的制造方法的流程图，该方法可以包括下面几个步骤：
步骤801、在衬底基板上依次形成缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层，中间介电层和第二栅绝缘层上设置有通孔。
缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层均为本领域的常规膜层结构，这些膜层结构的形成方式以及材料可以参考相关技术，在此不再赘述。
步骤802、在衬底基板上形成显示结构。
该显示结构为显示面板中用于实现显示功能的结构。示例性，当显示面板为OLED显示面板时，该显示结构可以包括有机发光材料以及设置在该有机发光材料两侧的正负电极。该显示结构可以设置在显示面板的显示区域。
步骤803、在形成有中间介电层的衬底基板上形成由多层结构构成的端子，端子通过通孔与栅极接触。
由多层结构构成的端子可以通过溅镀工艺等工艺在形成有中间介电层的衬底基板上依次形成多层结构中的每一层结构，以构成端子，该端子通过中间介电层和第二栅绝缘层上设置的通孔与栅极接触。
可选的，端子可以与源漏极同层设置，即端子可以由源漏极金属层加工形成。
步骤803结束时，衬底基板的结构可以如图9所示。衬底基板21上依次形成有缓冲层271、第一栅绝缘层272、栅极273、第二栅绝缘层274和中间介电层275，中间介电层275和第二栅绝缘层274上设置有通孔。端子22通过中间介电层275和第二栅绝缘层274上设置的通孔与栅极237接触。
可选的，本发明实施例不对显示结构和端子的形成顺序进行限定，即也可以先形成端子，再形成显示结构，还可以同时形成端子和显示结构。
步骤804、在形成有端子和显示结构的衬底基板上形成平坦层。
该平坦层用于提高显示结构所在区域膜层的平整程度，以便于后续膜层结构的形成。
步骤805、将平坦层加工为平坦层图案和平坦层保护图案。
平坦层图案为位于显示区域的图案，而平坦层保护图案为用于保护端子的图案，该平坦层保护图案包括第二遮挡区和第二开口区，第二遮挡区在衬底基板上的正投影与端子在衬底基板上的正投影存在重叠区域，第二开口区在衬底基板上的正投影位于端子在衬底基板上的正投影中。
可以通过构图工艺将平坦层加工为平坦层图案和平坦层保护图案。构图工艺可以包括涂覆光刻胶、曝光光刻胶、对光刻胶显影、刻蚀和剥离光刻胶等操作。构图工艺的内容还可以参考相关技术，在此不再赘述。
由于平坦层图案为显示面板中通常设置的常规膜层，因而在步骤805中，通过一次构图工艺形成了平坦层图案和平坦层保护图案的制造方式，不但减少了显示面板的制造工序，而且还节省了制造平坦层保护图案的材料。
步骤805结束时，衬底基板的结构可以如图10所示，形成有端子22和显示结构24的衬底基板上形成有平坦层图案27和平坦层保护图案26。图10中其他标记的含义可以参考图9，在此不再赘述。
步骤806、在形成有平坦层保护图案的衬底基板上形成阻挡层。
可以通过薄膜封装技术在形成有平坦层保护图案的衬底基板上形成阻挡层。该阻挡层的材料可以参考上述实施例，在此不再赘述。
步骤807、将阻挡层加工为用于保护显示结构的阻挡层图案和保护层图案。
可以通过构图工艺在形成有平坦层保护图案的衬底基板上形成阻挡层。
如图11所示，本步骤可以包括下面4个子步骤：
子步骤8071、在形成有保护层的衬底基板上形成光刻胶层。
可以通过涂覆工艺在形成有保护层的衬底基板上形成光刻胶层。
子步骤8072、对光刻胶层进行曝光与显影，以将光刻胶层加工为光刻胶图案。
子步骤8072结束时，衬底基板的结构可以如图12所示，形成有平坦层图案27以及平坦层保护图案26的衬底基板21上形成有阻挡层31，形成有阻挡层31的衬底基板21上形成有光刻胶图案32。图12中其他标记的含义可以参考图9，在此不再赘述。
子步骤8073、通过刻蚀工艺将保护层加工为阻挡层图案和保护层图案。
可以通过湿刻工艺或干刻工艺将保护层加工为阻挡层图案和保护层图案。
子步骤8074、去除光刻胶图案。
可以通过剥离液来将光刻胶图案从衬底基板上剥离。
子步骤8074结束时，衬底基板的结构可以如图6所示。
由于阻挡层图案为显示面板中通常设置的常规膜层，因而在步骤807中，通过一次构图工艺形成了阻挡层图案和保护层图案的制造方式，不但减少了显示面板的制造工序，而且还节省了制造保护层图案的材料。
本发明实施例提供的显示面板的制造方法中，制造平坦层保护图案的步骤为可选的步骤，即可以不在端子和保护层图案之间形成平坦层保护图案，相应的，形成的显示面板的结构可以如图3所示。
综上所述，本发明实施例提供的显示面板的制造方法，通过在形成有端子的衬底基板上形成覆盖端子边缘的保护层图案，既露出了部分端子使端子能够与外部电连接，又防止了端子的侧面直接暴露在外部环境中，避免了端子的侧面被外部环境中的水、氧侵蚀。解决了相关技术中端子内部膜层的侧面仍会暴露在外界环境中，该侧面被外界的水氧侵蚀后会导致端子的电学性能的下降的问题。达到了避免端子的电学性能下降的效果。
此外，本发明实施例还提供一种显示装置，该显示装置包括图3所示的显示面板或图6所示的显示面板。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”、“第三”和“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种显示面板，其特征在于，所述显示面板包括：
衬底基板；
所述衬底基板上设置有同层的端子和源漏极；
设置有所述端子的衬底基板上设置有保护层图案；
其中，所述保护层图案包括第一遮挡区和第一开口区，所述第一遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述重叠区域位于所述端子在所述衬底基板上的正投影的边缘，所述第一开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中，且所述第一开口区的长度方向与所述衬底基板的边缘存在夹角；
所述衬底基板上依次设置有缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层，所述中间介电层和所述第二栅绝缘层上设置有通孔；
所述端子设置在设置有所述中间介电层的衬底基板上，所述端子通过所述通孔与所述栅极接触；
所述衬底基板上还设置有显示结构，
设置有所述显示结构和所述端子的衬底基板上设置有用于保护所述显示结构的阻挡层图案，所述保护层图案与所述阻挡层图案同层设置，所述保护层图案与所述阻挡层图案之间设置有开口区域。
2.根据权利要求1所述的显示面板，其特征在于，设置有所述端子的衬底基板上设置有平坦层保护图案，
所述平坦层保护图案包括第二遮挡区和第二开口区，所述第二遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述第二开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中；
所述保护层图案设置在设置有所述平坦层保护图案的衬底基板上。
3.根据权利要求1所述的显示面板，其特征在于，所述保护层图案的材料包括氮化硅、氧化硅或氮氧化硅。
4.根据权利要求1所述的显示面板，其特征在于，所述保护层的材料包括有机材料。
5.根据权利要求1所述的显示面板，其特征在于，所述端子包括沿远离所述衬底基板的方向依次设置的钛结构、铝结构和钛结构。
6.一种显示面板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成同层的端子和源漏极；
在形成有所述端子的衬底基板上形成保护层图案；
其中，所述保护层图案包括第一遮挡区和第一开口区，所述第一遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述重叠区域位于所述端子在所述衬底基板上的正投影的边缘，所述第一开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中，且所述第一开口区的长度方向与所述衬底基板的边缘存在夹角，所述在衬底基板上形成端子之前，所述方法还包括：
在所述衬底基板上依次形成缓冲层、第一栅绝缘层、栅极、第二栅绝缘层和中间介电层，所述中间介电层和所述第二栅绝缘层上设置有通孔；
所述在衬底基板上形成端子，包括：
在形成有所述中间介电层的衬底基板上形成同层的所述端子和所述源漏极，所述端子通过所述通孔与所述栅极接触；
所述在形成有所述端子的衬底基板上形成保护层图案之前，所述方法还包括：
在所述衬底基板上形成显示结构；
所述在形成有所述端子的衬底基板上形成保护层图案，包括：
在形成有所述显示结构和所述端子的衬底基板上形成阻挡层；
将所述阻挡层加工为用于保护所述显示结构的阻挡层图案和所述保护层图案。
7.根据权利要求6所述的方法，其特征在于，所述将所述保护层加工为用于保护所述显示结构的阻挡层图案和所述保护层图案，包括：
在形成有所述保护层的衬底基板上形成光刻胶层；
对所述光刻胶层进行曝光与显影，以将所述光刻胶层加工为光刻胶图案；
通过刻蚀工艺将所述保护层加工为所述阻挡层图案和所述保护层图案；
去除所述光刻胶图案。
8.根据权利要求6所述的方法，其特征在于，所述在形成有所述端子的衬底基板上形成保护层图案之前，所述方法还包括：
在形成有所述端子的衬底基板上形成平坦层保护图案，所述平坦层保护图案包括第二遮挡区和第二开口区，所述第二遮挡区在所述衬底基板上的正投影与所述端子在所述衬底基板上的正投影存在重叠区域，所述第二开口区在所述衬底基板上的正投影位于所述端子在所述衬底基板上的正投影中；
所述形成有所述端子的衬底基板上形成保护层图案，包括：
在形成有所述平坦层保护图案的衬底基板上形成所述保护层图案。
9.一种显示装置，其特征在于，所述显示装置包括权利要求1至5任一所述的显示面板。
CN201810585220.3A 2018-06-08 2018-06-08 显示面板、显示面板的制造方法和显示装置 Active CN108550588B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810585220.3A CN108550588B (zh) 2018-06-08 2018-06-08 显示面板、显示面板的制造方法和显示装置
US16/610,202 US11562973B2 (en) 2018-06-08 2019-04-18 Display panel, manufacturing method of display panel, and display device
PCT/CN2019/083277 WO2019233198A1 (zh) 2018-06-08 2019-04-18 显示面板、显示面板的制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810585220.3A CN108550588B (zh) 2018-06-08 2018-06-08 显示面板、显示面板的制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN108550588A CN108550588A (zh) 2018-09-18
CN108550588B true CN108550588B (zh) 2021-03-30

Family

ID=63492468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810585220.3A Active CN108550588B (zh) 2018-06-08 2018-06-08 显示面板、显示面板的制造方法和显示装置

Country Status (3)

Country Link
US (1) US11562973B2 (zh)
CN (1) CN108550588B (zh)
WO (1) WO2019233198A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550588B (zh) * 2018-06-08 2021-03-30 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN110676217B (zh) * 2019-10-09 2021-12-10 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20210052741A (ko) * 2019-10-31 2021-05-11 삼성디스플레이 주식회사 표시장치
CN110970484B (zh) * 2019-12-20 2022-08-26 京东方科技集团股份有限公司 显示基板及显示装置
CN113498553B (zh) * 2020-01-22 2023-06-23 京东方科技集团股份有限公司 显示面板及显示装置
CN112864340B (zh) * 2021-01-26 2022-10-28 苏州清越光电科技股份有限公司 一种显示面板、显示面板制备方法及显示装置
CN113161396B (zh) * 2021-03-19 2023-05-02 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
CN113725231A (zh) * 2021-08-20 2021-11-30 京东方科技集团股份有限公司 一种显示面板及其制备方法、掩模板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
JP2007036006A (ja) * 2005-07-28 2007-02-08 Hitachi Ltd 有機薄膜トランジスタ及びその製造方法
CN103137630A (zh) * 2011-11-30 2013-06-05 三星显示有限公司 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备
CN103855113A (zh) * 2012-12-06 2014-06-11 胜华科技股份有限公司 接垫结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579040B (zh) * 2017-09-07 2020-04-21 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
CN107910365A (zh) * 2017-10-25 2018-04-13 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
CN108550588B (zh) * 2018-06-08 2021-03-30 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504818A (zh) * 2002-11-15 2004-06-16 Nec液晶技术株式会社 液晶显示装置的制造方法
JP2007036006A (ja) * 2005-07-28 2007-02-08 Hitachi Ltd 有機薄膜トランジスタ及びその製造方法
CN103137630A (zh) * 2011-11-30 2013-06-05 三星显示有限公司 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备
CN103855113A (zh) * 2012-12-06 2014-06-11 胜华科技股份有限公司 接垫结构

Also Published As

Publication number Publication date
US11562973B2 (en) 2023-01-24
US20210366850A1 (en) 2021-11-25
CN108550588A (zh) 2018-09-18
WO2019233198A1 (zh) 2019-12-12

Similar Documents

Publication Publication Date Title
CN108550588B (zh) 显示面板、显示面板的制造方法和显示装置
KR101346874B1 (ko) 반도체 장치 및 그 제조 방법
US10559698B2 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US8274166B2 (en) Semiconductor device and method of manufacturing the same
CN109841749B (zh) 有机发光装置
KR20180057805A (ko) 표시 장치용 백플레인 및 이의 제조 방법
US7981708B1 (en) Method of fabricating pixel structure and method of fabricating organic light emitting device
EP3664137B1 (en) Array substrate and manufacturing method thereof, and display device
CN110890323A (zh) 源漏层引线结构及其制备方法、阵列基板和显示面板
CN110676302B (zh) 显示面板及其制造方法、显示装置
US11882716B2 (en) Display panel, method for manufacturing same, and display apparatus
US20230238386A1 (en) Array substrate, method of manufacturing thereof, and display panel
KR20170084386A (ko) 박막 트랜지스터 어레이 패널 및 그 제조 방법
KR20040103474A (ko) 박막트랜지스터기판 및 그 제조방법
US20230017854A1 (en) Display substrate and manufacturing method, and display device
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
WO2022267189A1 (zh) 显示面板及其制备方法
CN109887883B (zh) 一种阵列基板及其制造方法
CN113192979A (zh) 一种阵列基板及其制备方法
US20240074234A1 (en) Display device and method of providing the same
TWI754323B (zh) 元件陣列基板及其製作方法
CN108365129A (zh) 一种显示面板及其制作方法、显示装置
KR20080005767A (ko) 박막트랜지스터 기판 및 그 제조방법
CN113497090A (zh) 一种显示基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant