KR20040103474A - 박막트랜지스터기판 및 그 제조방법 - Google Patents

박막트랜지스터기판 및 그 제조방법 Download PDF

Info

Publication number
KR20040103474A
KR20040103474A KR1020040038753A KR20040038753A KR20040103474A KR 20040103474 A KR20040103474 A KR 20040103474A KR 1020040038753 A KR1020040038753 A KR 1020040038753A KR 20040038753 A KR20040038753 A KR 20040038753A KR 20040103474 A KR20040103474 A KR 20040103474A
Authority
KR
South Korea
Prior art keywords
gate
drain
substrate
terminals
lead lines
Prior art date
Application number
KR1020040038753A
Other languages
English (en)
Other versions
KR100708443B1 (ko
Inventor
야스다교네이
다나카히로아키
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20040103474A publication Critical patent/KR20040103474A/ko
Application granted granted Critical
Publication of KR100708443B1 publication Critical patent/KR100708443B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

TFT기판(100)에 게이트 및 드레인단자들을 구비한 내부의 표시영역을 정전기보호리드선들(4) 및 정전기보호소자들(19)로부터 분리할 때에 형성된 절단면에서 대기 중에서 부식되기 쉬운 게이트리드선들(122)이 노출되지 않도록, 게이트 및 드레인단자들(3 및 8)의 부근에서 내부식성 ITO로 형성된 게이트단자전극들(115)이 절단된다.

Description

박막트랜지스터기판 및 그 제조방법{Thin film transistor substrate and method of manufacturing the same}
본 발명은 박막트랜지스터기판들 및 그 제조방법에 관한 것으로, 보다 상세하게는, 박막트랜지스터기판들의 단자들 및 그 제조방법에 관한 것이다.
액정표시장치의 박막트랜지스터(TFT)기판에서, 정전기보호리드선이 기판가장자리들에 제공되고 이 리드선에는 게이트리드선들 및 드레인리드선들(또는 신호선들)이 도 3에 보인 정전기보호트랜지스터들을 통하여 연결된다.
도 3에서, TFT기판(100)은 횡방향으로 제공된 게이트리드선들(2) 및 게이트단자들(3)을 가진다. 정전기보호리드선(4)은 기판가장자리들을 따라 형성된다. 게이트리드선들(2)은 게이트단자들(3)을 지나가게 이끌어져 게이트리드선들(22)이 되고 정전기보호소자들(19)을 통해 정전기보호리드선(4)에 연결된다. TFT기판(100)은 또한 게이트리드선들(2)에 직각으로 수직방향으로 연장되게끔 제공된 드레인리드선들(7)을 가진다. 드레인리드선들(7)도 드레인단자들(8)을 지나가게 되어 드레인리드선들(27)이 되고 정전기보호소자들(19)을 통해 정전기보호리드선(4)에 연결된다. 박막트랜지스터들(10)은 게이트 및 드레인리드선들(2 및 7)의 교차부들에 제공된다. 정전기보호소자들(19)은 박막트랜지스터들(10)과 동일한 구조의 트랜지스터들에 의해 구성된다.
도 4a는 게이트단자들(3), 게이리드선들(22), 정전기보호소자들(19) 및 정전기보호리드들(4)의 부근을 보여주는 확대평면도이다. TFT기판(200)은 이 도면에 보인 바와 같이 절단선 I-I를 따라 기판(100)을 절단함(드레인단자들(8)의 측면의 기판들도 마찬가지로 절단함)으로써 얻어진다. 이것은 게이트단자들(3) 및 정전기보호소자들(19) 사이의 게이트리드선들(22)과 드레인단자들(8) 및 정전기보호소자들(19) 사이의 드레인리드선들(28)이 절단됨을 의미한다. 도 4b는 도 4a에 보인 II-II선을 따라 취해진 단면도이다. 보다 상세하게는, 이 도면은 표시영역에서 게이트단자(3), 게이트단자전극(15), 게이트리드선(2), 게이트리드선(22) 및 박막트랜지스터(10)의 부분이다. 마찬가지로, 도 5a는 드레인단자들(8), 드레인리드선들(27), 정전기보호소자들(19) 및 정전기보호리드선들(4)의 부근을 보여주는 확대평면도이다. 도 5b는 도 5a의 II-II선을 따라 취해진 단면도이다. 도 4a에서(도 5a도 마찬가지), 간결함을 위해 게이트단자들(3), 게이트단자전극들(15), 게이트리드선들(2) 및 게이트리드선들(22)이 개략적으로 보여진다.
게이트 및 드레인단자들(3 및 8)의 부근의 구조는 도 4a 및 4b와 도 5a 및 5b를 참조하여 설명될 것이다.
게이트리드선단자로는 몰리브덴으로 된 단층이 사용된다. 게이트리드선의 포토레지스트공정에서, 게이트단자들(3)과 정전기보호리드선(4)이 투명기판(1)상에 게이트리드선들(2)과 함께 형성된다. 그 후, 게이트절연막(5)이 증착되고 반도체층(6)이 그 위에 형성된다. 그 후 드레인리드선(드레인전극을 포함)(7), 드레인단자(8) 및 소스전극(9)이 몰리브덴으로 된 단일층을 사용하여 형성된다. 개개의 박막트랜지스터들(10)과 정전기보호소자들(19)이 형성된다. 동시에, 게이트 및 드레인리드선들(2 및 7)이 정전기보호소자들(19)을 통해 정전기보호리드선(4)에 연결된다. 뒤이어, 이러한 단자전극들을 덮는 게이트 및 드레인단자전극들(15 및 16)과 배향막(17)이, 보호막을 포함한 층간절연막(11), 단자부의 접촉홀들(12 및 13)과 ITO에 의해 구성되는 화소전극들과 함께 형성된다. 끝으로, 정전기보호리드선(4)과 게이트 및 드레인단자들(7 및 8) 사이의 게이트 및 드레인리드선들(22 및 27)이 절단되어, 게이트 및 드레인단자들(3 및 8)을 포함한 TFT기판(200)으로부터 TFT기판(100)의 가장자리들을 따라 정전기보호리드선(4) 및 정전기보호소자들(19)을 분리한다.
게이트단자부에 ITO게이트단자전극들을 갖는 구조는 예를 들어 특허문헌1(일본공개특허공보 평6-95146호, 단락 [0020] 및 도 4 참조)에 보여진다.
그러나, 정전기보호리드선(4)과 게이트 및 드레인단자들(3 및 8) 사이에서 게이트 및 드레인리드선들(22 및 27)을 절단함으로써, 대기 중에서 부식되기 쉬운 몰리브덴으로 된 절단면의 노출로 인해 게이트 및 드레인리드선들(22 및 27)의 부식이 진행되기 쉽고, 따라서 장시간 사용하면 단선의 위험이 있다. 몰리브덴 외에, Al단일층, Mo/Al적층 등이 대기 중에서 부식되기 쉽다. 특히, Mo/Al적층구조의 경우, 다른 금속들 사이의 전지(battery)작용에 의해 부식은 가속된다.
따라서, 본 발명의 목적은, 표시영역이 정전기보호리드선들로부터 절단될 때, 표시영역의 절단면으로부터의 리드선들의 부식이 없는 것을 보장하는 박막트랜지스터기판 및 그 제조방법을 제공함에 있다.
도 1a는 본 발명의 실시예에 따른 박막트랜지스터기판의 실시예에서 게이트단자들의 부근의 평면도이고 및 도 1b는 도 1a의 II-II선을 따라 취해진 단면도,
도 2a는 본 발명의 실시예에 따른 박막트랜지스터기판의 실시예에서 드레인단자들의 부근의 평면도이고 도 2b는 도 1b의 II-II선을 따라 취해진 단면도,
도 3은 박막트랜지스터기판의 이웃하는 단자들을 보여주는 부분평면도,
도 4a는 종래기술의 박막트랜지스터기판의 게이트단자들 부근의 평면도이고 도 4b는 도 4a의 II-II선을 따라 취해진 단면도,
도 5a는 종래기술의 박막트랜지스터기판의 드레인단자들 부근의 평면도이고 도 5b는 도 5a의 II-II선을 따라 취해진 단면도.
*도면의 주요부분에 대한 부호의 설명
2, 122 : 게이트리드선 3 : 게이트단자
4 : 정전기보호리드선 5 : 게이트절연막
7, 127 : 드레인리드선 8 : 드레인단자
12, 13 : 단자부의 접촉홀 115 : 게이트단자전극
116 : 드레인단자전극
본 발명의 양태에 따르면, 제1기판, 제1기판 상에 제공되며 기판의 가장자리들을 따라 형성된 게이트단자들을 갖는 게이트리드선들, 제1기판 상에 게이트리드선들을 덮도록 형성된 제1절연막, 게이트리드선들과는 교차하며 제1기판의 가장자리들을 따라 형성된 드레인단자들을 갖는 드레인리드선들, 제1기판 상에 드레인리드선들을 덮도록 형성된 제2절연막, 그리고 게이트 및 드레인단자들 상의 절연막 내에 형성된 게이트 및 드레인단자홀들을 각각 덮으며 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들을 포함하며, 게이트 및 드레인단자전극들은 대기 중에서 내부식성을 갖는 재료에 의해 형성된 박막트랜지스터기판이 제공된다.
게이트 및 드레인단자전극들이 게이트 및 드레인단자들의 외측으로 연장되며 제1기판의 가장자리들을 따라 형성된 가장자리리드선에 연결되고 게이트 및 드레인단자전극들의 일부들은 게이트 및 드레인단자들의 외측으로 연장하는 상태에서, 게이트 및 드레인단자전극들은 절단에 의해 형성된다. 대기 중에서 내부식성을 갖는 재료는 투명재료이다. 이 투명재료는 ITO(indium titanium oxide) 또는 IZO(indium zinc oxide)이다. 대기 중에서 내부식성을 갖는 재료는 고융점금속이다. 이 고융점금속은 Cr, Ti, Nb, V, W, Ta, Zr 및 Hf로 구성된 군으로부터 선택된다.
본 발명의 다른 양태에 따르면, 제1기판의 가장자리들을 따라 게이트단자들을 갖는 게이트리드선들을 형성하는 게이트리드선형성단계; 제1기판 상에 게이트리드선들을 덮도록 제1절연막을 형성하는 제1절연막형성단계; 제1절연막 상에, 게이트리드선들과는 교차하고, 기판가장자리들을 따라 형성된 드레인단자들을 갖는 드레인리드선들을 형성하는 드레인리드선형성단계; 제1절연막 상에 드레인리드선들을 덮도록 제2절연막을 형성하는 제2절연막형성단계; 게이트 및 드레인단자들 상의 절연막부분들 내에 게이트 및 드레인단자홀들을 형성하는 단자홀형성단계; 및 게이트 및 드레인단자홀들을 덮으며 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들을 형성하는 단자전극형성단계를 포함하며, 게이트 및 드레인단자전극들은 대기 중에서 내부식성을 갖는 재료로 형성된 박막트랜지스터기판 제조방법이 제공된다.
가장자리리드선이 게이트 또는 드레인리드선형성단계에서 제1기판 상에 제1기판의 가장자리들을 따라 형성되며, 가장자리리드선홀들이 단자홀형성단계에서 가장자리리드선 상의 절연막에 형성되며, 단자전극형성단계에서 게이트 및 드레인단자전극들은 게이트 및 드레인단자들의 외측으로 연장되어 가장자리리드선홀들을 지나가서 가장자리리드선에 연결되도록 형성되고, 단자전극형성단계 뒤에는 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들의 일부들을 절단하는 단자전극절단단계가 행해진다.
대기 중에서 내부식성을 갖는 재료는 투명재료인 박막트랜지스터기판이다. 이 투명재료는 ITO(indium titanium oxide) 또는 IZO(indium zinc oxide)이다. 대기 중에서 내부식성을 갖는 재료는 고융점금속이다. 이 고융점금속은 Cr, Ti, Nb, V, W, Ta, Zr 및 Hf로 구성된 군으로부터 선택된다.
본 발명의 다른 목적들 및 특징들은 첨부 도면들을 참조한 다음의 설명으로부터 분명해질 것이다.
이제 본 발명의 바람직한 실시예들이 도면들을 참조하여 설명될 것이다.
도 1a는 본 발명의 실시예에 따른 박막트랜지스터기판의 실시예에서의 게이트단자들의 부근의 평면도이다. 도 1b는 게이트단자들 및 정전기보호소자들 사이에서의 게이트리드선들의 절단 후에 게이트단자부근을 보여주는 확대단면도이다. 도 1b 및 도 2b는 각각 도 1a 및 도 2a에서 II-II선을 따라 취해진 단면도들이다. TFT기판의 회로구조는 도 3의 경우와 동일하므로, 설명되지 않는다.
게이트리드선의 포토레지스트공정에서, 150 내지 300㎚의 알루미늄과 50 내지 200㎚의 몰리브덴으로 된 적층을 사용함으로써, TFT기판(100)의 가장자리들을 따라 형성된 게이트단자들(3) 및 정전기보호리드선(4)이 게이트리드선들(2)과 함께 형성된다. 이때, 게이트리드선들(2)은 게이트단자들(3)에 연결되고, 게이트단자들(3)로부터 연장되는 게이트리드선들(122)은 가상선 I-I의 앞쪽에서 절단된다.
뒤이어, 300 내지 600㎚의 질화막에 의해 구성된 게이트절연막(5)이 증착되며, 그 후 반도체층(6)이 형성되고, 드레인리드선들(7, 드레인전극들을 포함함), 드레인단자들(8) 및 소스전극들(9)이 50 내지 200㎚의 몰리브덴으로 된 단일층을 사용하여 형성된다. 이런 식으로, 박막트랜지스터들(10)과 정전기보호소자들(19)이 형성된다.
드레인리드선들(7)은 드레인단자들(8)에 연결되고, 게이트리드선들(122)과 마찬가지로, 드레인단자들(8)로부터 연장되는 드레인리드선들(127)은 I-I선의 앞쪽에서 절단된다. 뒤이어, 게이트 및 드레인단자전극들(115 및 116)이 100 내지 250㎚의 질화막으로 이루어진 층간절연막, 단자부의 접촉홀들(12 및 13) 및 ITO로 구성된 화소들(미도시)과 함께 형성되고, 그 후 이러한 요소들을 덮는 배향막(17)이 형성된다. 이 단계에서, 게이트 및 드레인단자전극들(15 및 16)은 게이트 및 드레인단자들(3 및 8)을 각각 정전기보호소자들(19)에 연결되고, 게이트 및 드레인단자들(3 및 8)은 정전기보호소자들(19)을 통해 정전기보호리드선(4)에 연결된다. 도 1a의 평면도에서, 각각의 게이트단자전극(115)은 인출부 외에서는 각각의 접촉홀(12)을 덮고 각각의 게이트단자(3) 안쪽에서 보여지도록 그려졌지만, 적어도 접촉홀(12)을 덮는 한 어떠한 형상이 되어도 좋다. 이러한 형상에 관해서는 도 2a의 평면도에 보여진 각각의 드레인단자전극(116)에 대해서도 마찬가지이다.
끝으로, 정전기보호리드선(4)과 게이트 및 드레인단자들(3 및 8) 사이의 게이트 및 드레인단자전극들(115 및 116)은 절단되어, 게이트 및 드레인단자들(3 및 8)을 갖는 TFT기판(200)으로부터 TFT기판(100)의 가장자리들을 따라 형성된 정전기보호리드선(4) 및 정전기보호소자들(19)을 분리시킨다.
이런 식으로 얻어진 TFT기판(200)에서, TFT기판(200)의 절단면 상에는, 대기 중에서 부식이 진행되기 어려운 ITO로 형성된 게이트 및 드레인단자전극들(115 및 116)이 대기 중에 노출되는 반면, 대기 중에서 부식되기 쉬운 몰리브덴으로 형성된 게이트 및 드레인리드선들(122 및 127)은 보호막(10) 및 층간절연막(11)에 의해 보호된다. 따라서, TFT기판(200)이 대기 중에 노출되는 경우에도, 절단면에서부터 부식이 진행되기 어려워, 매우 높은 신뢰성이 얻어질 수 있다.
부식방지재로서 이 실시예에서 사용된 것은 ITO로 이루어졌지만, IZO(indium zinc oxide)를 사용할 수도 있다. 고융점금속을 부식방지재로서 사용하는 경우 그러한 금속은 Cr, Ti, Nb, V, W, Ta, Zr 및 Hf로 구성된 군으로부터 선택되어도 좋다.
본 발명의 범위로부터 벗어남 없이, 이 기술분야의 숙련자들에게는 구성이 변경이 만들어질 수 있고 각종 명백한 다른 변형들 및 실시예들이 만들어질 수 있다. 전술한 설명 및 첨부 도면들에서 기재된 내용은 설명을 위한 것일 뿐이다. 그러므로 전술한 설명은 제한을 위해서라기 보다는 예를 들어 설명하기 위한 것으로 간주되는 것으로 의도되었다.
이상 설명한 바와 같이, 본 발명에 따른 박막트랜지스터기판 및 그 제조방법에서는, 게이트 및 드레인단자들을 갖는 TFT기판 내부의 표시영역을 이 기판의 가장자리들을 따라 형성된 정전기보호리드선들 및 정전기보호단자들로부터 분리할 때, 게이트 및 드레인단자들의 부근에서 내부식성의 ITO가 절단된다. 따라서, 대기 중에서 쉽사리 부식되지 않는 리드선재료가 대기 중에 노출되어, 게이트 및 드레인리드선들의 신뢰성을 향상시킬 수 있다.

Claims (12)

  1. 제1기판, 제1기판 상에 제공되며 기판의 가장자리들을 따라 형성된 게이트단자들을 갖는 게이트리드선들, 제1기판 상에 게이트리드선들을 덮도록 형성된 제1절연막, 게이트리드선들과는 교차하며 제1기판의 가장자리들을 따라 형성된 드레인단자들을 갖는 드레인리드선들, 제1기판 상에 드레인리드선들을 덮도록 형성된 제2절연막, 그리고 게이트 및 드레인단자들 상의 절연막 내에 형성된 게이트 및 드레인단자홀들을 각각 덮으며 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들을 포함하며, 게이트 및 드레인단자전극들은 대기 중에서 내부식성을 갖는 재료에 의해 형성된 박막트랜지스터기판.
  2. 제1항에 있어서, 게이트 및 드레인단자전극들이 게이트 및 드레인단자들의 외측으로 연장되며 제1기판의 가장자리들을 따라 형성된 가장자리리드선에 연결되고 게이트 및 드레인단자전극들의 일부들은 게이트 및 드레인단자들의 외측으로 연장하는 상태에서, 게이트 및 드레인단자전극들은 절단에 의해 형성되는 박막트랜지스터기판.
  3. 제1항 또는 제2항에 있어서, 대기 중에서 내부식성을 갖는 재료는 투명재료인 박막트랜지스터기판.
  4. 제3항에 있어서, 상기 투명재료는 ITO(indium titanium oxide) 또는 IZO(indium zinc oxide)인 박막트랜지스터기판.
  5. 제1항 또는 제2항에 있어서, 대기 중에서 내부식성을 갖는 재료는 고융점금속인 박막트랜지스터기판.
  6. 제5항에 있어서, 상기 고융점금속은 Cr, Ti, Nb, V, W, Ta, Zr 및 Hf로 구성된 군으로부터 선택되는 박막트랜지스터기판.
  7. 제1기판의 가장자리들을 따라 게이트단자들을 갖는 게이트리드선들을 형성하는 게이트리드선형성단계;
    제1기판 상에 게이트리드선들을 덮도록 제1절연막을 형성하는 제1절연막형성단계;
    제1절연막 상에, 게이트리드선들과는 교차하고, 기판가장자리들을 따라 형성된 드레인단자들을 갖는 드레인리드선들을 형성하는 드레인리드선형성단계;
    제1절연막 상에 드레인리드선들을 덮도록 제2절연막을 형성하는 제2절연막형성단계;
    게이트 및 드레인단자들 상의 절연막부분들 내에 게이트 및 드레인단자홀들을 형성하는 단자홀형성단계; 및
    게이트 및 드레인단자홀들을 덮으며 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들을 형성하는 단자전극형성단계를 포함하며,
    게이트 및 드레인단자전극들은 대기 중에서 내부식성을 갖는 재료로 형성된 박막트랜지스터기판 제조방법.
  8. 제7항에 있어서, 가장자리리드선이 게이트 또는 드레인리드선형성단계에서 제1기판 상에 제1기판의 가장자리들을 따라 형성되며, 가장자리리드선홀들이 단자홀형성단계에서 가장자리리드선 상의 절연막에 형성되며, 단자전극형성단계에서 게이트 및 드레인단자전극들은 게이트 및 드레인단자들의 외측으로 연장되어 가장자리리드선홀들을 지나가서 가장자리리드선에 연결되도록 형성되고, 단자전극형성단계 뒤에는 게이트 및 드레인단자들의 외측으로 연장되는 게이트 및 드레인단자전극들의 일부들을 절단하는 단자전극절단단계가 행해지는 박막트랜지스터기판 제조방법.
  9. 제7항 또는 제8항에 있어서, 대기 중에서 내부식성을 갖는 재료는 투명재료인 박막트랜지스터기판 제조방법.
  10. 제9항에 있어서, 상기 투명재료는 ITO(indium titanium oxide) 또는 IZO(indium zinc oxide)인 박막트랜지스터기판 제조방법.
  11. 제7항 또는 제8항에 있어서, 대기 중에서 내부식성을 갖는 재료는 고융점금속인 박막트랜지스터기판 제조방법.
  12. 제11항에 있어서, 상기 고융점금속은 Cr, Ti, Nb, V, W, Ta, Zr 및 Hf로 구성된 군으로부터 선택되는 박막트랜지스터기판 제조방법.
KR1020040038753A 2003-05-30 2004-05-29 박막트랜지스터기판 및 그 제조방법 KR100708443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00153751 2003-05-30
JP2003153751A JP2004354798A (ja) 2003-05-30 2003-05-30 薄膜トランジスタ基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114703A Division KR100721113B1 (ko) 2003-05-30 2006-11-20 박막트랜지스터기판

Publications (2)

Publication Number Publication Date
KR20040103474A true KR20040103474A (ko) 2004-12-08
KR100708443B1 KR100708443B1 (ko) 2007-04-18

Family

ID=33447838

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040038753A KR100708443B1 (ko) 2003-05-30 2004-05-29 박막트랜지스터기판 및 그 제조방법
KR1020060114703A KR100721113B1 (ko) 2003-05-30 2006-11-20 박막트랜지스터기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060114703A KR100721113B1 (ko) 2003-05-30 2006-11-20 박막트랜지스터기판

Country Status (5)

Country Link
US (1) US20040238888A1 (ko)
JP (1) JP2004354798A (ko)
KR (2) KR100708443B1 (ko)
CN (1) CN1573483B (ko)
TW (1) TWI283766B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
CN101568950B (zh) * 2006-12-22 2011-04-06 夏普株式会社 有源矩阵基板及包括有源矩阵基板的显示面板
CN101599496B (zh) * 2008-06-06 2011-06-15 群康科技(深圳)有限公司 薄膜晶体管基板与薄膜晶体管母基板
JP4911169B2 (ja) * 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
WO2012043366A1 (ja) * 2010-09-29 2012-04-05 シャープ株式会社 アクティブマトリクス基板および表示装置
CN103698952B (zh) * 2013-12-18 2016-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN106057782A (zh) * 2016-08-04 2016-10-26 上海奕瑞光电子科技有限公司 半导体面板的防静电保护结构及提高可靠性的方法
JP2019101128A (ja) 2017-11-30 2019-06-24 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
WO2019186845A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
TWI702453B (zh) * 2019-01-04 2020-08-21 友達光電股份有限公司 顯示裝置及其製造方法
CN113903783A (zh) * 2021-09-29 2022-01-07 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0657182A (ja) * 1992-07-06 1994-03-01 Minnesota Mining & Mfg Co <3M> 磁性塗料の製造方法
JPH08179351A (ja) * 1994-12-22 1996-07-12 Toshiba Corp 表示装置用アレイ基板
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6613650B1 (en) * 1995-07-31 2003-09-02 Hyundai Electronics America Active matrix ESD protection and testing scheme
CN103956361A (zh) * 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3819590B2 (ja) * 1998-05-07 2006-09-13 三菱電機株式会社 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置
JP2000029053A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR20000066953A (ko) * 1999-04-22 2000-11-15 김영환 액정 패널의 데이터 패드부
KR100767357B1 (ko) * 2000-09-22 2007-10-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof

Also Published As

Publication number Publication date
TWI283766B (en) 2007-07-11
CN1573483B (zh) 2010-06-16
KR100708443B1 (ko) 2007-04-18
TW200426445A (en) 2004-12-01
KR20070003725A (ko) 2007-01-05
KR100721113B1 (ko) 2007-05-23
CN1573483A (zh) 2005-02-02
JP2004354798A (ja) 2004-12-16
US20040238888A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
KR100721113B1 (ko) 박막트랜지스터기판
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
TW438991B (en) Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD
US5334860A (en) Panel having thin film element formed thereon
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4934394B2 (ja) 表示装置
KR20010016713A (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
WO2002089177A2 (en) A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same
WO2014050636A1 (ja) 半導体装置、表示パネル、及び半導体装置の製造方法
CN112071860B (zh) 有源矩阵基板以及其制造方法
CN108550588B (zh) 显示面板、显示面板的制造方法和显示装置
JP2006047985A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20150043798A (ko) 터치 패널 및 터치 패널의 제조 방법
JP2004247533A (ja) アクティブマトリックスパネル
CN113725157B (zh) 阵列基板及其制作方法
JP2004061687A (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
CN101221925B (zh) 液晶显示器的制造方法
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
JP3752846B2 (ja) 表示装置
JP2002189226A (ja) 液晶表示装置およびその製造方法
TW200421467A (en) Method of manufacturing IPS-LCD by using 4-mask process
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2937126B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4019325B2 (ja) 液晶表示装置
KR20160008023A (ko) 유기전계발광 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee