JP3752846B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3752846B2 JP3752846B2 JP17383798A JP17383798A JP3752846B2 JP 3752846 B2 JP3752846 B2 JP 3752846B2 JP 17383798 A JP17383798 A JP 17383798A JP 17383798 A JP17383798 A JP 17383798A JP 3752846 B2 JP3752846 B2 JP 3752846B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- insulating film
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、液晶表示装置等の表示装置に関する。
【0002】
【従来の技術】
従来例として、アクティブマトリクス型の液晶表示装置について説明する。図8は従来のこのような液晶表示装置の一例の一部の断面図を示したものである。この液晶表示装置はガラス基板1を備えている。ガラス基板1の上面の所定の箇所にはAlからなるゲート電極2を含む走査線3が形成され、その上面全体にはゲート絶縁膜4が形成されている。ゲート絶縁膜4の上面の所定の箇所でゲート電極2に対応する部分には真性アモルファスシリコンからなる半導体層5が形成されている。半導体層5の上面中央部にはブロッキング層6が形成されている。ブロッキング層6の上面両側及びその両側における半導体層5の上面にはn+シリコン層7、8が形成されている。n+シリコン層7、8の上面にはCrからなるドレイン電極9及びソース電極10が形成されている。ドレイン電極9の上面及びゲート絶縁膜4の上面の所定の箇所にはAlからなる信号線11が形成されている。信号線11と走査線3とは互いに直交して配置されている。信号線11等を含むゲート絶縁膜4の上面全体には層間絶縁膜12が形成されている。層間絶縁膜12の上面の所定の箇所にはITO(インジウム−錫酸化物)からなる画素電極13が層間絶縁膜12の所定の箇所に形成されたコンタクトホール14を介してソース電極10の上面に接続されて形成されている。なお、ゲート電極2、半導体層5、ドレイン電極9、ソース電極10等により、スイッチング素子としての薄膜トランジスタが構成されている。
【0003】
このように、従来の液晶表示装置では、特に信号線11を層間絶縁膜12で被い、その上に画素電極13を形成しているので、信号線11と画素電極13との間に加工不良による突起等が存在しても、信号線11と画素電極13との間でショートが発生しないようにすることができる。そして、このような液晶表示装置では、画素電極13が最上層に位置することから、トップ画素電極構造(トップITO構造)と呼ばれている。このトップ画素電極構造では、配向膜の形成等もあるが、一応、画素電極13の形成が最後となる。画素電極13の形成はウェットエッチングにより行われ、エッチング液として塩化第二鉄や塩酸・硝酸系の液が使用される。
【0004】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示装置では、図示していないが、走査線3及び信号線11に接続された各接続パッドを露出させる必要がある。しかしながら、接続パッドが走査線3及び信号線11と同一の金属材料つまりAlによって形成されているので、接続パッドを露出させた状態で画素電極13の形成を行うと、露出された接続パッドがITOのエッチング液と反応して容易に溶解してしまう。また、Al層及びITO層とITOのエッチング液とが接触共存すると、発生する酸化還元電位差によって生成する電流により、Al層が酸化されるとともにITO層が還元され(Al−ITO電池反応)、両者が共に激しく腐食されてしまうことになる。
【0005】
一方、画素電極13を形成する際に、層間絶縁膜12の所定の箇所に形成された接続パッド露出用の開口部の部分にITO層を島状に残し、この島状のITO層を実質的な接続パッドとすることが考えられる。すなわち、接続パッド露出用の開口部内に露出されているAl層上にITO層を島状に形成することが考えられる。しかしながら、この場合、Al層は酸化されやすい金属であるので、その表面にすぐに自然酸化膜が形成され、このためAl層とITO層との間のコンタクト抵抗が非常に高くなり、好ましくない。
【0006】
【発明の技術的背景】
そこで、例えば信号線11及びその接続パッドを、Al層上にCr等のITOよりも酸化還元電位の高い金属材料を積層して形成し、層間絶縁膜12の所定の箇所に形成された接続パッド露出用の開口部を介して露出された金属層例えばCr層上にITO層を島状に形成し、Cr層とITO層との間のコンタクトを良好とすることも考えられる。この場合の信号線11の形成方法について説明する。まず、図9(A)に示すように、ゲート絶縁膜4の上面にAl層11aを成膜し、続いてその上面にCr層11bを成膜する。次に、Cr層11bの上面の所定の箇所にフォトレジスト15をパターン形成する。次に、Cr層11bをウェットエッチングし、続いてAl層11aをウェットエッチングすると、図9(B)に示すようになる。この場合、Al層11aがサイドエッチングされることにより、Al層11aの上面の両サイドにCr層11bのひさし16が形成される。そして、この状態において、層間絶縁膜12を膜厚2000Å程度に成膜すると、図9(C)に示すように、Al層11a及びCr層11bからなる信号線11を層間絶縁膜12で完全に被うことができず、信頼性が低下することになる。したがって、層間絶縁膜12を成膜する前に、Cr層11bのひさし16を除去する必要があり、その処理のために生産性が大幅に低下することになる。
この発明の課題は、走査線及び信号線をAlまたはAl合金によって形成しても、その各一端部に画素電極と同一の材料の接続パッドを形成して接続の信頼性及び生産効率を向上することである。
【0007】
【課題を解決するための手段】
この発明は、上面に少なくとも、互いに直交して配置された走査線及び信号線と、前記走査線及び前記信号線に薄膜トランジスタを介して接続された画素電極と、前記走査線に接続された第1の接続パッドと、前記信号線に接続された第2の接続パッドとが設けられた基板を備えた表示装置において、前記薄膜トランジスタのゲート電極を含む前記走査線を覆うゲート絶縁膜にコンタクトホールを設け、前記ゲート絶縁膜上における前記第1及び第2の接続パッドの各近傍に前記画素電極の材料である透明金属酸化物よりも酸化還元電位の高い金属材料からなる第1及び第2の金属層を形成し、前記第1の金属層にAl系金属からなる第2の走査線を前記ゲート絶縁膜の前記コンタクトホールを介して前記走査線に接続するとともに、前記第2の金属層にAl系金属からなる前記信号線を接続し、前記第1及び第2の金属層上に前記画素電極と同一の材料からなる前記第1及び第2の接続パッドを接続したものである。この発明によれば、Al系金属からなる走査線及び信号線と画素電極と同一の材料からなる第1及び第2の接続パッドとを画素電極の材料よりも酸化還元電位の高い金属材料からなる第1及び第2の金属層を介して接続しているので、第1及び第2の金属層が還元側、画素電極が酸化側となり、画素電極のエッチング液による腐食を防止することができるし、また、接続パッド下にAl系金属層と第1または第2の金属層が積層される構造ではないので、Al系金属層上で第1または第2の金属層がひさしを形成することもなく、走査線及び信号線をAl系金属によって形成したものでありながら、走査線及び信号線の各一端部に画素電極と同一の材料の接続パッドを形成して接続の信頼性及び生産効率を向上することができる。特に、薄膜トランジスタのゲート電極を含む走査線を覆うゲート絶縁膜にコンタクトホールを設け、前記ゲート絶縁膜上における前記第1及び第2の接続パッドの各近傍に第1及び第2の金属層を形成し、Al系金属からなる第2の走査線を前記ゲート絶縁膜の前記コンタクトホールを介して前記走査線に接続するとともに、前記第2の金属層にAl系金属からなる前記信号線を接続しているので、第1及び第2の金属層をゲート絶縁膜上に同時に形成することが可能となる。
【0008】
【発明の実施の形態】
図1はこの発明の一実施形態における液晶表示装置の要部の断面図を示したものである。この液晶表示装置はガラス基板21を備えている。ガラス基板21の上面の所定の箇所にはAlまたはAl合金(以下、Al系金属という。)からなるゲート電極22を含む第1の走査線23が形成され、その上面全体にはゲート絶縁膜24が形成されている。第1の走査線23上におけるゲート絶縁膜24の上面にはAl系金属からなる第2の走査線25がゲート絶縁膜24に形成されたコンタクトホール26を介して第1の走査線23に接続されて形成されている。すなわち、走査線は第1及び第2の走査線23、25の2層構造となっている。ゲート絶縁膜24の上面の所定の箇所でゲート電極22に対応する部分には真性のアモルファスシリコンまたはポリシリコンからなる半導体層27が形成されている。半導体層27の上面中央部にはブロッキング層28が形成されている。ブロッキング層28の上面両側及びその両側における半導体層27の上面にはn+シリコン層29、30が形成されている。n+シリコン層29、30の上面にはCrからなるドレイン電極31及びソース電極32が形成されている。
【0009】
ドレイン電極31の上面及びゲート絶縁膜24の上面の所定の箇所には信号線33が設けられている。この信号線33は、ドレイン電極31の上面においてはAl系金属層37の1層構造となっているが、その他の箇所においては、下から順に、真性の半導体層34、n+シリコン層35、Cr層36及びAl系金属層37の4層構造となっている。この場合、真性の半導体層34は半導体層27の形成と同時に形成されているとともに、一方のn+シリコン層29下の半導体層27に接続されている。n+シリコン層35はn+シリコン層29、30の形成と同時に形成されているとともに、一方のn+シリコン層29に接続されている。Cr層36はドレイン電極31及びソース電極32の形成と同時に形成されているとともに、ドレイン電極31に接続されている。なお、信号線33と第1及び第2の走査線23、25とは互いに直交して配置されている。そして、信号線33及び第2の走査線25等を含むゲート絶縁膜24の上面全体には層間絶縁膜38が形成されている。層間絶縁膜38の上面の所定の箇所にはITO(透明金属酸化物)からなる画素電極39が層間絶縁膜38の所定の箇所に形成されたコンタクトホール40を介してソース電極32の上面に接続されて形成されている。なお、ゲート電極22、半導体層27、ドレイン電極31、ソース電極32等により、スイッチング素子としての薄膜トランジスタが構成されている。
【0010】
次に、図2(A)、(B)は第1及び第2の走査線23、25に接続された接続パッド46の部分を示したものである。ゲート絶縁膜24の上面の所定の箇所には方形状の中間接続層41が設けられている。この中間接続層41は、下から順に、真性の半導体層42、n+シリコン層43及びCr層44の3層構造となっている。この場合、真性の半導体層42は半導体層27の形成と同時に形成されている。n+シリコン層43はn+シリコン層29、30の形成と同時に形成されている。Cr層44はドレイン電極31及びソース電極32の形成と同時に形成されている。そして、Cr層44の上面の図2(A)、(B)における左側には第2の走査線25の方形状の一端部25aが接続されている。Cr層44の図2(A)、(B)における右側に対応する部分における層間絶縁膜38の所定の箇所には方形状の開口部45が形成されている。そして、開口部45を介して露出されたCr層44の上面及びその周囲の層間絶縁膜38の上面にはITOからなる方形状の接続パッド46が形成されている。この接続パッド46は画素電極39の形成と同時に形成されている。
【0011】
次に、図3(A)、(B)は信号線33に接続された接続パッド56の部分を示したものである。ゲート絶縁膜24の上面の所定の箇所には方形状の中間接続層51が設けられている。この中間接続層51は、下から順に、真性の半導体層52、n+シリコン層53及びCr層54の3層構造となっている。この場合、真性の半導体層52は半導体層27の形成と同時に形成されているとともに、信号線33の真性の半導体層34の一端部に接続されている。n+シリコン層53はn+シリコン層29、30の形成と同時に形成されているとともに、信号線33のn+シリコン層35の一端部に接続されている。Cr層54はドレイン電極31及びソース電極32の形成と同時に形成されているとともに、信号線33のCr層36の一端部に接続されている。そして、Cr層54の上面の図3(A)、(B)における左側には信号線33のAl系金属層37の方形状の一端部37aが接続されている。Cr層54の図3(A)、(B)における右側に対応する部分における層間絶縁膜38の所定の箇所には方形状の開口部55が形成されている。そして、開口部55を介して露出されたCr層54の上面及びその周囲の層間絶縁膜38の上面にはITOからなる方形状の接続パッド56が形成されている。この接続パッド56は画素電極39の形成と同時に形成されている。
【0012】
このように、この液晶表示装置では、第1及び第2の走査線23、25とその接続パッド46とを中間接続層41の最上層のCr層(金属層)44を介して接続し、また信号線33とその接続パッド56とを中間接続層51の最上層のCr層(金属層)54を介して接続している。そして、この場合、中間接続層41、51の最上層をITOよりも酸化還元電位の高いCr層44、54とし、このCr層44、54上にITOからなる接続パッド46、56を設けているので、第1及び第2の走査線23、25をAl系金属によって形成し、また信号線33の最上層をAl系金属層37としても、中間接続層41、51と接続パッド46、56との間のコンタクトを良好とすることができる。また、第1及び第2の走査線23、25をAl系金属によって形成し、また信号線33の最上層をAl系金属層37としているので、これらを形成するときに、上述のようなひさしが形成されることがなく、したがってひさし除去処理を行う必要がなく、生産性が低下しないようにすることができる。さらに、信号線33を真性の半導体層34、n+シリコン層35、Cr層36及びAl系金属層37の4層構造としているので、信号線33が断線しにくいようにすることができる。また、走査線を第1及び第2の走査線23、25の2層構造としているので、走査線が断線しにくいようにすることができる。
【0013】
ところで、ドレイン電極31及びソース電極32の膜厚を例えば250Å程度と比較的薄くすると、中間接続層41、42のCr層44、54の膜厚も250Å程度と比較的薄くなってしまう。このため、接続パッド46、56を設けずに、中間接続層41、42のCr層44、54を実質的な接続パッドとした場合、これらの接続パッドにLSI等の半導体チップを直接ボンディングするとすると、その間のコンタクト抵抗が高くなり、好ましくない。これに対し、画素電極13の膜厚を例えば500Å程度と比較的厚くすると、接続パッド46、56の膜厚も500Å程度と比較的厚くなり、これらの接続パッド46、56にLSI等の半導体チップを直接ボンディングするとしても、その間のコンタクト抵抗を低くすることができる。
【0014】
なお、上記実施形態では、例えば図3(A)、(B)に示すように、開口部55を介して露出されたCr層54の上面及びその周囲の層間絶縁膜38の上面にITOからなる方形状の接続パッド56を形成しており、つまりCr層54の上面を接続パッド56で完全に被った場合について説明したが、これに限定されるものではない。例えば、図4に示すように、開口部55の部分に接続パッド56をCr層54の一部が露出するように形成してもよい。次に、このようにした場合の効果について説明する。
【0015】
まず、図5に示すように、ITO層のエッチング時におけるAl、Cr及びITOの酸化還元電位はAl、ITO、Crの順で高くなっている。この結果、Al、Cr及びITOの電池反応発生時における相互の酸化、還元の関係は図6に示すようになる。すなわち、AlとCrとの間では、Alが酸化され、Crが還元されることになる。AlとITOとの間では、Alが酸化され、ITOが還元されることになる。ITOとCrとの間では、ITOが酸化され、Crが還元されることになる。
【0016】
ところで、図1〜図3に示す場合には、画素電極39及び接続パッド46、56を形成するためのITO層をエッチングするとき、Al系金属からなる走査線25及び信号線33のAl系金属層37は層間絶縁膜38によって覆われているが、実際にはガラス基板21の端面等においてAl系金属層が露出していることが多い。このAl系金属層の露出部分がITOのエッチング液と反応して溶解すること自体は別に問題はないが、この露出しているAl系金属層が接続パッド46、56と中間接続層41、51のCr層45、55を介して電気的に接続されていると、例えば図7(A)において矢印で示すように、ITO層側からAl層側に電流が流れ(この場合、Cr層は単なる導体としてのみ作用する。)、ITO層つまり接続パッド46、56が還元されて溶解することになる。
【0017】
これに対し、図4に示す場合には、Cr層55の一部が露出されているので、例えば図7(B)に示すように、電池反応はAl層−Cr層間及びCr層−ITO層間で生じ、同図において矢印で示すように、Cr層側からAl層側に電流が流れるとともに、Cr層側からITO層側に電流が流れる。この結果、Al層−Cr層間では、Al層が酸化されて溶解する。Cr層−ITO層間では、ITO層が酸化されるが、ITO層(図4の接続パッド46)はもともと酸化物であるので酸化状態に置かれても事実上変化しない。なお、いずれの場合も、Cr層(図4のCr層54)は還元されるが事実上変化しない。したがって、この場合には、図7(B)におけるAl層の露出部分のみが酸化されて溶解することになるが、この溶解する部分はガラス基板21の端面等であるので、別に問題はない。なお、図示していないが、図2(A)、(B)におけるCr層44の一部を露出させるようにしてもよいことはもちろんである。
【0018】
【発明の効果】
以上説明したように、この発明によれば、Al系金属からなる走査線及び信号線と画素電極と同一の材料からなる第1及び第2の接続パッドとを画素電極の材料よりも酸化還元電位の高い金属材料からなる第1及び第2の金属層を介して接続しているので、画素電極のエッチング液による腐食を防止することができ、走査線及び信号線の各一端部に画素電極と同一の材料の接続パッドを形成して接続の信頼性及び生産効率を向上することができる。特に、薄膜トランジスタのゲート電極を含む走査線を覆うゲート絶縁膜にコンタクトホールを設け、前記ゲート絶縁膜上における前記第1及び第2の接続パッドの各近傍に第1及び第2の金属層を形成し、Al系金属からなる第2の走査線を前記ゲート絶縁膜の前記コンタクトホールを介して前記走査線に接続するとともに、前記第2の金属層にAl系金属からなる前記信号線を接続しているので、第1及び第2の金属層をゲート絶縁膜上に同時に形成することが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施形態における液晶表示装置の要部の断面図。
【図2】(A)は走査線の接続パッドの部分の平面図、(B)はそのB−B線に沿う断面図。
【図3】(A)は信号線の接続パッドの部分の平面図、(B)はそのB−B線に沿う断面図。
【図4】この発明の他の実施形態における液晶表示装置の要部の平面図。
【図5】ITO層のエッチング時におけるAl、Cr及びITOの酸化還元電位を示す図。
【図6】Al、Cr及びITOの電池反応発生時における相互の酸化、還元の関係を示す図。
【図7】(A)はAl層及びITO層が露出している場合の電池反応を説明するために示す断面図、(B)はAl層、Cr層及びITO層が露出している場合の電池反応を説明するために示す断面図。
【図8】従来の液晶表示装置の一例の一部の断面図。
【図9】(A)〜(C)は信号線をAl層及びCr層の2層構造とした場合の不都合を説明するために示す断面図。
【符号の説明】
21 ガラス基板
23、25 走査線
33 信号線
38 層間絶縁膜
39 画素電極
41 中間接続層
46 接続パッド
51 中間接続層
56 接続パッド
Claims (5)
- 上面に少なくとも、互いに直交して配置された走査線及び信号線と、前記走査線及び前記信号線に薄膜トランジスタを介して接続された画素電極と、前記走査線に接続された第1の接続パッドと、前記信号線に接続された第2の接続パッドとが設けられた基板を備えた表示装置において、前記薄膜トランジスタのゲート電極を含む前記走査線を覆うゲート絶縁膜にコンタクトホールを設け、前記ゲート絶縁膜上における前記第1及び第2の接続パッドの各近傍に前記画素電極の材料である透明金属酸化物よりも酸化還元電位の高い金属材料からなる第1及び第2の金属層を形成し、前記第1の金属層にAl系金属からなる第2の走査線を前記ゲート絶縁膜の前記コンタクトホールを介して前記走査線に接続するとともに、前記第2の金属層にAl系金属からなる前記信号線を接続し、前記第1及び第2の金属層上に前記画素電極と同一の材料からなる前記第1及び第2の接続パッドを接続したことを特徴とする表示装置。
- 請求項1記載の発明において、前記走査線、前記信号線、前記第1及び第2の金属層上に絶縁膜が設けられ、前記第1及び第2の金属層上の他の各所定の箇所に対応する部分における前記絶縁膜に開口部が設けられ、各開口部の部分に前記第1及び第2の接続パッドが前記第1及び第2の金属層の各一部が露出するように設けられていることを特徴とする表示装置。
- 請求項1または2記載の発明において、前記信号線を、前記基板側から少なくとも、前記第1及び第2の金属層と同一の材料からなる金属層及びAl系金属層の2層構造としたことを特徴とする表示装置。
- 請求項1〜3のいずれかに記載の発明において、前記第1及び第2の接続パッドはITOからなり、前記第1及び第2の金属層はCrからなることを特徴とする表示装置。
- 請求項4記載の発明において、前記信号線を、前記基板側から、真性シリコン層、n+シリコン層、Cr層及びAl系金属層の4層構造と、前記第1及び第2の金属層下に前記基板側から真性シリコン層及びn+シリコン層が設けられていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17383798A JP3752846B2 (ja) | 1998-06-08 | 1998-06-08 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17383798A JP3752846B2 (ja) | 1998-06-08 | 1998-06-08 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11352511A JPH11352511A (ja) | 1999-12-24 |
JP3752846B2 true JP3752846B2 (ja) | 2006-03-08 |
Family
ID=15968085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17383798A Expired - Fee Related JP3752846B2 (ja) | 1998-06-08 | 1998-06-08 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3752846B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4609470B2 (ja) * | 1999-11-24 | 2011-01-12 | カシオ計算機株式会社 | アクティブ型液晶表示パネルの製造方法 |
JP4777500B2 (ja) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 |
KR101006438B1 (ko) | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
KR20070001647A (ko) * | 2005-06-29 | 2007-01-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정 표시 장치 및 그 제조 방법 |
JP4492528B2 (ja) * | 2005-12-02 | 2010-06-30 | カシオ計算機株式会社 | 液晶表示装置 |
WO2011114404A1 (ja) * | 2010-03-19 | 2011-09-22 | シャープ株式会社 | アクティブマトリクス基板 |
-
1998
- 1998-06-08 JP JP17383798A patent/JP3752846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11352511A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647542B2 (ja) | 液晶表示装置 | |
KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
EP3664137B1 (en) | Array substrate and manufacturing method thereof, and display device | |
KR950008931B1 (ko) | 표시패널의 제조방법 | |
JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
JP3752846B2 (ja) | 表示装置 | |
JP2005057240A (ja) | 薄膜半導体素子、及び薄膜半導体素子の製造方法 | |
KR100708443B1 (ko) | 박막트랜지스터기판 및 그 제조방법 | |
JP2009115940A (ja) | 液晶パネル | |
JP2007139867A (ja) | アクティブマトリックス基板 | |
JP3329273B2 (ja) | 表示装置及びその製造方法 | |
JP4130728B2 (ja) | 外部接続端子及びそれを備えた液晶表示装置及びその製造方法 | |
JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
JP3484307B2 (ja) | 液晶表示装置 | |
KR20000027714A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
JP3807550B2 (ja) | アクティブマトリクス型表示装置 | |
JP3231487B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100495797B1 (ko) | 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법 | |
JP3324535B2 (ja) | 表示パネル | |
KR100816343B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3777532B2 (ja) | 表示パネルの製造方法 | |
KR100537879B1 (ko) | 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |