JP4644417B2 - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP4644417B2
JP4644417B2 JP2003277161A JP2003277161A JP4644417B2 JP 4644417 B2 JP4644417 B2 JP 4644417B2 JP 2003277161 A JP2003277161 A JP 2003277161A JP 2003277161 A JP2003277161 A JP 2003277161A JP 4644417 B2 JP4644417 B2 JP 4644417B2
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
transistor array
thin film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003277161A
Other languages
English (en)
Other versions
JP2004056153A (ja
JP2004056153A5 (ja
Inventor
相 洙 金
東 奎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020020042659A external-priority patent/KR100878238B1/ko
Priority claimed from KR1020020068107A external-priority patent/KR100878278B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004056153A publication Critical patent/JP2004056153A/ja
Publication of JP2004056153A5 publication Critical patent/JP2004056153A5/ja
Application granted granted Critical
Publication of JP4644417B2 publication Critical patent/JP4644417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタ表示板及びその製造方法に係り、より詳しくは、液晶表示装置の一つの基板として用いる薄膜トランジスタ表示板及びその製造方法に関するものである。
液晶表示装置は現在最も広く用いられている平板表示装置の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極が各々形成されており、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であり、薄膜トランジスタは二つの基板のうちの一つに形成されるのが一般的である。
このような液晶表示装置で信号遅延を防止するために、映像信号を伝達するデータ配線は高導電率を有するアルミニウム（Al）又はアルミニウム合金（Al alloy）などのような高導電率物質を用いるのが一般的である。しかし、透明な導電物質であるＩＴＯ又はＩＺＯを用いて画素電極を形成する場合、アルミニウム又はアルミニウム合金のドレイン電極とＩＴＯ又はＩＺＯの画素電極とが接触する接触部でアルミニウム又はアルミニウム合金の配線が腐食したり、接触部の接触抵抗に問題を発生する。また、ケイ素からなる半導体層と連結されるデータ配線をアルミニウム又はアルミニウム合金で形成する場合には、アルミニウムが半導体層へ拡散して半導体層を損傷する問題が発生する。したがって、データ配線にはＩＴＯ又はＩＺＯ、又は半導体層と接触特性の優れた他の金属を介在させ、接触部からアルミニウム又はアルミニウム合金を除去するのが好ましい。
しかしながら、アルミニウム又はアルミニウム合金を除去するためにアルミニウム全面エッチングを実施する場合には、接触部でアンダーカット構造や段差が形成され、この後に形成される他の膜が接触部で破断したり、他の膜の厚さが部分的に薄くなって、実質的に接触抵抗を増加させる。これを防止するために、接触部でアンダーカット構造を除去するための写真エッチング工程を追加する方法があるが、製造工程が複雑であり製造費用が増加するという問題点がある。
本発明が目的とする技術的課題は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板を提供することにある。
本発明の他の技術的課題は、優れた接触特性を有する接触部を含む薄膜トランジスタ表示板の製造工程を単純化することである。
上記課題を解決するために、本願第１発明は、絶縁基板上に形成された第１導電層と、前記第１導電層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上の少なくとも一部に形成され、データ線と、ドレイン電極と、データ線の端部に位置するデータパッドとを含み、バリア金属の下部膜とアルミ又はアルミ合金の上部膜とを含む第２導電層と、前記半導体層を覆う保護膜と、前記保護膜上に形成され、前記第２導電層と接続されており、画素電極及びパッド電極を含む第３導電層と、前記下部膜は、前記ドレイン電極及び前記データパッドそれぞれの前記上部膜を露出する第１部分及び第２部分を含み、前記画素電極及び前記パッド電極が、それぞれ前記下部膜の前記第１部分及び前記第２部分と接続されるように、前記上部膜の少なくとも端部が前記下部膜上に配置され、前記第１部分の周りの前記ドレイン電極の上部膜の端部は、前記画素電極とは分離されており、前記第２部分の周りの前記データパッドの前記上部膜の端部は、前記パッド電極とは分離されている、薄膜トランジスタアレイ表示板を提供する。
本願第２発明は、第１発明において、前記ドレイン電極の前記上部膜の端部は、前記ドレイン電極の前記下部膜を横断している、薄膜トランジスタアレイ表示板を提供する。
本願第３発明は、第１発明において、前記保護膜は、少なくとも一部分において前記ドレイン電極の下部膜の前記第１部分を露出しているコンタクトホールを有し、前記画素電極の少なくとも一部分は、前記保護膜上に位置し、前記ドレイン電極の上部膜の少なくとも端部は、コンタクトホールの境界と一致していない、薄膜トランジスタアレイ表示板を提供する。
本願第４発明は、第３発明において、前記保護膜は、前記コンタクトホールに近いところで前記ドレイン電極の下部膜と接触する、薄膜トランジスタアレイ表示板を提供する。
本願第５発明は、第１発明において、前記ドレイン電極及び／又は前記データパッドの下部膜は、Cr、Mo又はMo合金を含む、薄膜トランジスタアレイ表示板を提供する。
本願第６発明は、第１発明において、前記半導体層と前記第２導電層との間に位置するオーミック接触をさらに含む、薄膜トランジスタアレイ表示板を提供する。
本願第７発明は、第６発明において、前記オーミック接触は、前記第２導電層と実質的に同一の形状を有する、薄膜トランジスタアレイ表示板を提供する。
本願第８発明は、第１発明において、前記第３導電層はITO又はIZOを含む、薄膜トランジスタアレイ表示板を提供する。
本願第９発明は、第１発明において、前記保護膜は、前記ドレイン電極と前記画素電極とを接続する第１コンタクトホールと、前記第１導電層の一部分を露出する第２コンタクトホールと、前記データ線の一部分を露出する第３コンタクトホールと、を有し、前記第３導電層は、前記第２導電層を介して前記第１導電層と接続される第１コンタクト補助と、前記第３導電層を介して前記データ線と接続される第２コンタクト補助と、を有する薄膜トランジスタアレイ表示板を提供する。
本願第１０発明は、第１発明において、第２導電層の第１部分は、凹凸を有している、薄膜トランジスタアレイ表示板を提供する。
本願第１１発明は、絶縁基板上にゲート導電層を形成するステップと、ゲート絶縁層を形成するステップと、半導体層を形成するステップと、互いに分離されているデータ線及びドレイン電極を含み、下部膜と上部膜の二重膜からなるデータ導電層を形成するステップと、前記下部膜の第１部分を露出するために上部膜の第１部分を除去するステップと、前記下部膜の第１部分に接続される画素電極を形成するステップと、前記半導体層の形成はフォトレジストを用いて行われ、前記上部膜の第１部分の除去は、エッチングマスクであるフォトレジストを用いて行われる、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１２発明は、第１１発明において、前記下部膜はバリアメタルで形成され、前記上部膜はAl又はAl合金で形成される、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１３発明は、第１１発明において、前記半導体層と前記データ導電層との間にオーミック接触を形成するステップをさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１４発明は、第１１発明において、前記半導体層及び前記データ導電層の形成は、非晶質シリコン層を蒸着するステップと、前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、前記上部膜及び前記非晶質シリコン層上にフォトレジストをコーティングするステップと、前記フォトレジストから露出される、前記上部膜の第１部分を除去するステップと、前記データ導電層及び前記フォトレジストから露出される非晶質シリコン層を部分的に除去することによって、前記非晶質シリコン層を含む前記半導体層を形成するステップと、有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１５発明は、第１４発明において、前記上部膜の第１部分は前記フォトレジストに覆われておらず、前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、前記フォトレジストは前記チャネル部分を覆う、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１６発明は、第１５発明において、前記非晶質シリコン層は、内因性の非晶質シリコン膜と、前記内因性の非晶質シリコン膜上の外因性の非晶質シリコン膜を含み、前記半導体層の形成後に前記フォトレジストを除去するステップと、前記データ導電層から露出される前記外因性の非晶質シリコン膜を部分的に除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１７発明は、第１６発明において、前記下部膜上の前記上部膜の島状部分を残存させるステップと、全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１８発明は、絶縁基板上に形成されたゲート導電層と、前記ゲート導電層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上の少なくとも一部に形成され、互いに分離されているデータ線及びドレイン電極を含むデータ導電層と、前記半導体層を覆う保護膜と、前記ドレイン電極と接続される画素電極と、前記半導体層の少なくとも一部分はデータ線に沿って形成され、前記半導体層の境界は、前記ドレイン電極及び前記データ線の端部の近くを除いて、前記データ線から露出される、薄膜トランジスタアレイ表示板を提供する。
本願第１９発明は、第１８発明において、下部膜及び上部膜を含む多重膜構成を有しており、前記下部膜及び前記上部膜は異なる形状を有する、薄膜トランジスタアレイ表示板を提供する。
本願第２０発明は、第１９発明において、前記下部膜はバリアメタルから構成され、前記上部膜はAl又はAl合金から形成される、薄膜トランジスタアレイ表示板を提供する。
本願第２１発明は、第１８発明において、前記データ線の端部は、前記半導体層に実質的に並行であり、前記データ線の端部は、前記半導体層上に配置されるか、あるいは前記半導体層の端部と一致するように配置される、薄膜トランジスタアレイ表示板を提供する。
本願第２２発明は、第２１発明において、前記画素電極の端部は、前記ゲート導電層、前記データ導電層又は前記半導体層と重畳される、薄膜トランジスタアレイ表示板を提供する。
本願第２３発明は、第１８発明において、半導体層とデータ導電層との間に形成され、前記データ導電層と実質的に同じ平板形状を有しているオーミック接触をさらに含む、薄膜トランジスタアレイ表示板を提供する。
本願第２４発明は、第１８発明において、前記データ導電層側面はテーパを有している、薄膜トランジスタアレイ表示板。
本願第２５発明は、第１８発明において、前記保護膜は、前記ドレイン電極と前記画素電極とを接続するための第１コンタクトホールと、ゲート導電層を部分的に露出する第２コンタクトホールと、データ線を部分的に露出する第３コンタクトホールと、有し、前記第２コンタクトホールを介して前記ゲート導電層と接続される第１コンタクト補助と、前記第３コンタクトホールを介して前記データ線と接続される第２コンタクト補助とを有し、前記第１及び第２コンタクト補助は、前記画素電極と同一層を含む、薄膜トランジスタアレイ表示板を提供する。
本願第２６発明は、第２５発明において、前記保護膜は、前記第１及び第２コンタクトホールの近くで前記下部膜と接触する、薄膜トランジスタアレイ表示板を提供する。
本願第２７発明は、第２０発明において、前記ドレイン電極の一部分は、凹凸を有する画素電極と接続される、薄膜トランジスタアレイ表示板を提供する。
本願第２８発明は、絶縁基板上に形成されたゲート線を形成するステップと、前記ゲート線上に形成されたゲート絶縁層を形成するステップと、前記ゲート絶縁層上に形成された半導体層を形成するステップと、前記ゲート線と交差するデータ線と、前記データ線と分離されているドレイン電極とを含むデータ導電層を形成するステップと、前記ドレイン電極と接続される画素導電層を形成するステップと、前記半導体層は、エッチングマスクとしてのフォトレジストを用いて形成され、前記フォトレジストは前記データ導電層を部分的に覆わない、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第２９発明は、第２８発明において、前記データ線及び前記ドレイン電極は、下部膜及び上部膜を有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３０発明は、第２９発明において、前記上部膜の前記フォトレジストにより覆われない部分を除去するステップをさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３１発明は、第１１発明において、前記半導体層及び前記データ導電層を形成するステップは、非晶質シリコン層を蒸着するステップと、前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、前記上部膜及び前記非晶質シリコン層上にフォトレジストを形成するステップと、前記上部膜の前記フォトレジストにより覆われない部分を除去するステップと、前記データ導電層及び前記フォトレジストから露出された非晶質シリコン層の部分を除去することによって、非晶質シリコン層を含む半導体層を形成するステップと、を有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３２発明は、第３１発明において、前記下部膜上の前記上部膜の島状部分を残存させるステップと、全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３３発明は、第２８発明において、前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、前記フォトレジストは前記チャネル部分を覆う、薄膜トランジスタアレイ表示板の製造方法を提供する。
本発明によれば、半導体層パターン用半導体層マスクを用いて接触部からアルミニウムを除去することにより製造工程を単純化できると同時に、接触部で発生する腐蝕を防止できて接触部の信頼度を確保できるので、製造費用を最小化することができる。また、高導電率のアルミニウム又はアルミニウム合金を含む導電膜を含む配線を形成することにより、大画面高精細の製品の特性を向上させることができる。また、接触孔を通して露出された接触部の中央に、上部膜を最終工程まで残して下部膜の損傷を防止することにより、接触部の接触抵抗を最小化することができる。
以下、添付した図面を参考として、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な違う形態で実現されることができ、ここで説明する実施例に限定されない。
図面では、層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似した部分については同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上にある”とする場合、これは他の部分の直ぐ上にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“真上にある”とする場合には、中間に何もないことを意味する。
次に、本発明の実施例による配線の薄膜トランジスタ表示板及びその製造方法について図面を参考として詳細に説明する。
本発明の実施例による薄膜トランジスタ表示板及び製造方法について図面を参照して詳細に説明する。
まず、図１及び図２を参考として、本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の構造について説明する。
図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板であり、図２は、図１に示した薄膜トランジスタ表示板のII−II’線による断面図である。
絶縁基板１１０の上に、主に横方向に伸びている複数のゲート線１２１が形成されている。ゲート線１２１は、高導電率を有する銀、銀合金、アルミニウム又はアルミニウム合金の金属物質からなる導電膜を含み、このような単一膜に加えて、物理的、電気的接触特性の良いクロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などの物質からなる他の膜を含む多層膜にすることもできる。各ゲート線１２１は、複数の薄膜トランジスタのゲート電極１２３を有し、これらのゲート電極を互いに繋ぎ合わせた直線状の構造を有する。また、基板１１０の上側でゲート線１２１から分離され、主に横方向に伸びている維持電極線１３１があり、これに接続された維持電極１３７が形成されている。維持電極１３７は、後述する画素電極１９０と連結された維持蓄電器用導電体１７７と対向して画素の電荷保存能力を向上させる維持蓄電器の電極である。維持電極１３７は、基準電圧又は共通電極電圧（以下、“共通電圧”とする）などの予め決められた電圧を外部から印加される。基準電圧はまた、他の表示板（図示せず）の基準電極（図示せず）にも印加される。この時、ゲート線１２１及び維持電極線１３１の側面は、絶縁基板１１０の平面に対して傾いており、傾斜角は水平面から３０〜８０゜の範囲である。
本発明の他の実施例では別途に維持電極線が形成されておらず、維持電極としてゲート線１２１に突出部を設けて用いることもできる。
基板１１０の上には、ゲート線１２１及び維持電極線１３１があって、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０で覆われている。
ゲート線１２１のゲート絶縁膜１４０上部には、水素化非晶質シリコンなどからなる複数の半導体層１５１、１５４、１５７が形成されており、半導体層１５１、１５７の上側には、シリサイド又はｎ形不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗性接触部材１６１、１３６、１６５、１６７が各々形成されている。抵抗性接触部材１６１の一部１６３と抵抗性接触部材１６５はゲート電極１２３を中心に互いに反対側に位置し、互いに分離されている。半導体層１５１の中での薄膜トランジスタのチャンネルが形成される一部１５４は、広い側に拡張してゲート電極１２３を覆っている。
抵抗性接触部材１６１、１６５の上には、データ線１７１と薄膜トランジスタのドレイン電極１７５が形成されている。データ線１７１とドレイン電極１７５は、モリブデン（Mo）又はモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）、チタニウム（Ti）などのバリアー金属からなる下部膜と、高導電率のアルミニウム（Al）又はアルミニウム合金（Al alloy）からなる上部膜を含む。データ線１７１は主に縦方向に伸びてゲート線１２１と交差し、各データ線１７１から伸びた枝がソース電極１７３になっている。一対のソース電極１７３とドレイン電極１７５は、各々一対の抵抗性接触部材１６３、１６５の上部に少なくとも一部分が位置する。両電極は互いに分離されており、ゲート電極１２３に対して互いに反対側に位置する。データ線１７１と同じ層には、抵抗性接触部材１６７の上側に位置し、維持電極１３１と重なっている維持蓄電器用導電体１７７が形成されている。この時、維持蓄電器用導電体１７７はドレイン電極１７５から伸びてドレイン電極１７５に連結してもよい。
この時、データ線１７１の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７で接触部として用いられる一部の上部膜を構成するアルミニウム又はアルミニウム合金は、接触部から除去されている。つまり、維持蓄電器用導電体１７７、ドレイン電極１７５及びデータ線１７１の端部１７９の一部ではアルミ部分が除去されている。上部膜１７１ｑ、１７３ｑ、１７５ｑが除去された接触部では他の物質との接触特性が優れており、アルミニウム又はアルミニウム合金がケイ素層１５１、１５７、１６１、１６５、１６７へ拡散することを防止するためのバリアー金属からなる下部膜１７１ｐ、１７３ｐ、１７５ｐが露出されている。そして、上部膜１７１ｑ、１７３ｑ、１７５ｑの境界線（パターンの外周線）が下部膜１７１ｐ、１７３ｐ、１７５ｐの上に位置していて、データ線１７１とドレイン電極１７５は互いに異なる模様を有する下部膜１７１ｐ、１７３ｐ、１７５ｐと上部膜１７１ｑ、１７３ｑ、１７５ｑを有する。
抵抗性接触部材１６１、１６５は、その下側の半導体層１５１とその上側のデータ線１７１及びドレイン電極１７５との接触抵抗を少なくする役割を果たし、データ線１７１及びドレイン電極１７５の下部膜と同じ平面形態を有する。
一方、半導体層１５１、１５４、１５７は、ゲート電極１２３、ドレイン電極１７５及びソース電極１７３が位置する薄膜トランジスタ部を除けば、データ線１７１、維持蓄電器用導電体１７７及びドレイン電極１７５並びにその下部の抵抗性接触部材１６１、１６３、１６５、１６７と大部分同じ模様（パターン）を有している。ただし、エッチングのバラツキや側面の傾斜は無視する。具体的には、維持蓄電器用半導体層１５７と維持蓄電器用導電体１７７及び維持蓄電器用抵抗性接触部材１６７は同一な平面模様であるが、薄膜トランジスタ用半導体層１５４はデータ線及び抵抗性接触部材の残りの部分と多少異なる。つまり、薄膜トランジスタ部でソース電極１７３とドレイン電極１７５とが分離されており、これら下部の抵抗性接触部材１６３、１６５も分離されているが、薄膜トランジスタ用半導体層１５４はここで切れずにチャンネルとして連結されている。
データ線１７１及びドレイン電極１７５とこれらが覆わない半導体層１５１、１５４、１５７の上側は、平坦化特性の優れた感光性有機物質、又はＰＥＣＶＤで形成され、ａ−Ｓｉ：Ｃ：Ｏ膜又はａ−Ｓｉ：Ｏ：Ｆ膜などを含む低誘電率絶縁物質又は無機物質である窒化ケイ素からなる保護膜１８０が形成されている。
保護膜１８０には、接触部であるドレイン電極１７５の下部膜１７５ｐ、維持蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線の端部１２５を露出する接触孔１８２が形成されている。この時、接触部ではアンダーカット構造ではなく、保護膜１８０は接触孔１８５、１８７、１８９の縁で下部膜１７１ｐ、１７５ｐと接触して下部膜１７１ｐ、１７５ｐを覆っている。
保護膜１８０の上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極１９０が形成されている。画素電極１９０はＩＺＯ又はＩＴＯなどの透明な導電物質で構成されており、接触孔１８５を通してドレイン電極１７５と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なるまで広がって開口率を高めているが、重ならないこともある。また、画素電極１９０は接触孔１８７を通して維持蓄電器用導電体１７７とも連結され、維持蓄電器用導電体１７７へ画像信号を伝達する。一方、ゲート線の端部１２５及びデータ線の端部１７９の上には、接触孔１８２、１８９を通して各々これらと連結されるゲート接触補助部材９２及びデータ接触補助部材９７が形成されており、これらはゲート線及びデータ線の各端部１２５、１７９と外部回路装置との接続性を補完し、パッドを保護する役割を果たすものであって必須ではなく、これらを適用するか否かは選択的である。ゲート接触補助部材９２及びデータ接触補助部材９７は、例えば図２に示すように画素電極１９０と同一層に形成されていると、製造工程が容易であり好ましい。
このような本発明の実施例による薄膜トランジスタ表示板において、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５及びデータ線の端部１７９の下部膜１７１ｐの上部で下部膜１７１ｐにだけ接触していて接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
ここでは画素電極１９０の材料の例として透明なＩＺＯ又はＩＴＯを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合は不透明な導電物質を用いても差し支えない。
以下では、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図１及び図２と図３Ａ乃至図７Ｂを参考として詳細に説明する。
まず、図３Ａ及び図３Ｂに示したように、ガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の単一膜、又はこれを含む多層膜を積層し、マスクを用いた写真エッチング工程によってパターニングして、ゲート線１２１と維持電極線１３１をテーパ構造に形成する。
次に、図４Ａ及び図４Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層する。ここで、ゲート絶縁膜１４０は、窒化ケイ素を２５０〜４００℃の基板温度範囲、２，０００〜５，０００Å程度の厚さで積層して形成するのが好ましい。次に、ドーピングされた非晶質シリコン層１６０の上部に、（非晶質シリコン層１５０又はドーピングされた非晶質シリコン層１６０へ他の物質が拡散するのを防止すると同時に、ＩＴＯ又はＩＺＯなどのように他の物質との接触特性に優れた）バリアー金属、例えば、モリブデン又はモリブデン合金又はクロムなどからなる下部膜を５００Å程度の厚さで積層する。更に、高導電率を有するアルミニウム又はアルミニウム合金、例えば、２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の標的を用いて、上部膜を基板温度１５０℃程度で２，５００Å程度の厚さに、スパッタリング積層する。次は、マスクを用いた写真エッチング工程で、上部膜と下部膜をパターニングして、ゲート線１２１と交差するデータ線１７１、データ線１７１から分離されてソース電極１７３に対向するドレイン電極１７５、と維持電極１３７上側に位置する維持蓄電器用導電体１７７を形成する。ここで、上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑ及び下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを全て湿式でエッチングすることができるが、上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑは湿式エッチングで、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐは乾式エッチングでエッチングすることもできる。この他、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐがモリブデン又はモリブデン合金膜の場合には、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを一つのエッチング条件でパターニングすることもできる。
次に、図５Ａ及び図５Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体層マスク４２を形成する。この時、半導体層マスク４２は、少なくとも接触部となるデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の一部を覆わないように形成し、このような半導体層マスク４２を上部膜エッチングマスクとして用いてアルミニウムを含む上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑをエッチングする。そして、接触部でデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを露出する。次に、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７と半導体層マスク４２をエッチングマスクとして用い、露出しているドーピングされた非晶質シリコン層１６０と非晶質シリコン層１５０をエッチングして半導体パターン１５１、１５４、１５７を完成し、その上部にドーピングされた非晶質シリコン層１６１、１６４、１６７を残す。ここで、半導体層１５１、１５４、１５７は、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７の下側と半導体層マスク４２で覆われた部分に残るので、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７より、半導体層マスクのみで覆われた部分だけ広い面積を有する。この時、接触部からアルミニウムを含む上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑをエッチングマスクによって除去しなければならないので、半導体層マスク４２は、少なくともデータ配線の一部分のデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の一部は覆わない。また、ソース電極１７３とドレイン電極１７５の間のチャンネル部では、半導体層がエッチングされるのを防止するために、少なくとも薄膜トランジスタのチャンネル部は覆わなければならない。
ここで、データ配線１７１、１７３、１７５、１７７、１７９は二重膜で形成したが、単一膜で形成することもでき、半導体層マスク４２はデータ線１７１を完全に覆うように形成することもできる。
次に、半導体層マスクを除去し、図６に図示のように、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われない部分のドーピングされた非晶質シリコン層１６４をエッチングし、ゲート電極１２３を中心に両側に分離させて抵抗性接触部材１６３、１６５を完成する一方、両側のドーピングされた非晶質シリコン層１６３、１６５の間の半導体層１５４を露出させる。次に、露出された半導体層１５４の表面を安定化させるために酸素プラズマを実施するのが好ましい。
次に、図７Ａ及び図７Ｂに図示のように、平坦化特性が優れており感光性を有する有機物質を基板１１０の上部にコーティングしたり、ＰＥＣＶＤ方法で Ｓｉ：Ｃ：Ｏアモルファス膜又は Ｓｉ：Ｏ：Ｆアモルファス膜などの低誘電率ＣＶＤ膜を蒸着して保護膜１８０を形成し、マスクを用いた写真エッチング工程によってゲート絶縁膜１４０と共に乾式エッチングでパターニングする。そして、ゲート線の端部１２５とドレイン電極１７５の下部膜１７５ｐ、有機蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８２、１８５、１８７、１８９を形成する。
次に、最後に図１及び２に示したように、ＩＺＯ又はＩＴＯ膜をスパッタリングで積層し、マスクを用いたパターニングを実施して、接触孔１８５、１８７を通してドレイン電極１７５の下部膜１７５ｐ及び維持蓄電器用導電体１７７と連結される画素電極１９０と、接触孔１８２、１８９を通してゲート線の端部１２５及びデータ線の端部１７９と各々連結されるゲート接触補助部材９２、及びデータ接触補助部材９７を各々形成する。この時、画素電極１９０は、接触部であるドレイン電極１７５の下部膜１７１ｐ及び維持蓄電器用導電体１７７を露出する接触孔１８５、１８７でアンダーカットが発生しないので断線しない。さらに、ＩＺＯ膜又はＩＴＯ膜１９０、９７は、これらに対して低い接触抵抗を有する下部膜と十分に接していて、接触部の接触抵抗を最小化することができる。本発明の実施例でＩＺＯ膜１９０、９２、９７を形成するための原料ターゲットは、出光興産のＩＤＩＸＯ（indium x-metal oxide）を用い、標的はＩｎ2Ｏ3及びＺｎＯを含み、Ｉｎ＋ＺｎでＺｎの含有量は１５〜２０ａｔ％の範囲であるのが好ましい。また、接触抵抗を最小化するために、ＩＺＯ膜は基板温度２５０℃以下の範囲で積層するのが好ましい。
このような本発明の実施例による薄膜トランジスタ表示板の構造は、ゲート線１２１及びデータ線１７１が高導電率を有するアルミニウム又はアルミニウム合金の導電膜を含んでいると同時に、接触部、特にデータ配線とＩＺＯ又はＩＴＯの画素電極１９０との接触抵抗を最小化でき、大画面高精細の液晶表示装置に適用することができる。また、製造工程時に接触部でのアンダーカットを除去するための別途の写真エッチング工程なしで、半導体パターン用半導体層マスクで接触部に残留するアルミニウム又はアルミニウム合金の導電膜を除去することにより、製造工程を単純化しながらも接触部で発生する腐蝕を防止することができるので、接触部の信頼度を確保することができる。
次に、図８及び図９を参考として、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図８は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板であり、図９は、図８に示した薄膜トランジスタ表示板のＩＸ−ＩＸ’線による断面図である。
図８及び図９に図示のように、大部分の構造は第１実施例の構造と同一である。この時、ゲート線１２１をなす導電膜の側面の絶縁基板１１０平面に対する傾斜は２０〜７０゜のテーパ角を有するのが好ましく、ゲート線１２１が多層膜からなる場合には、少なくとも一つの導電膜は以降に形成される他の膜の断面形状を良好に形成するためにテーパ構造を有するのが好ましい。
しかしながら、第１実施例と異なるのは、独立的に保持容量を形成するための維持電極線は別途に形成されておらず、接触孔１８７を通して画素電極１９０と連結されている維持蓄電器用導電体１７７は、隣接する画素行にゲート信号を印加するゲート線１２１の突出部１２７と重なって維持蓄電器を構成する。
また、ゲート絶縁膜１４０上部に形成されている半導体層１５１は、接触部を有するデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部の下部においては、これら１７９、１７７、１７５と同一な模様（パターン）を有し、残りの部分はデータ線１７１及びドレイン電極１７５の外部に露出され、幅が広くなっている。
また、高導電率のアルミニウム又はアルミニウム合金の上部膜１７３ｑ、１７５ｑは、データ線１７１及びドレイン電極１７５のほとんど全体に形成されて下部膜１７３ｐ、１７５ｐと同じ模様を有し、接触部を有するデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部でだけアルミニウムを含む導電膜が除去されている。
また、有機絶縁物質又は無機絶縁物質又は低誘電率ＣＶＤ膜からなる保護膜１８０の上側に形成された画素電極１９０の縁部分は、データ線１７１の外側に伸びている半導体層１５１と重なるまで広がって開口率を高めている。もちろん、第１実施例のようにゲート線１２１と重なることもあれば、重ならないこともあるが、第２実施例のように開口率を確保するためには、少なくとも半導体層１５１と重なる程度まで広がるのが好ましい。
このような本発明の第２実施例による薄膜トランジスタ表示板でも、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５の下部膜１７１ｐ及びデータ線端部１７９にだけ接触していて接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
それでは、このような本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図８及び図９と図１０Ａ乃至図１４Ｂを参考として詳細に説明する。
まず、図１０Ａ及び図１０Ｂに示したように、第１実施例と同様にガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の導電膜を含むゲート線１２１を形成する。この時、ゲート配線１２１は２０〜７０゜のテーパ角を有するのが好ましい。
次に、図１１Ａ及び図１１Ｂに示したように、第１実施例と同様に窒化ケイ素のゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層する。その後、（物質が拡散するのを防止すると同時にＩＴＯ又はＩＺＯなどのように他の物質と接触特性の優れた）バリアー金属、例えば、モリブデン又はモリブデン合金又はクロムなどからなる下部膜を積層し、更に、２ａｔ％のＮｄを含むＡｌ−Ｎｄ合金の上部膜７０２を積層した後、データ配線用マスクを用いた写真エッチング工程によって上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑと下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐを含むデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７を形成する。
次に、図１２Ａ及び図１２Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスク４４を形成するが、第１実施例と異なって、接触部となるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部を除いたデータ線１７１の大部分を完全に覆うように現像する。次に、半導体層マスクで覆われないデータ配線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７の上部膜１７９ｑ、１７５ｑ、１７７ｑを除去して、接触部であるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体パターン１７７の一部で下部膜１７９ｐ、１７５ｐ、１７７ｐを露出する。そして、半導体層マスク４４とデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７をエッチングマスクを用いて、露出された非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０をエッチングして半導体層１５１、１５４、１５７を完成し、ドーピングされた非晶質シリコン層１６４を形成する。
次に、図１３に図示のように半導体層マスク４４を除去し、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われないドーピングされた非晶質シリコン層パターン１６０をエッチングして、ゲート電極１２３を中心に両側に分離させて抵抗性接触部材１６３、１６５を完成する一方、両側の抵抗性接触部材１６３、１６５の間の半導体層１５４を露出させる。
次に、図１４Ａ及び図１４Ｂに図示のように、有機絶縁物質又は無機絶縁物質又は低誘電率ＣＶＤ膜を用いて保護膜１８０を積層しパターニングして、ゲート線の端部１２５とドレイン電極１７５の下部膜１７５ｐ、有機蓄電器用導電体１７７及びデータ線の端部１７９を各々露出する接触孔１８２、１８５、１８７、１８９を形成する。
最後に図８及び９に示したように、第１実施例と同様に透明導電物質を積層しパターニングして透明導電膜パターン１９０、９２、９７を形成する。この時、少なくとも画素電極１９０は縁部分がデータ線１７１の外部に露出された半導体層１５１と重なるようにするのが好ましい。
ここで、データ線１７１及びドレイン電極１７５は、単一膜又は下部膜と下部膜の上部に形成されており、下部膜と異なる模様（パターン）を有する上部膜を含む多層膜から形成されていても良い。
一方、本発明の第１及び第２実施例の接触部では、下部膜が製造工程時に乾式エッチング工程に連続的に露出される場合、下部膜が損傷されて接触部の接触抵抗を増加させる問題点が発生する。これを防止するために、製造工程時に接触部に島形の上部膜を残し、乾式エッチングを終えた後に全面エッチングを行うことによって島形の上部膜を除去する。これについて図面を参照して具体的に説明する。
まず、図１５及び図１６を参考として、独立配線を通じて保持容量を形成する本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図１５は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板であり、図１６は、図１５に示した薄膜トランジスタ表示板のＸＶＩ−ＸＶＩ’線による断面図である。
図１５及び図１６に図示のように、本発明の第３実施例による薄膜トランジスタ表示板の構造はほとんど図１及び図２と同一である。
基板１１０の上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０が、ゲート配線１２１、１２５、１２３及び維持配線を覆っている。この時、半導体層１５１、１５４、１５７もまた３０〜８０゜の範囲のテーパ角を有するテーパ構造を有している。
しかしながら、図１及び図２とは異なって、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、維持蓄電器用導電体１７７及びドレイン電極の下部膜１７５ｐの表面は段差のある凹凸構造を有し、画素電極１９０とデータ接触補助部材９７は、接触孔を通して露出されたドレイン電極１７５及び維持蓄電器用導電体１７７とデータ線の端部１７９の凹凸構造に接触して接触部を構成する。
以下では、このような本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図１５及び図１６と図１７Ａ乃至図２４Ｂを参考として詳細に説明する。
まず、図１７Ａ及び図１７Ｂに示したように、ガラス基板１１０上部にゲート線１２１と維持電極線１３１をテーパ構造で形成する。
次に、図１８Ａ及び図１８Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層した後、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑからなるデータ線１７１、ドレイン電極１７５及び維持維持蓄電器用導電体１７７を形成する。
次に、図１９Ａ及び図１９Ｂに示したように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスク４６を形成する。この時、図５Ａ及び図５Ｂと異なって、半導体層マスク４６は少なくともデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の上部にも一部残して、以降に形成される接触孔１８５、１８７、１８９を通して露出される接触部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残すようにする。これは以降の製造工程で乾式エッチング工程を行う時に接触部で下部膜１７９ｐ、１７５ｐ、１７７ｐが全面露出される場合には下部膜１７９ｐ、１７５ｐ、１７７ｐの表面が損傷される恐れがあるので、それを防止するためである。この時、データ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体パターン１７７の接触部に残した上部膜１７９ｑ、１７５ｒ、１７７ｑは、以降に形成される保護膜１８０の接触孔１８５、１８７、１８９より小さく、島形を有するのが好ましい。
次に、半導体層マスク４６を除去し、図２０に示したように、データ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７で覆われないドーピングされた非晶質シリコン層１６４をエッチングして抵抗性接触部材１６４、１６５を完成し、これらの間の半導体１５４を露出させる。ドーピングされた非晶質シリコン層１６４をエッチングする方法としては乾式エッチングを用いるが、乾式エッチング時にデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部で下部膜１７９ｐ、１７５ｐ、１７７ｐが完全に露出される場合には全面的に損傷される恐れがあるので、前述したようにデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残して乾式エッチングを行う。
次に、図２１Ａ及び図２１Ｂに図示のように保護膜１８０を形成し、マスクを用いた写真エッチング工程によって、ゲート絶縁膜１４０と共に乾式エッチングでパターニングして接触孔１８２、１８５、１８７、１８９を形成する。この時、接触孔１８５、１８７、１８９は保護膜１８０を乾式エッチングでパターニングして形成するが、乾式エッチング時に、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、ドレイン電極１７５及び維持蓄電器用導電体１７７の接触部で上部膜１７９ｑ、１７５ｒ、１７７ｑで覆われずに露出された下部膜１７９ｐ、１７５ｐ、１７７ｐが一部エッチングされ、上部膜１７９ｑ、１７５ｒ、１７７ｑで遮った部分はエッチングされないため、接触部での下部膜１７９ｐ、１７５ｐ、１７７ｐの表面は段差のある凹凸構造を有するようになる。
次に、アルミニウム全面エッチングによって接触孔１８５、１８７、１８９を通して露出されたアルミニウム又はアルミニウム合金からなる上部膜１７９ｑ、１７５ｒ、１７７ｑを除去した後、最後に図１５及び１６に図示したように、画素電極１９０とゲート接触補助部材９２及びデータ接触補助部材９７を各々形成する。ＩＺＯ膜又はＩＴＯ膜１９０、９７は、接触孔１８５、１８７、１８９を通して露出された接触部で損傷されなかった凹凸構造の下部膜１７９ｐ、１７５ｐ、１７７ｐと接触して接触部の接触抵抗を最小化することができる。
次に、図２２及び図２３を参考として、隣接する画素行にゲート信号を伝達するゲート線を通じて保持容量を形成する、本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図２２は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板であり、図２３は、図２２に示した薄膜トランジスタ表示板のＸＸＩＩＩ−ＸＸＩＩＩ’線による断面図である。
図２２及び図２３から分かるように、大部分の構造は図８及び図９とほとんど同一である。
しかしながら、図８及び図９とは異なって、接触孔１８５、１８７、１８９を通して露出されたデータ線の端部１７９、維持蓄電器用導電体１７７及びドレイン電極の下部膜１７５ｐの表面は段差のある凹凸構造を有し、画素電極１９０とデータ接触補助部材９７は、接触孔を通して露出されたドレイン電極１７５及び維持蓄電器用導電体１７７とデータ線の端部１７９の凹凸構造に接触している。
このような本発明の第４実施例による薄膜トランジスタ表示板でも、ＩＴＯ膜又はＩＺＯ膜１９０、９２、９７は、接触部で維持蓄電器用導電体１７７、ドレイン電極１７５の下部膜１７５ｐ及びデータ線の端部１７９の上部で下部膜にだけ、特に損傷されない凹凸構造の上部面に接触しているので接触部の接触抵抗を低く確保することができ、これによって表示装置の特性を向上させることができる。
以下では、このような本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板の製造方法について、図２２及び図２３と図２４Ａ乃至図２８Ｂを参考として詳細に説明する。
まず、図２４Ａ及び図２４Ｂに示したように、第２実施例と同様に、ガラス基板１１０上部に高導電率の導電物質であるアルミニウム又はアルミニウム合金の導電膜を含むゲート線１２１を形成する。
次に、図２５Ａ及び図２５Ｂに示したように、第２実施例と同様に、窒化ケイ素のゲート絶縁膜１４０、非晶質シリコン層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続して積層した後、下部膜１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐと上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを含むデータ線１７１、ドレイン電極１７５及び維持蓄電器用導電体１７７を形成する。
次に、図２６Ａ及び図２６Ｂに図示のように、半導体パターン用マスクを用いた写真工程によって露光及び現像して半導体パターン用半導体層マスクを形成するが、図１２Ａ及び図１２Ｂに図示のように、データ線１７１のほとんどを完全に覆うように現像する。この時、第３実施例と同様に、接触部の中央部にも半導体層マスク４８を残す。次に、半導体層マスク４８で覆われない上部膜１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑを除去し、接触部であるデータ線の端部１７９、ドレイン電極１７５又は維持蓄電器用導電体１７７の一部で下部膜１７９ｐ、１７５ｐ、１７７ｐを露出し、接触部の中央部で島形に、下部膜１７９ｐ、１７５ｐ、１７７ｐの上部に上部膜１７９ｑ、１７５ｒ、１７７ｑを残す。露出された非晶質シリコン層１５０とドーピングされた非晶質シリコン層１６０をエッチングして半導体層１５１、１５４、１５７を完成する。
次に、図２７に示したように半導体層マスク４８を除去し、データ線１７１及びドレイン電極１７５で覆われないドーピングされた非晶質シリコン層１６４をエッチングして抵抗性接触部材１６１、１６３、１６５、１６７を完成する。
次に、図２８Ａ及び図２８Ｂに示したように、保護膜１８０を積層しパターニングして接触孔１８２、１８５、１８７、１８９を形成する。
次に、第３実施例と同様にアルミニウム全面エッチングを行い、接触孔１８５、１８７、１８９を通して露出された上部膜を除去し、最後に図２２及び２３に示したように、第３実施例と同様に、透明導電物質を積層しパターニングして透明導電膜パターン１９０、９２、９７を形成する。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板である。 図１に示した薄膜トランジスタ表示板のII−II線による断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（１）。 図３ＡのIII−III’線による断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（２）。 図４ＡのIV−IV’線による図であって、図３Ｂの次の段階を示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（３）。 図５ＡのVＢ−VＢ’線による図であって、図４Ｂの次の段階を示した断面図である。 図５ＡのVＢ−VＢ’線による図であって、図５Ｂの次の段階を示した断面図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序にしたがって示した薄膜トランジスタ表示板の配置図（４）。 図７ＡのVIIＢ−VIIＢ’線による図であって、図６の次の段階を示した断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板である。 図８に示した薄膜トランジスタ表示板のIX−IX線による断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。 図１０ＡのXＢ−XＢ’線による断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。 図１１ＡのXIＢ−XIＢ’線による図であって、図１０Ｂの次の段階を示した断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。 図１２ＡのXIIＢ−XIIＢ’線による図であって、図１１Ｂの次の段階を示した断面図である。 図１２ＡのXIIＢ−XIIＢ’線による図であって、図１２Ｂの次の段階を示した断面図である。 本発明の第２実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。 図１４ＡのでXIＶＢ−XIＶＢ’線による図であって、図１３の次の段階を示した断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板である。 図１５に示した薄膜トランジスタ表示板のＸVI−ＸXI’線による断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。 図１７ＡのＸVIIＢ−ＸVIIＢ’線による断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。 図４ＡのＸVIII−ＸVIIIＢ’線による図であって、図１７Ｂの次の段階を示した断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。 図１９ＡのXIXＢ−XIXＢ’線による図であって、図１８Ｂの次の段階を示した断面図である。 図１９ＡのXIXＢ−XIXＢ’線による図であって、図１９Ｂの次の段階を示した断面図である。 本発明の第３実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。 図２１ＡのXXIＢ−XXIＢ’線による図であって、図２０の次の段階を示した断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板である。 図２２に示した薄膜トランジスタ表示板のXXIII−XXIII’線による断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（１）。 図２４ＡのXXIＶＢ−XXIＶＢ’線による断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（２）。 図２５ＡのXXＶＢ−XXＶＢ’線による図であって、図２４Ｂの次の段階を示した断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（３）。 図２６ＡのXXＶIＢ−XXＶIＢ’線による図であって、図２５Ｂの次の段階を示した断面図である。 図２６ＡのXXＶIＢ−XXＶIＢ’線による図であって、図２６Ｂの次の段階を示した断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序によって示した薄膜トランジスタ表示板の配置図（４）。 図２８ＡのXXVIIIＢ−XXVIIIＢ’線による図であって、図２７の次の段階を示した断面図である。
符号の説明
１２３ ゲート電極
９２ ゲート接触補助部材
９７ データ接触補助部材
１１０ 絶縁基板
１２１ ゲート線
１２３ ゲート電極
１２５ ゲート線の端部
１３１ 維持電極線
１３７ 維持電極
１４０ ゲート絶縁膜
１５０ 非晶質シリコン層
１５１、１５４、１５７ 半導体層
１６０、１６１、１６３、１６７ ドーピングされた非晶質シリコン層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ 維持蓄電器用導電体
１７９ データ線の端部
１８０ 保護膜
１８２、１８５、１８７、１８９ 接触孔
１９０ 画素電極
４２、４４、４６、４８ 半導体層マスク
１７９ｐ、１７３ｐ、１７５ｐ、１７７ｐ 下部膜
１７９ｑ、１７３ｑ、１７５ｑ、１７７ｑ 上部膜

Claims (11)

  1. 絶縁基板上に形成されたゲート線を含む第１導電層と、
    前記第１導電層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された半導体層と、
    前記絶縁基板上及び前記半導体層上の少なくとも一部に形成され、データ線と、ドレイン電極と、データ線の端部に位置するデータパッドとを含み、バリアー金属の下部膜とアルミニウム又はアルミニウム合金の上部膜とを含む第２導電層と、
    前記半導体層、前記データ線、前記ドレイン電極及び前記データパッドを覆う保護膜と、
    前記保護膜上に形成され、前記第２導電層と接続されており、画素電極及びデータ接触補助部材を含む第３導電層と、
    を含み、
    前記下部膜は、前記ドレイン電極及び前記データパッドそれぞれの前記上部膜の一部が除去されて露出された第１部分及び第２部分を含み、前記画素電極及び前記データ接触補助部材が、それぞれ前記保護膜に形成された第１及び第２接触孔を介して前記下部膜の前記第１部分及び第２部分と接続され、
    前記第１部分の周りの前記ドレイン電極の上部膜の端部は、前記画素電極とは分離されており、
    前記第２部分の周りの前記データパッドの前記上部膜の端部は、前記データ接触補助部材とは分離されている、薄膜トランジスタアレイ表示板。
  2. 前記下部膜は、Cr、Mo又はMo合金を含む、請求項１に記載の薄膜トランジスタアレイ表示板。
  3. 前記半導体層と前記第２導電層との間に位置する抵抗性接触部材をさらに含む、請求項１に記載の薄膜トランジスタアレイ表示板。
  4. 前記抵抗性接触部材は、前記下部膜と同一の平面形状を有する、請求項３に記載の薄膜トランジスタアレイ表示板。
  5. 前記第３導電層はITO又はIZOからなる、請求項１に記載の薄膜トランジスタアレイ表示板。
  6. 前記保護膜は、前記ゲート線の端部を露出する第３接触孔を有し、
    前記第３導電層は、前記第３接触孔を介して前記ゲート線の端部と接続されるゲート接触補助部材をさらに有する請求項１に記載の薄膜トランジスタアレイ表示板。
  7. 前記下部膜の第１部分及び第２部分は、凹凸を有している、請求項１に記載の薄膜トランジスタアレイ表示板。
  8. 絶縁基板上にゲート線を含む第１導電層を形成するステップと、
    前記第１導電層上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜上に半導体層を形成するステップと、
    前記半導体層上に、バリアー金属の下部膜とアルミニウム又はアルミニウム合金の上部膜とを含む第２導電層を形成するステップと、
    前記第２導電層をパターニングして前記ゲート線と交差するデータ線と、ドレイン電極と、前記データ線の端部に位置するデータパッドとを形成するステップと、
    前記半導体層の前記データ線及び前記ドレイン電極の間のチャンネル部分、前記データ線、前記ドレイン電極及び前記データパッドの一部を覆うとともに、前記ドレイン電極及び前記データパッドのそれぞれの前記上部膜の第１部分及び第２部分を露出させる半導体層マスクを形成するステップと、
    前記半導体層マスクをエッチングマスクとして、前記露出した上部膜の第１部分及び第２部分をエッチングして、前記下部膜の第１部分及び第２部分を露出させるステップと、
    前記データ線、前記ドレイン電極及び前記半導体層マスクをエッチングマスクとして、前記半導体層をエッチングするステップと、
    前記半導体層マスクを除去するステップと、
    前記半導体層、前記データ線、前記ドレイン電極及び前記データパッドを覆う保護膜を形成するステップと、
    前記保護膜に、前記下部膜の第１及び第２部分を露出させる第１及び第２接触孔を形成するステップと、
    前記保護膜上に、前記第１及び第２接触孔を介して、前記下部膜の第１部分及び前記第２部分にそれぞれ接続される画素電極及びデータ接触補助部材を形成するステップと、
    を含む薄膜トランジスタアレイ表示板の製造方法。
  9. 前記半導体層と前記第２導電層との間に抵抗性接触部材を形成するステップと、
    前記半導体層マスクを除去するステップの後に、前記データ線と前記ドレイン電極の間の前記抵抗接触部材を除去するステップとをさらに含む、請求項８に記載の薄膜トランジスタアレイ表示板の製造方法。
  10. 前記半導体層は、非晶質シリコン層からなる、請求項８に記載の薄膜トランジスタアレイ表示板の製造方法。
  11. 前記半導体層マスクを形成するステップにおいて、前記上部膜の第１部分及び第２部分の一部上にも前記半導体層マスクを形成し、前記下部膜の第１部分及び第２部分を露出させるステップにおいて、前記下部膜の第１部分及び第２部分の一部上に前記上部膜の島状部分を残存させるステップと、
    前記第１及び第２接触孔を形成するステップにおいて、前記下部膜の第１及び第２部分を露出させるとともに、前記上部膜の島状部分を露出させ、さらに、前記露出した下部膜の第１部分及び第２部分の一部もエッチングするステップと、
    前記第１及び第２接触孔を形成するステップの後に、全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、請求項８に記載の薄膜トランジスタアレイ表示板の製造方法。
JP2003277161A 2002-07-19 2003-07-18 薄膜トランジスタ表示板及びその製造方法 Expired - Fee Related JP4644417B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020042659A KR100878238B1 (ko) 2002-07-19 2002-07-19 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR1020020068107A KR100878278B1 (ko) 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (3)

Publication Number Publication Date
JP2004056153A JP2004056153A (ja) 2004-02-19
JP2004056153A5 JP2004056153A5 (ja) 2006-08-31
JP4644417B2 true JP4644417B2 (ja) 2011-03-02

Family

ID=31949615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277161A Expired - Fee Related JP4644417B2 (ja) 2002-07-19 2003-07-18 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (3) US7205570B2 (ja)
JP (1) JP4644417B2 (ja)
CN (1) CN100378902C (ja)
TW (1) TWI311815B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060030577A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 박막 트랜지스터 표시판
TWI252587B (en) 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
CN100371814C (zh) * 2005-01-26 2008-02-27 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素电极接触点的制造方法
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101184640B1 (ko) * 2006-03-15 2012-09-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100433338C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN100426511C (zh) * 2006-06-23 2008-10-15 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US8766448B2 (en) * 2007-06-25 2014-07-01 Sensor Electronic Technology, Inc. Chromium/Titanium/Aluminum-based semiconductor device contact
US9064845B2 (en) 2007-06-25 2015-06-23 Sensor Electronic Technology, Inc. Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact
US9514947B2 (en) 2007-06-25 2016-12-06 Sensor Electronic Technology, Inc. Chromium/titanium/aluminum-based semiconductor device contact fabrication
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
TW201039034A (en) * 2009-04-27 2010-11-01 Chunghwa Picture Tubes Ltd Pixel structure and the method of forming the same
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
TWI626731B (zh) * 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI426566B (zh) * 2009-11-05 2014-02-11 Univ Nat Taiwan 薄膜電晶體與其製法
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8288767B2 (en) * 2010-01-04 2012-10-16 National Taiwan University Thin-film transistor and forming method thereof
KR20110116803A (ko) * 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
KR101741732B1 (ko) 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014042125A1 (ja) 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
CN106935598B (zh) * 2017-04-05 2019-08-27 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH07263700A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2001267420A (ja) * 2000-01-07 2001-09-28 Samsung Electronics Co Ltd 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930607A (en) * 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JPH11352515A (ja) * 1998-06-09 1999-12-24 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR100330097B1 (ko) 1998-12-21 2002-10-25 삼성전자 주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR100623974B1 (ko) 1998-12-08 2006-12-05 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100729764B1 (ko) 2000-11-15 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100864490B1 (ko) 2002-06-07 2008-10-20 삼성전자주식회사 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH07263700A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2001267420A (ja) * 2000-01-07 2001-09-28 Samsung Electronics Co Ltd 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
US7615784B2 (en) 2009-11-10
US20070138474A1 (en) 2007-06-21
US20040056251A1 (en) 2004-03-25
US20070138481A1 (en) 2007-06-21
TWI311815B (en) 2009-07-01
CN100378902C (zh) 2008-04-02
US7632723B2 (en) 2009-12-15
TW200402888A (en) 2004-02-16
JP2004056153A (ja) 2004-02-19
US7205570B2 (en) 2007-04-17
CN1495851A (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US6650379B2 (en) Thin film transistor array panel
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
JP2005049880A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100878278B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030094606A (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20010111253A (ko) 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법
KR101002937B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees