KR20010111253A - 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 - Google Patents
박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 Download PDFInfo
- Publication number
- KR20010111253A KR20010111253A KR1020000031831A KR20000031831A KR20010111253A KR 20010111253 A KR20010111253 A KR 20010111253A KR 1020000031831 A KR1020000031831 A KR 1020000031831A KR 20000031831 A KR20000031831 A KR 20000031831A KR 20010111253 A KR20010111253 A KR 20010111253A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- line
- pad
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000010409 thin film Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 150
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 230000009977 dual effect Effects 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 94
- 238000000059 patterning Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 239000011651 chromium Substances 0.000 description 12
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 150000003378 silver Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
먼저, 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선과 게이트선과 나란하여 이중 구조를 가지는 공통 전극선 및 이중의 공통 전극선을 연결하는 연결부를 포함하는 공통 배선을 형성한다. 다음, 게이트 절연막, 반도체층, 저항성 접촉층을 각각 증착하고, 데이터선, 데이터선과 연결되어 있는 소스 전극, 데이터 패드 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선으로 가리지 않는 저항성 접촉층을 식각한 후, 보호막을 적층하고, 반도체층과 함께 패터닝하여, 게이트 패드 상부의 게이트 절연막, 드레인 전극 및 데이터 패드를 노출시키는 접촉 구멍을 형성한다. 이때, 보호막과 반도체층은 다수의 화소가 배열되어 있는 화소 영역에서는 데이터 배선의 모양을 따라 형성하며. 다수의 패드가 형성되어 있는 패드부에서는 대부분 남긴다. 다음, 기판의 상부에 낮은 유전율을 가지는 유기 절연막을 형성하고, 보호막과 반도체층과 함께 패터닝하여 드레인 전극 및 데이터 패드를 드러내는 접촉 구멍을 형성한다. 이때, 게이트 패드 상부의 게이트 절연막도 식각되어 게이트 패드를 드러내는 접촉 구멍이 게이트 절연막에 형성된다. 다음, ITO막을 적층하고 패터닝하여 접촉 구멍을 통하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 각각 형성한다. 이때, 보조 게이트 및 데이터 패드는 접촉 구멍에서 기판과 게이트 절연막의 상부만을 접하도록 형성하는 것이 바람직하다.
Description
본 발명은 박막 트랜지스터 어레이 기판, 그 제조 방법 및 그 수리 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
여기서, 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다. 이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여 반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. 특히, 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 패드부의 접촉 특성을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재할 수 있으나, 다층의 배선을 형성하기 위해서는서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 되어 제조 공정이 복잡해진다.
한편, 박막 트랜지스터가 형성되어 있는 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조함에 있어서 공정 수율을 향상시키기 위해 배선의 단선 또는 단락을 수리할 수 있는 배선 구조를 가지는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 개구율을 확보할 수 있는 동시에 패드부의 접촉 특성을 확보할 수 있는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 박막 트랜지스터 어레이 기판의 수리 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 2는 도 1에서 II-II' 선을 따라 절단한 단면도이고,
도 3은 도 1에서 III-III' 선을 따라 절단한 단면도이고,
도 4a, 5a, 6a 및 7a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 그 공정 순서에 따라 도시한 배치도이고,
도 4b, 5b, 6b 및 7b는 도 4a, 5a, 6a 및 7a에서 각각 IVb-IVb', Vb-Vb', VIb-VIb' 및 VIIb-VIIb' 선을 따라 도시한 각각의 단면도이고,
도 4c, 5c, 6c 및 7c는 도 4a, 5a, 6a 및 7a에서 각각 IVc-IVc', Vc-Vc', VIc-VIc' 및 VIIc-VIIc' 선을 따라 도시한 각각의 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 9는 도 8에서 IX-IX' 선을 따라 절단한 단면도이고,
도 10은 도 8에서 X-X' 선을 따라 절단한 단면도이고,
도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 수리 방법을 도시한 배치도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 배선과 화소 전극 사이에 유기 절연막을 개재하고, 반도체 패턴을 형성할 때 보호막을 식각하여 다른 층으로 형성하는 도전층과 서로 연결하기 위해 도전층을 드러내는 접촉 구멍을 함께 형성하여 제조 방법을 단순화한다.
우선, 절연 기판 위에 가로 방향으로 뻗어 있는 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는게이트 절연막을 적층한다. 이어, 게이트 절연막 상부에 반도체층을 적층하고, 반도체층 상부에 저항성 접촉층과, 서로 분리되어 있는 소스 및 드레인 전극과 소스 전극과 연결되어 있고 게이트선과 교차하여 화소를 정의하는 데이터선을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 및 반도체층을 덮는 보호막을 적층하고, 보호막을 반도체층과 함께 패터닝한 다음, 보호막 및 반도체층을 덮는 절연막을 형성한다. 이어, 보호막, 반도체층 및 절연막을 패터닝한다.
보호막 및 반도체층과 보호막, 반도체층 및 절연막을 패터닝하는 단계에서 보호막 및 절연막에 드레인 전극을 드러내는 제1 및 제2 접촉 구멍을 형성하며, 절연막 상부에 제1 및 제2 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극을 형성할 수 있다.
게이트 배선과 동일한 층에 화소 전극과 중첩되어 유기 용량을 형성하는 공통 배선을 형성할 수 있으며, 공통 배선은 게이트선과 나란한 이중 구조의 공통 전극선과 이중의 공통 전극선을 서로 연결하는 연결부를 포함하는 것이 바람직하다. 이때, 보호막과 반도체 패턴은 공통 전극선의 상부까지 연장되도록 형성할 수 있으며, 절연막, 보호막 및 반도체층 패터닝 단계에서 공통 전극선 상부의 게이트 절연막을 드러내는 개구부를 형성할 수 있다.
데이터 배선 형성 단계에서 양단이 게이트선과 공통 전극선과 중첩하는 수리용 도전막을 형성할 수 있다.
여기서, 제2 접촉 구멍은 제1 접촉 구멍의 안쪽에 형성하는 것이 바람직하다.
게이트 배선은 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 포함하며, 데이터 배선은 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 포함할 수 있다. 이때, 게이트 절연막과 절연막, 반도체 패턴 및 보호막은 게이트 패드를 드러내는 제3 및 제4 접촉 구멍을 가지며, 절연막과 보호막 또는 반도체 패턴은 데이터 패드를 드러내는 제5 및 제6 접촉 구멍을 가지는 것이 바람직하다. 화소 전극과 동일한 물질로 이루어져 있으며, 제3 및 제4 접촉 구멍과 제5 및 제6 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
여기서, 제3 접촉 구멍은 보호막 및 반도체층 패터닝 단계에서 제3 접촉 구멍에 대응하는 제7 접촉 구멍을 형성하여 게이트 절연막을 드러내고, 보호막, 절연막 및 반도체층 패터닝 단계에서 게이트 절연막을 식각하여 형성하는 것이 바람직하다. 제3 접촉 구멍은 제4 접촉 구멍보다 작게 형성할 수 있으며, 제3 및 제4 접촉 구멍은 게이트 패드보다 크게 형성할 수 있으며, 보조 게이트 패드는 제3 접촉 구멍을 덮고 제4 접촉 구멍의 경계 안쪽으로 형성하는 것이 바람직하다.
제3 접촉 구멍은 게이트 패드보다 작게, 제4 접촉 구멍은 게이트 패드보다 크게 형성할 수 있으며, 보조 게이트 패드는 제4 접촉 구멍의 경계 안쪽 게이트 절연막의 상부에만 형성하는 것이 바람직하다.
제5 및 제6 접촉 구멍은 데이터 패드보다 크게 형성할 수 있으며, 절연막, 보호막 및 반도체층 패터닝 단계에서 제5 및 제6 접촉 구멍을 통하여 게이트 절연막을 드러내며, 보조 데이터 패드는 게이트 절연막 상부에만 형성하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판, 그 제조 방법 및 수리 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 2 및 도 3은 도 1에서 II-II' 및 III-III' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10)의 상부에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 구리 합금(Cu alloy) 등의 금속 또는 도전체로 만들어진 게이트 배선고 유지 배선 또는 공통 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)에 주사 신호 또는 게이트 신호를 외부로부터 전달하기 위한 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다. 또한, 공통 배선은 게이트선(22)과 나란하게 형성되어 있으며, 이중 구조를 가지는 공통 전극선(23, 25) 및 두 개의 공통 전극선(23, 25)을 연결하는 공통 전극선 연결부(27)를 포함한다. 여기서, 유지 배선(23, 25, 27)은 후술할 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 향상시키는 기능을 가지며, 게이트선(22)이 단선 또는 단락되는 경우에 후술할 수리용 도전막(67)과 함께 게이트선(22)에 전달되는 신호를 우회시키는 기능을 가진다. 게이트 배선(22, 24, 26)이 화소 전극(82)과 중첩되어 화소의 전하 보존 능력을 확보하는 경우에 공통 배선은 생략할 수 있다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 공통 배선(23, 25, 27)을 덮고 있으며, 게이트 절연막(30)에는 게이트 패드(24)보다 크게 형성되어 게이트 패드(24) 및 그 주변의 기판(10)을 드러내는 접촉 구멍(34)이 형성되어 있다.
게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 박막 트랜지스터의 반도체 패턴(42, 47)이 형성되어 있다. 반도체 패턴(42, 47) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(55, 56, 57)이 분리되어 형성되어 있다.
저항성 접촉층(55, 56) 위에는 저저항을 가지는 알루미늄 계열 또는 구리 계열 또는 은 계열의 도전 물질 또는 접촉 특성이 좋은 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 등의 도전 물질로 이루어진 데이터 배선이 형성되어 있으며, 저항성 접촉층(57) 위에는 데이터 배선과 동일한 물질로 이루어진 수리용 도전막(67)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어게이트선(22)과 단위 화소를 정의하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)과 연결되어 있으며 저항성 접촉층(55) 위에 위치하는 박막 트랜지스터의 소스 전극(65)을 포함하며 저항성 접촉층(55) 상부에 형성되어 있는 데이터선부(62, 65, 68) 및 데이터선부(62, 65, 68)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽의 저항성 접촉층(56)의 상부에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다. 저항성 접촉층(57) 상부에 형성되어 있는 수리용 도전막(67)의 양단은 게이트선(22)과 공통 전극선(25)과 중첩한다.
데이터 배선(62, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 저저항을 가지는 도전 물질의 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
이때, 저항성 접촉층(55, 56)은 데이터 배선(62, 65, 66, 68)과 동일한 모양을 가진다.
데이터 배선(62, 65, 66, 68) 및 데이터 배선으로 가리지 않는 반도체 패턴(42) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66)을 드러내는 접촉 구멍(76)을 가지고 있으며, 보호막(70)은 질화 규소나 산화 규소로 이루어질 수 있다. 또한, 보호막(70)에는 데이터 패드(68)를 드러내는 접촉 구멍(78)이 형성되어 있다. 또한, 보호막(70)은 반도체 패턴(42)과 단위 화소의게이트 절연막(30)을 드러내도록 데이터 배선(62, 65, 66, 68)을 따라 형성되어 있으며, 공통 배선(23, 25) 상부까지 연장되어 형성되어 있다.
이때, 보호막(70)은 반도체 패턴(42)과 유사한 모양으로 형성되어 있다. 구체적으로, 접촉 구멍(76, 68)을 제외한 보호막(70)은 반도체 패턴(40)과 동일한 모양으로 형성되어 있다.
보호막(70) 및 게이트 절연막(30)의 상부에는 낮은 유전율을 가지며 평탄화가 우수한 유기 물질로 이루어진 유기 절연막(90)이 형성되어 있다. 유기 절연막(90)에는 드레인 전극(66)과 데이터 패드(68)를 드러내는 접촉 구멍(96, 98)이 형성되어 있으며, 보호막(70) 및 반도체 패턴(42)과 함께 게이트 패드(24)와 접촉 구멍(34) 둘레의 게이트 절연막(30)을 드러내는 접촉 구멍(94) 및 유지 전극(23, 25) 상부의 게이트 절연막(30)을 드러내는 개구부(92)를 가진다. 여기서, 유기 절연막(90)의 접촉 구멍(96)은 보호막(70)의 접촉 구멍(76)보다 작지만, 동일한 크기로 형성할 수도 있다.
화소의 유기 절연막(90)과 개구부(92)를 통하여 드러난 게이트 절연막(30) 상부에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 한편, 접촉 구멍(94)의 안에는 화소 전극(82)과 동일한 물질로 이루어져 있으며 접촉 구멍(34)을 통하여 게이트 패드(24)와 연결되어 있는 보조 게이트 패드(84)가 형성되어 있으며, 데이터 패드(68) 위에는 접촉 구멍(78)을 통하여 이와 연결되는 보조 데이터 패드(88)가 형성되어 있으며, 이들(84, 88)은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판에서는 게이트선(22) 및 데이터선(62) 상부에 유전율을 가지는 유기 절연막(90)이 형성되어 있어 게이트선(22)과 데이터선(62)과 가장자리 부분이 중첩되도록 화소 전극(82)이 형성될 수 있다. 따라서 높은 개구율을 확보할 수 있는 동시에 화소 전극(82)은 개구부(92)를 통하여 드러난 게이트 절연막(30)을 사이에 두고 중첩되어 있어 유지 용량을 충분히 확보할 수 있다.
그러면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 4a 내지 7c와 앞서의 도 1 및 도 3을 참고로 하여 상세히 설명한다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 이어, 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 또는 구리 또는 구리 합금 또는 은 계열 등과 같이 저저항을 가지는 도전 물질을 단일막 또는 다층막을 차례로 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선과 게이트선(22)과 나란하며 이중 구조를 가지는 공통 전극선(23, 25) 및 이중 구조의공통 전극선(23, 25)을 서로 연결하는 공통 전극선 연결부(27)를 포함하는 공통 배선을 형성한다. 본 발명의 바람직한 실시예에서는 게이트 배선(22, 24, 26) 및 공통 배선(23, 25, 27)을 크롬의 하부막과 알루미늄 계열의 금속으로 이루어진 상부막으로 형성하였다.
다음, 도 5a 내지 5c에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 저항성 접촉층(50)을 화학 기상 증착법을 이용하여 각각 증착하고, 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 또는 구리 또는 구리 합금 또는 은 계열 등과 같은 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 건식 또는 습식 식각으로 패터닝하여 게이트선(22)과 교차하여 매트릭스 형태의 화소를 정의하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선과 수리용 도전막(67)을 형성한다. 본 발명의 실시예에서 데이터 배선(62, 65, 66, 68) 및 수리용 도전막(67)은 크롬의 하부막과 알루미늄 계열의 상부막으로 형성하였다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이때, 수리용 도전막(67)의 하부에도 도핑된 비정질 규소층(57)이 남게 된다.
다음으로, 도 6a 내지 도 6c에 도시한 바와 같이, 질화 규소 또는 산화 규소와 같은 절연 물질로 이루어진 보호막(70)을 적층한 후 마스크를 이용한 사진 식각 공정으로 반도체층(40)과 함께 건식 식각으로 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 노출시키는 접촉 구멍(74, 76, 78)을 가지는 반도체 패턴(42) 및 보호막(70)을 형성한다. 이때, 다수의 화소가 매트릭스 모양으로 배열되어 있는 화소 영역에서 보호막(70)과 반도체 패턴(42)은 데이터 배선(62, 65, 66)을 따라 패터닝하여 도 6a 및 도 6b에서 보는 바와 같이 반도체 패턴(42)은 데이터 배선(62, 65, 66)과 유사한 모양으로 가지며, 대부분의 게이트 절연막(30)은 드러나고, 수리용 도전막(67)의 하부에는 도 6c에서 보는 바와 같이 반도체 패턴(47)이 식각되지 않고 남게 되고, 도 6a에서 보는 바와 같이 반도체 패턴(42)은 유지 배선(23, 25)의 상부까지 연장되도록 형성한다. 또한, 게이트 패드(24) 및 데이터 패드(68)가 형성되어 있는 패드부에서 도 6c에서 보는 바와 같이 반도체 패턴(42)과 보호막(90)은 접촉 구멍(74, 78)을 제외하고 대부분 남도록 형성한다. 화소 영역에서 반도체 패턴(42)은 접촉 구멍(76)을 제외한 보호막(70)과 동일한 모양을 가지며, 패드부에서 보호막(70)은 데이터 패드(68)의 하부를 제외한 반도체 패턴(42)과 동일한 모양을 가진다. 이때, 패드부에서 반도체 패턴(42)과 보호막(70)을 모두 제거할 수도 있으며, 두 개의 접촉 구멍(74, 78) 모두 패드(24, 69)보다 넓게 형성할 수 있으며, 작게 형성할 수도 있다.
이때, 본 발명의 실시예와 같이, 하부막을 크롬으로 상부막을 알루미늄 계열의 금속으로 데이터 배선(62, 65, 66, 68)을 형성할 때, 이후에 형성하는 ITO의 화소 전극(82) 및 보조 데이터 패드(88)와 드레인 전극(66) 및 데이터 패드(68)의 접촉 특성을 향상시키기 위해 알루미늄 전면 식각을 실시하여 접촉 구멍(76, 78)을 통하여 드러난 드레인 전극(66) 및 데이터 패드(68)에서 알루미늄 계열의 금속을 제거하는 것이 바람직하다.
다음, 도 7a 내지 도 7c에서 보는 바와 같이, 기판(10)의 상부에 4 이하의 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질의 절연막(90)을 형성하고, 마스크를 이용한 사진 식각 공정으로 식각하여 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(68)를 드러내는 접촉 구멍(96, 94, 98)을 형성하고 공통 배선(23, 25) 상부의 게이트 절연막(30)을 드러내는 개구부(92)를 형성한다. 이때, 게이트 절연막(30)이 드러날 때까지 식각하면, 도 6c에서 접촉 구멍(74)을 게이트 패드(24)보다 크게 형성하는 경우에 접촉 구멍(74)에 대응하는 부분에서는 게이트 절연막(30)이 식각되어 게이트 패드(24)를 드러내는 접촉 구멍(34)이 형성되고 접촉 구멍(94)의 가장자리 둘레에서는 게이트 절연막(30)의 일부가 드러나게 된다. 여기서, 보호막(70) 및 반도체 패턴(40)을 함께 패터닝하는 공정에서 데이터 패드(68)를 드러내는 접촉 구멍(78)도 데이터 패드(68)보다 넓게 형성하고, 보호막(70)의 접촉 구멍(78)보다 유기 절연막(90)의 접촉 구멍(98)을 크게 형성하는 경우에는 데이터 패드(68)의 주변에도 기판(10)과 게이트 절연막(30)이 드러나도록 유기 절연막(90)의 접촉 구멍(98)을 형성할 수 있음을 알 수 있다. 또한, 보호막(70) 및 반도체 패턴(40)을 함께 패터닝하는 공정에서 보호막(70)의 접촉 구멍(74, 78)을 패드(24, 68)보다 작게 형성하고, 유기 절연막(90)의 접촉구멍(94, 98)을 패드(24, 68)보다 크게 형성하는 경우에는 패드(24, 68)의 주변에 게이트 절연막(30)이 드러나도록 접촉 구멍(94, 98)을 형성할 수 있음을 알 수 있다. 따라서, 패드(24, 68)의 주변에 기판(10) 또는 게이트 절연막(30)을 드러내기 위해서는 유기 절연막(90)의 접촉 구멍(94, 98)은 패드(24, 68)보다 크게 형성하는 것이 바람직하다.
여기서도, 본 발명의 실시예와 같이, 하부막을 크롬으로 상부막을 알루미늄 계열의 금속으로 게이트 배선(22, 24, 26)을 형성할 때, 이후에 형성하는 ITO의 보조 게이트 패드(84)와 게이트 패드(28)의 접촉 특성을 향상시키기 위해 알루미늄 전면 식각을 실시하여 접촉 구멍(34, 94)을 통하여 드러난 게이트 패드(24)에서 알루미늄 계열의 금속을 제거하는 것이 바람직하다.
다음, 도 1 내지 도 3에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(94, 98)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 이때, 화소 전극(82)은 게이트선(22) 및 데이터선(62)과 중첩되도록 형성하여 개구율을 향상시킨다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법에서는 반도체 패턴과 함께 패드부를 드러내는 접촉 구멍(74, 78)을 함께 형성하여 5매의 마스크를 이용한 사진 식각 공정으로 박막 트랜지스터 어레이 기판을 완성하여 제조 공정을 단순화할 수 있다. 또한, 패드(74, 78)와 연결되는 ITO의 보조 게이트 및 데이터 패드(84, 88)를 기판(10)과 보호막(70)의 상부에만 접하도록 형성할 수 있어 패드들의 접촉 특성을 향상시킬 수 있다.
또한, 본 발명의 제1 실시예에서는 공통 배선(23, 25)의 상부에 개구부(92)를 형성하여 화소 전극(82)과 공통 배선(23, 25)이 게이트 절연막(30)만을 사이에 두고 중첩되어 있어 유지 용량을 충분히 확보할 수 있다. 유지 용량이 충분한 경우에 개구부를 형성하지 않을 수도 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.
도 8은 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고, 도 9 및 도 10은 도 8에서 IX-IX' 및 X-X' 선을 따라 각각 절단한 단면도이다.
도 8 내지 도 10에서 보는 바와 같이, 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 구조 대부분은 제1 실시예와 동일하다.
단, 유기 절연막(90)은 공통 배선(23, 25) 상부의 게이트 절연막(30)을 드러내는 개구부를 가지고 있지 않으며, 드레인 전극(66)이 제1 실시예보다 공통 배선(23, 25)을 따라 가로 방향으로 연장되어 있으며, 드레인 전극(66)을 드러내는 접촉 구멍(76, 96) 또한 가로 방향으로 연장되어 형성되어 있다. 또한, 게이트 패드(24)를 드러내는 게이트 절연막(30)의 접촉 구멍(34)은 게이트 패드(24)보다 작게 형성되어 있으며, 유기 절연막(90)에는 보호막(70) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(94)이 게이트 패드(24)보다 넓게 형성되어 있다. 또한, 유기 절연막(90)에는 보호막(70) 및 반도체 패턴(42)과 함께 데이터패드(68)를 드러내는 접촉 구멍(98)이 데이터 패드(24)보다 넓게 형성되어 있다. 이때, 게이트 및 데이터 패드(24, 68)를 덮는 각각의 보조 게이트 및 데이터 패드(84, 88)는 접촉 구멍(94, 98)을 통하여 드러난 게이트 절연막(30)의 상부에 형성되어 있다.
이러한 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는 도 6a 내지 도 6c에서와 같이 보호막(70)과 반도체층(40)을 패터닝하는 공정에서 게이트 패드(24) 및 데이터 패드(68)를 드러내는 접촉 구멍을 게이트 패드(24) 및 데이터 패드(68)보다 작게 형성하고, 유기 절연막(90)을 패터닝하여 접촉 구멍(94, 98)을 형성할 때 게이트 패드(24) 및 데이터 패드(68)보다 크게 접촉 구멍(94, 98)을 형성하여 패드(24, 68)의 주변 둘레에 게이트 절연막(30)이 드러나도록 형성한다. 이어, 화소 전극(82)을 형성할 때, 패드(24, 68)의 주변 둘레에 게이트 절연막(30) 상부에만 보조 게이트 및 데이터 패드(84, 88)를 형성한다.
한편, 이러한 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 구조에서는 수리용 도전막(67)을 이용하여 게이트선(22)의 단선을 수리할 수 있으며, 도면을 참조하여 구체적으로 설명하기로 한다.
도 11은 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판에서 게이트선의 단선을 수리하는 방법을 도시한 배치도이다.
도 11에서 보는 바와 같이, A 부분에서 게이트선(22)이 단선되는 경우에는 A 부분의 양쪽에 위치하는 B1, B2, B3, B4 부분에 레이저를 조사하여 수리용 도전막(67)과 게이트선(22) 및 공통 전극선(25)을 단락시켜, 게이트선(22)에 전달되는 신호를 B2와 B3 사이의 공통 전극선(25)을 이용하여 우회시킨다. 이때, 공통 배선(23, 25, 27) 전체에 게이트선(22)의 신호가 전달되는 것을 방지하기 위해 B2 및 B3에 인접한 공통 배선(25, 27)의 C 부분을 레이저를 이용하여 단선시킨다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법에서 낮은 유전율을 가지는 유기 절연막을 사이에 두고 화소 전극과 게이트선 및 데이터선을 중첩하도록 형성함으로써 개구율을 확보할 수 있으며, 패드부에서 게이트 및 데이터 패드와 연결되는 ITO의 보조 패드들을 기판 또는 보호막 상부에 형성하여 패드들의 접촉 특성을 확보할 수 있다. 또한, 반도체 패턴과 보호막 또는 유기 절연막을 함께 패터닝하여 접촉 구멍을 함께 형성하여 제조 공정을 단순화할 수 있다.
Claims (37)
- 절연 기판,상기 기판 상부에 형성되어 있으며, 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,상기 기판 상부에 형성되어 상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 패턴 상부에 형성되어 있는 반도체 패턴,상기 반도체 패턴 상부에 형성되어 있는 저항성 접촉층,상기 저항성 접촉층 상부에 형성되어 있으며, 서로 분리되어 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 게이트선과 교차하여 상기 화소를 정의하는 데이터선을 포함하는 데이터 배선,상기 데이터 배선 및 상기 반도체 패턴을 덮고 있으며, 상기 반도체 패턴과 함께 상기 데이터 배선 모양을 따라 형성되어 있는 보호막,상기 게이트 절연막 상부에 형성되어 있으며, 상기 보호막 패턴 및 반도체 패턴을 덮고 있는 절연막을 포함하는 박막 트랜지스터 어레이 기판.
- 제1항에서,상기 보호막 및 상기 절연막은 상기 드레인 전극을 드러내는 제1 및 제2 접촉 구멍을 가지며,상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있으며, 상기 절연막 상부에 형성되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 어레인 기판.
- 제2항에서,상기 게이트 배선과 동일한 층으로 형성되어 있으며, 상기 화소 전극과 중첩되어 유기 용량을 형성하는 공통 배선을 더 포함하는 박막 트랜지스터 어레이 기판.
- 제3항에서,상기 공통 배선은 상기 게이트선과 나란하게 이중으로 형성되어 있는 공통 전극선과 이중의 공통 전극선을 서로 연결하는 연결부를 포함하는 박막 트랜지스터 어레이 기판.
- 제4항에서,상기 보호막과 상기 반도체 패턴은 상기 공통 전극선의 상부까지 연장되어 있는 박막 트랜지스터 어레이 기판.
- 제5항에서,상기 절연막, 보호막 및 반도체 패턴은 상기 공통 전극선 상부의 상기 게이트 절연막을 드러내는 개구부를 가지는 박막 트랜지스터 어레이 기판.
- 제4항에서,상기 데이터 배선과 동일한 층으로 형성되어 있으며, 양단이 상기 게이트선과 상기 공통 전극선과 중첩하는 수리용 도전막을 더 포함하는 박막 트랜지스터 어레이 기판.
- 제2항에서,상기 제2 접촉 구멍은 상기 제1 접촉 구멍의 안쪽에 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제2항에서,상기 제1 접촉 구멍을 제외한 상기 보호막은 상기 반도체 패턴과 동일한 모양으로 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제2항에서,상기 화소 전극의 가장자리는 상기 절연막을 사이에 두고 상기 게이트선 및 상기 데이터선과 중첩하는 박막 트랜지스터 어레이 기판.
- 제2항에서,상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 포함하며,상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 포함하며,상기 게이트 절연막과 상기 절연막, 반도체 패턴 및 보호막은 상기 게이트 패드를 드러내는 제3 및 제4 접촉 구멍을 가지며,상기 절연막과 상기 보호막 또는 상기 반도체 패턴은 상기 데이터 패드를 드러내는 제5 및 제6 접촉 구멍을 가지며,상기 화소 전극과 동일한 물질로 이루어져 있으며, 상기 제3 및 제4 접촉 구멍과 상기 제5 및 제6 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 박막 트랜지스터 어레이 기판.
- 제11항에서,상기 제3 접촉 구멍은 상기 제4 접촉 구멍보다 작은 박막 트랜지스터 어레이 기판.
- 제12항에서,상기 제3 및 제4 접촉 구멍은 상기 게이트 패드보다 크게 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제13항에서,상기 보조 게이트 패드는 제3 접촉 구멍을 덮고 있으며, 제4 접촉 구멍의 경계 안쪽에 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제14항에서,상기 보조 게이트 패드는 상기 기판 및 상기 게이트 절연막과 접하는 박막 트랜지스터 어레이 기판.
- 제12항에서,상기 제3 접촉 구멍은 상기 게이트 패드보다 작고 상기 제4 접촉 구멍은 상기 게이트 패드보다 크게 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제16항에서,상기 보조 게이트 패드는 제4 접촉 구멍의 경계 안쪽 상기 게이트 절연막의 상부에만 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제11항에서,상기 제5 및 제6 접촉 구멍은 상기 데이터 패드보다 크게 형성되어 있는 박막 트랜지스터 어레이 기판.
- 제18항에서,상기 제5 및 제6 접촉 구멍은 동일한 모양을 가지는 박막 트랜지스터 어레이 기판.
- 제19항에서,상기 제5 및 제6 접촉 구멍을 통하여 상기 게이트 절연막이 드러나 있으며, 상기 보조 데이터 패드는 상기 게이트 절연막 상부에만 형성되어 있는 박막 트랜지스터 어레이 기판.
- 절연 기판 위에 가로 방향으로 뻗어 있는 게이트선 및 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 상부에 반도체층을 적층하는 단계,상기 반도체층 상부에 저항성 접촉층을 형성하는 단계,서로 분리되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있고 상기 게이트선과 교차하여 상기 화소를 정의하는 데이터선을 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 및 상기 반도체층을 덮는 보호막을 적층하는 단계,상기 보호막을 상기 반도체층과 함께 패터닝하는 단계,상기 보호막 및 상기 반도체층을 덮는 절연막을 형성하는 단계,상기 보호막, 상기 반도체층 및 상기 절연막을 패터닝하는 단계을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제21항에서,상기 보호막 및 반도체층과 상기 보호막, 상기 반도체층 및 상기 절연막 패터닝 단계에서 상기 보호막 및 상기 절연막에 상기 드레인 전극을 드러내는 제1 및 제2 접촉 구멍을 형성하며,상기 절연막 상부에 상기 제1 및 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레인 기판의 제조 방법.
- 제22항에서,상기 게이트 배선과 동일한 층에 상기 화소 전극과 중첩되어 유기 용량을 형성하는 공통 배선을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제23항에서,상기 공통 배선은 상기 게이트선과 나란한 이중 구조의 공통 전극선과 이중의 공통 전극선을 서로 연결하는 연결부를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제24항에서,상기 보호막과 상기 반도체 패턴은 상기 공통 전극선의 상부까지 연장되도록 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제25항에서,상기 절연막, 보호막 및 반도체층 패터닝 단계에서 상기 공통 전극선 상부의 상기 게이트 절연막을 드러내는 개구부를 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제24항에서,상기 데이터 배선 형성 단계에서 양단이 상기 게이트선과 상기 공통 전극선과 중첩하는 수리용 도전막을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제22항에서,상기 제2 접촉 구멍은 상기 제1 접촉 구멍의 안쪽에 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제22항에서,상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 포함하며,상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 포함하며,상기 게이트 절연막과 상기 절연막, 반도체 패턴 및 보호막은 상기 게이트 패드를 드러내는 제3 및 제4 접촉 구멍을 가지며,상기 절연막과 상기 보호막 또는 상기 반도체 패턴은 상기 데이터 패드를 드러내는 제5 및 제6 접촉 구멍을 가지며,상기 화소 전극과 동일한 물질로 이루어져 있으며, 상기 제3 및 제4 접촉 구멍과 상기 제5 및 제6 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제29항에서,상기 제3 접촉 구멍은상기 보호막 및 반도체층 패터닝 단계에서 상기 제3 접촉 구멍에 대응하는 제7 접촉 구멍을 형성하여 상기 게이트 절연막을 드러내고, 상기 보호막, 절연막 및 반도체층 패터닝 단계에서 상기 게이트 절연막을 식각하여 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제30항에서,상기 보호막, 반도체층 및 절연막 패터닝 단계에서 상기 제3 접촉 구멍은 상기 제4 접촉 구멍보다 작게 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제31항에서,상기 제3 및 제4 접촉 구멍은 상기 게이트 패드보다 크게 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제32항에서,상기 보조 게이트 패드는 제3 접촉 구멍을 덮고 제4 접촉 구멍의 경계 안쪽으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제30항에서,상기 제3 접촉 구멍은 상기 게이트 패드보다 작게, 상기 제4 접촉 구멍은 상기 게이트 패드보다 크게 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제34항에서,상기 보조 게이트 패드는 제4 접촉 구멍의 경계 안쪽 상기 게이트 절연막의 상부에만 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제29항에서,상기 제5 및 제6 접촉 구멍은 상기 데이터 패드보다 크게 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제36항에서,상기 절연막, 보호막 및 반도체층 패터닝 단계에서 상기 제5 및 제6 접촉 구멍을 통하여 상기 게이트 절연막을 드러내며, 상기 보조 데이터 패드는 상기 게이트 절연막 상부에만 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000031831A KR100623987B1 (ko) | 2000-06-09 | 2000-06-09 | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000031831A KR100623987B1 (ko) | 2000-06-09 | 2000-06-09 | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010111253A true KR20010111253A (ko) | 2001-12-17 |
| KR100623987B1 KR100623987B1 (ko) | 2006-09-13 |
Family
ID=41752170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000031831A KR100623987B1 (ko) | 2000-06-09 | 2000-06-09 | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623987B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| KR100492728B1 (ko) * | 2001-12-29 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법 |
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
-
2000
- 2000-06-09 KR KR1020000031831A patent/KR100623987B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100492728B1 (ko) * | 2001-12-29 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법 |
| KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623987B1 (ko) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695299B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4413337B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4644417B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100366768B1 (ko) | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2006133769A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR20090096226A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623987B1 (ko) | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100759968B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878238B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100686224B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
| KR100864490B1 (ko) | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100878278B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100656913B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100777694B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |