KR101002937B1 - 박막트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents
박막트랜지스터 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101002937B1 KR101002937B1 KR1020030056233A KR20030056233A KR101002937B1 KR 101002937 B1 KR101002937 B1 KR 101002937B1 KR 1020030056233 A KR1020030056233 A KR 1020030056233A KR 20030056233 A KR20030056233 A KR 20030056233A KR 101002937 B1 KR101002937 B1 KR 101002937B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- pattern
- forming
- data line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910000838 Al alloy Inorganic materials 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 상부 금속층과 하부 금속층의 이중 금속층 구조를 갖는 데이터 배선과 그 하부에 저항성 접촉층 및 반도체층을 갖는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다. 본 발명은 절연 기판의 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와, 반도체층 패턴과 상기 반도체층 패턴 상부에 데이터선, 소스 전극 및 드레인 전극을 포함하며 하부막과 상기 하부막 상부의 상부막을 갖는 데이터배선을 형성하는 단계와, 상기 드레인 전극의 상기 하부막과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는, 상기 상부막이 사진 식각 공정으로 데이터선과 소스 및 드레인 전극과 상기 드레인 전극과 상기 화소전극을 연결하는 접촉 구멍을 갖도록 하는 단계와, 상기 반도체층 패턴을 형성을 위한 감광막 패턴을 형성하는 단계와, 상기 하부막을 식각하는 단계와, 상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법 및 그 박막 트랜지스터 어레이 기판에 관한 것이다. 이에 의해 화면의 떨림현상을 방지할 수 있고, 저저항을 갖는 데이터 배선을 얻을 수 있으며 접촉 구멍도 안정적으로 형성할 수 있다.
화면의 떨림현상, 저저항 배선
Description
도1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판이고,
도2는 도1에 도시한 박막 트랜지스터 어레이 기판을 II-II 선을 따라 잘라 도시한 단면도이고,
도3a, 5a, 6a, 9a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 어레이 기판의 배치도이고,
도4는 본 발명의 실시예에 따른 게이트 절연막, 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층한 단면도이고,
도3b는 도3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도5b는 도5a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도3b의 다음 단계를 도시한 단면도이고,
도6b는 도6a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도5b의 다음 단계를 도시한 단면도이고,
도7은 본 발명의 실시예에 따른 반도체층 패턴 형성을 위한 감광막 패턴을 도시한 것이고,
도8은 도6a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도6b의 다음 단계를 도시한 단면도이고,
도9b는 도 9a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도8의 다음 단계를 도시한 단면도이다.
본 발명은 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 상부 금속층과 하부 금속층의 이중 금속층 구조를 갖는 데이터 배선과 그 하부에 저항성 접촉층 및 반도체층을 갖는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
이러한 액정 표시 장치에서도, 신호 지연을 방지하기 위하여 영상 신호를 전달하는 데이터 배선은 저 저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 저 저항 물질을 사용하는 것이 일반적이다. 그러나 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)를 사용하여 화소 전극을 형성하는 경우에 알루미늄 또는 알루미늄 합금의 드레인 전극과 ITO 또는 IZO의 화소 전극이 접촉하는 접촉부에서 알루미늄 또는 알루미늄 합금의 배선이 부식되거나 접촉부의 접촉저항이 문제점이 발생한다. 또한, 규소로 이루어진 반도체층과 연결되는 데이터 배선을 알루미늄 또는 알루미늄 합금으로 형성하는 경우에는 알루미늄이 반도체층으로 확산되어 배선이 손상되는 문제점이 발생한다. 따라서 데이터 배선에는 ITO 또는 IZO, 또는 반도체층과 접촉 특성이 우수한 다른 금속을 개재하고, 접촉부에서는 알루미늄층 또는 알루미늄 합금층을 제거하는 것이 바람직하다.
그런데 반도체층과 금속층을 적층한 후 식각하는 공정에서, 반도체층의 선폭을 금속층에 대해 상대적으로 매우 크게 하는 경우 백라이트에서 빛이 투영되는 과정에서 패널 상에 화면 떨림 현상이 나타나게 되는 문제점이 있을 수 있다. 그러나 반도체층의 선폭을 금속층과 거의 같은 선폭을 갖도록 감광막의 패턴을 형성하는 경우, 반도체층의 식각과정에서 금속층이 식각되어 배선저항을 증가시키는 문제가 있을 수 있었다.
본 발명의 목적은 화면 떨림 현상을 방지하면서도 데이터 배선상의 저항이 적은 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기의 목적은 본 발명에 따라 절연 기판의 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와, 반도체층 패턴과 상기 반도체층 패턴 상부에 데이터선, 소스 전극 및 드레인 전극을 포함하며 하부막과 상기 하부막 상부의 상부막을 갖는 데이터배선을 형성하는 단계와, 상기 드레인 전극의 상기 하부막과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는, 상기 상부막이 사진 식각 공정으로 데이터선과 소스 및 드레인 전극과 상기 드레인 전극과 상기 화소전극을 연결하는 접촉 구멍을 갖도록 하는 단계와, 상기 반도체층 패턴을 형성을 위한 감광막 패턴을 형성하는 단계와, 상기 하부막을 식각하는 단계와, 상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법에 의해 달성될 수 있다.
여기서, 상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는, 채널부가 형성되어질 부분을 덮는 상기 감광막을 제거하는 단계와, 상기 채널에 드러나 하부막을 제거하는 단계를 더 포함하는 것이 바람직하며, 상기 제조방법은 상기 반도체층 패턴과 상기 하부막 사이에 불순물이 도핑되어 있는 저항성 접촉층을 형성하는 단계와 상기 감광막 패턴을 제거하고 상기 저항성 접촉층을 제거하는 단계를 더 포함하도록 할 수 있다.
상기 감광막 패턴은 상기 데이터배선의 끝 부분과 상기 접촉 구멍을 가리는 제1 반도체 패턴용 감광막 패턴과 채널부가 형성되어질 부분에 슬릿마스크를 이용한 제2 반도체 패턴용 감광막 패턴을 갖는 것이 바람직하다. 여기서,상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는, 상기 하부막을 식각하는 단계 이후에 채널부가 형성되어질 부분을 덮는 상기 채널에 드러나 하부막을 제거하는 단계를 더 포함하도록 할 수 있다.
상기 박막 트랜지스터 어레이 기판의 제조방법에서 상기 데이터선 하부의 상기 반도체층의 선폭은 상기 데이터선의 상기 상부막의 선폭으로부터 소정의 허용범위 내의 차이 값을 갖도록 하는 것이 바람직하다. 그리고 상기 하부막은 배리어 금속으로 형성하고, 상기 상부막은 알루미늄 또는 알루미늄 합금으로 형성할 수 있다.
또한 상기의 목적은 본 발명에 따라 절연 기판 위에 형성되어 있으며, 게이트선 및 게이트전극을 갖는 게이트 배선과, 상기 게이트 배선을 덮는 게이트 절연막과, 상기 게이트 절연막 상부에 형성되어 있는 반도체층 패턴과, 상기 반도체층 패턴 상부에 형성되어 있으며, 배리어 금속으로 이루어진 하부막과 상기 하부막의 상부에 위치하는 상부막을 갖고, 상기 게이트선과 교차하고 상기 반도체층 패턴과 같은 패턴에 의해 상기 하부막이 형성되는 데이터 라인과, 소스전극과 드레인 전극을 포함하는 데이터배선과, 상기 반도체층 패턴을 덮고 있는 보호막과, 드러난 상기 드레인 전극의 상기 하부막의 상부에서 상기 하부막과 접촉하여 상기 드레인 전극과 연결되어 있는 화소전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판에 의해서 달성될 수 있다.
여기서 상기 박막 트랜지스터 어레이 기판은 상기 반도체층 패턴과 상기 데이터 배선 사이에 불순물이 도핑되어 있는 저항성 접촉층을 더 포함할 수 있으며, 상기 데이터선의 하부에 위치한 상기 반도체층의 선폭은 상기 데이터선의 상기 상부막의 선폭으로부터 소정의 허용범위 내인 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선의 접촉 구조 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 배선의 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 어레이 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금의 금속 물질로 이루어진 도전막을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 배선 끝 부분(125) 및 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123)을 포함한다. 게이트선(121)은 후술할 화소 전극(190)과 연결된 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 유지 축전기의 유지 용량이 부족한 경우에는 게이트선(121)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극을 추가할 수도 있다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트 배선(121, 125, 123)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층 패턴(152, 157)이 형성되어 있으며, 반도체층 패턴(152, 157)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(163, 165, 167)이 각각 형성되 어 있다.
저항 접촉층(163, 165, 167) 위에는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 배리어 금속(barrier metal)으로 이루어진 하부막(701)과 저저항의 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 상부막(702)을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항 접촉층(163)의 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 배선 끝 부분(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항 접촉층(165) 상부에 형성되어 있는 드레인 전극(175)을 포함한다. 또한, 데이터 배선은 게이트선(121)과 중첩되어 있는 유지 축전기용 도전체 패턴(177)도 포함한다.
이때, 데이터 배선(171, 173, 175, 177, 179) 중 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(702)은 접촉부, 즉 유지 축전기용 도전체 패턴(177), 드레인 전극(175) 및 데이터 배선 끝 부분(179) 일부에서는 제거되어 있으며, 상부막(702)이 제거된 접촉부에서는 다른 물질과 접촉 특성이 우수하며, 알루미늄 또는 알루미늄 합금이 규소층(150, 157, 163, 165, 167)으로 확산되는 것을 방지하기 위한 배리어 금속으로 이루어진 하부막(701)이 드러나 상부막(702)의 경계선이 하부막(701)의 상부에 위치하고 있다.
접촉층 패턴(163, 165, 167)은 그 하부의 반도체층 패턴(152, 157)과 그 상부의 데이터 배선(171, 177, 173, 175, 179)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(171, 177, 173, 175, 179)과 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(163)은 데이터선부(171, 179, 173)와 동일하고, 드레인 전극용 중간층 패턴(165)은 드레인 전극(175)과 동일하며, 유지 축전기용 중간층 패턴(167)은 유지 축전기용 도전체 패턴(177)과 동일하다.
한편, 반도체층 패턴(152, 157)은 게이트 전극(123), 드레인 전극(175) 및 소스 전극(173)이 위치하는 박막 트랜지스터부를 제외하면 데이터 배선(171, 177, 173, 175, 179) 및 저항성 접촉층 패턴(163, 165, 167)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체층 패턴(157)과 유지 축전기용 도전체 패턴(177) 및 유지 축전기용 접촉층 패턴(167)은 동일한 모양이지만, 박막 트랜지스터용 반도체층 패턴(152)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터부에서 데이터선부(171, 179, 173), 특히 소스 전극(173)과 드레인 전극(175)이 분리되어 있고 데이터선부 중간층(163)과 드레인 전극용 접촉층 패턴(165)도 분리되어 있으나, 박막 트랜지스터용 반도체층 패턴(152)은 이곳에서 끊어지지 않고 연결되어 있다.
데이터 배선(171, 173, 177, 175, 179) 및 이들이 가리지 않는 반도체층(152, 157) 상부에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질 또는 코팅(coating)하거나 PECVD(plasma enhanced chemical vapor deposition) 방법으로 형성되며 a-Si:C:O 막 또는 a-Si:O:F 막 등을 포함하는 저유전율 절연 물질 또는 질화 규소로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 접촉부인 드레인 전극(175), 유지 축전기용 도전체 패턴(177) 및 데이터 배선 끝 부분(179)의 하부막(701)을 각각 드러내는 접촉 구멍(185, 187, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트 배선 끝 부분(125)를 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(180) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 IZO 또는 ITO 따위의 투명한 도전 물질로 이루어져 있으며 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(190)은 접촉 구멍(187)을 통하여 유지 축전기용 도전체 패턴(177)과도 연결되어 유지 축전기용 도전체 패턴(177)으로 화상 신호를 전달한다. 한편, 게이트 배선 끝 부분(125) 및 데이터 배선 끝 부분(179) 위에는 접촉 구멍(182, 189)을 통하여 각각 이들과 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 배선 끝 부분(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(190)의 재료의 예로 투명한 IZO 또는 ITO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 7b를 참고로 하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 유리 기판(110) 상부에 저저항의 도전 물질인 알루미늄 또는 알루미늄 합금의 단일막 또는 이를 포함하는 다층막을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121), 게이트 전극(123) 및 게이트 배선 끝 부분(125)를 포함하는 게이트 배선을 테이퍼 구조로 형성한다.
다음, 도4에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층(150), 도핑된 비정질 규소층(160)의 삼층막을 연속하여 적층한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~400℃ 온도 범위, 2,000∼5,000Å정도의 두께로 적층하여 형성하는 것이 바람직하다.
이어, 그 상부에 반도체층(150) 또는 도핑된 비정질 규소층(160)으로 다른 물질이 확산되는 것을 방지하는 동시에 ITO 또는 IZO 등과 같이 다른 물질과 접촉 특성이 우수한 배리어 금속 중 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부막(701)을 500Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금 중 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부막(702)을 150Å 정도에서 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 차례로 적층한다.
이어 도5(a)와 도5(b)에 도시한 바와 같이, 데이터 배선용 마스크를 이용한 사진 식각 공정으로 상부막(702)을 패터닝한다. 게이트선(121)과 교차하는 데이터선(171)과, 데이터선(171)과 연결되어 게이트 전극(123) 상부까지 연장되어 있는 소스 전극(173)과, 데이터선(171)의 한쪽 끝에 연결되어 있는 데이터 배선 끝 부분(179)과, 소스 전극(179)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175)과, 드레인 전극(175)과 화소전극을 연결할 접촉 구멍 및 유지 축전기용 도전체 패턴(177)을 포함하는 데이터 배선의 패턴을 형성하여 하부막(701)을 드러낸다.
다음 공정으로 도6(a)와 도6(b)에 도시한 바와 같이, 반도체층 패턴(150,152,157)을 위한 감광막을 패터닝 한다. 이 감광막의 패턴을 마스크로 하여 하부막(701)의 식각을 진행하지만, 감광막의 패턴은 채널을 가리므로 채널에 위치하는 하부막(701)은 식각되지 않는다. 드러난 도핑된 비정질 규소층(160)과 반도체층(150)을 식각하여 반도체층 패턴(152, 157)을 완성하고 그 상부에 도핑된 비정질 규소층(160)을 남긴다.
이러한 감광막 패턴(210)은, 도7에 도시한 바와 같이, 데이터 선의 끝부분과 접촉부가 형성되는 드레인 전극과 채널이 형성될 부분에 대하여 부분적으로 형성할 수 있다. 또한 채널이 형성될 부분에 대하여 슬릿마스크를 사용하고 하부막 식각공정 조건을 조절하여, 후 공정에서 채널에 위치하는 하부막의 식각시 감광막을 제거하는 공정을 생략하도록 하는 것이 바람직하다.
다음 공정으로 도8에 도시한 바와 같이, 채널을 가리는 감광막을 제거하고 채널에 위치하는 하부막과 도핑된 비정질 규소층 패턴(160)을 식각하여 게이트 전 극(123)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(163, 165) 사이의 반도체층 패턴(152)을 노출시킨다. 이어, 노출된 반도체층 패턴(152)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 9a 및 도 9b에서 보는 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 기판(110)의 상부에 코팅(coating)하거나 PECVD(plasma enhanced chemical vapor deposition) 방법으로 a-Si:C:O 막 또는 a-Si:O:F 막 등의 저유전율 CVD막을 증착하여 보호막(180)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 건식 식각으로 패터닝하여 드레인 전극(175), 유기 축전기용 도전체 패턴(177)의 하부막(701)을 각각 드러내는 접촉 구멍(182, 185, 187, 189)을 형성한다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링(sputtering)으로 적층하고 마스크를 이용한 패터닝(patterning)을 실시하여 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)의 하부막(701)과 연결되는 화소 전극(190)과 접촉 구멍(182, 189)을 통하여 게이트 배선 끝 부분(125) 및 데이터배선 끝 부분(179)의 하부막(701)과 각각 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)를 각각 형성한다. 본 발명의 실시예에서 IZO막(190, 92, 97)을 형성하기 위한 표적(target)은 이데미츠(idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용하였으며, 표적은 In2O3 및 ZnO를 포함하며, In+Zn에서 Zn의 함유량은 15-20 at% 범위인 것이 바람직하다. 또한, 접촉 저항을 최소화하기 위해 IZO막은 250Å 이하의 범위에서 적층하는 것이 바람직 하다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 구조는 게이트 배선(121, 125, 123) 및 데이터 배선(171, 173, 175, 177, 179)이 저저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있는 동시에 데이터선의 금속층과 하부의 반도체층, 저항성 접촉층이 소정의 허용범위 내의 선폭차이를 갖는다. 이때, 소정의 허용범위는 동일 마스크를 통해 패턴을 형성한 것과 같은 정도의 미세한 차이를 갖는 동일 선폭을 의미한다고 할 것이다. 이와 같은 구조를 통해서 데이터배선의 저항상태를 낮게 유지하고, 화면의 떨림현상을 방지할 수 있는 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다
본 발명에 의해 화면의 떨림현상을 방지할 수 있고, 저저항을 갖는 데이터 배선을 얻을 수 있으며 접촉 구멍도 안정적으로 형성할 수 있다.
Claims (11)
- 절연 기판의 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와,상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와,반도체층 패턴과 상기 반도체층 패턴 상부에 데이터선, 소스 전극 및 드레인 전극을 포함하며 하부막과 상기 하부막 상부의 상부막을 갖는 데이터배선을 형성하는 단계와,상기 드레인 전극의 상기 하부막과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법에 있어서,상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는,상기 상부막이 사진 식각 공정으로 데이터선과 소스 및 드레인 전극과 상기 드레인 전극과 상기 화소전극을 연결하는 접촉 구멍을 갖도록 하는 단계와,상기 반도체층 패턴을 형성을 위한 감광막 패턴을 형성하는 단계와,상기 하부막을 식각하는 단계와,상기 반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제1항에 있어서,상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는,채널부가 형성되어질 부분을 덮는 상기 감광막을 제거하는 단계와,상기 채널에 위치하는 하부막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제1항 또는 제2항에 있어서,상기 반도체층 패턴과 상기 하부막 사이에 불순물이 도핑되어 있는 저항성 접촉층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제3항에 있어서,상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는,상기 감광막 패턴을 제거하고 상기 저항성 접촉층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제1항에 있어서,상기 감광막 패턴은 상기 데이터배선의 끝 부분과 상기 접촉 구멍을 가리는 제1 반도체 패턴용 감광막 패턴과 채널부가 형성되어질 부분에 슬릿마스크를 이용한 제2 반도체 패턴용 감광막 패턴을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제5항에 있어서,상기 반도체층 패턴과 상기 데이터배선을 형성하는 단계는,상기 하부막을 식각하는 단계 이후에 채널부가 형성되어질 부분을 덮는 상기 채널에 위치하는 하부막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제1항에 있어서,상기 데이터선 하부의 상기 반도체층의 선폭은 상기 데이터선의 상기 상부막의 선폭으로부터 소정의 허용범위 내의 차이 값을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제1항에 있어서,상기 하부막은 배리어 금속으로 형성하고, 상기 상부막은 알루미늄 또는 알루미늄 합금으로 형성하는 박막 트랜지스터 어레이 기판의 제조방법.
- 절연 기판 위에 형성되어 있으며, 게이트선 및 게이트전극을 갖는 게이트 배선과,상기 게이트 배선을 덮는 게이트 절연막과,상기 게이트 절연막 상부에 형성되어 있는 반도체층 패턴과,상기 반도체층 패턴 상부에 형성되어 있으며, 배리어 금속으로 이루어진 하 부막과 상기 하부막의 상부에 위치하는 상부막을 갖고, 상기 게이트선과 교차하고 상기 반도체층 패턴과 같은 패턴에 의해 상기 하부막이 형성되는 데이터 라인과, 소스전극과 드레인 전극을 포함하는 데이터배선과,상기 반도체층 패턴을 덮고 있는 보호막과,드러난 상기 드레인 전극의 상기 하부막의 상부에서 상기 하부막과 접촉하여 상기 드레인 전극과 연결되어 있는 화소전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제9항에 있어서,상기 반도체층 패턴과 상기 데이터 배선 사이에 불순물이 도핑되어 있는 저항성 접촉층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제9항에 있어서,상기 데이터 라인의 하부에 위치한 상기 반도체층의 선폭은 상기 데이터 라인의 상기 상부막의 선폭으로부터 소정의 허용범위 내인 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056233A KR101002937B1 (ko) | 2003-08-13 | 2003-08-13 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056233A KR101002937B1 (ko) | 2003-08-13 | 2003-08-13 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050018424A KR20050018424A (ko) | 2005-02-23 |
| KR101002937B1 true KR101002937B1 (ko) | 2010-12-21 |
Family
ID=37227973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056233A KR101002937B1 (ko) | 2003-08-13 | 2003-08-13 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101002937B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848110B1 (ko) | 2001-12-24 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
-
2003
- 2003-08-13 KR KR1020030056233A patent/KR101002937B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848110B1 (ko) | 2001-12-24 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050018424A (ko) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205570B2 (en) | Thin film transistor array panel | |
| US7479416B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| KR20040043864A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20050023009A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101061844B1 (ko) | 박막 표시판의 제조 방법 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100878238B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060028519A (ko) | 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR101002937B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100878278B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100375497B1 (ko) | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100920352B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20050019278A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20050093881A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060020171A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060019070A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060020204A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 10 |