CN106935598B - 阵列基板及其制造方法、触控面板和触控装置 - Google Patents
阵列基板及其制造方法、触控面板和触控装置 Download PDFInfo
- Publication number
- CN106935598B CN106935598B CN201710217742.3A CN201710217742A CN106935598B CN 106935598 B CN106935598 B CN 106935598B CN 201710217742 A CN201710217742 A CN 201710217742A CN 106935598 B CN106935598 B CN 106935598B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- drain metal
- metal level
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 12
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 239000010409 thin film Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Human Computer Interaction (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供了一种阵列基板及其制造方法、触控面板和触控装置。本发明实施例提供的阵列基板包括：衬底基板；栅极金属层；虚拟层，位于栅极金属层远离衬底基板的一侧，虚拟层与栅极金属层之间设置有栅极绝缘层；源漏金属层，位于虚拟层远离衬底基板的一侧，虚拟层与源漏金属层相邻且接触；源漏金属层包括多条信号线，多条信号线包括多条触控引线和多条数据线；虚拟层包括与多条信号线形状相同的多条虚拟引线；在垂直于衬底基板所在平面的方向上，源漏金属层中多条信号线的正投影与虚拟层中多条虚拟引线的正投影完全重叠。因此，本发明实施例提供的技术方案能在一定程度上解决触控信号线的电阻较大影响触控面板的显示效果和触控灵敏度的问题。
Description
【技术领域】
本发明涉及触控显示技术领域，尤其涉及一种阵列基板及其制造方法、触控面板和触控装置。
【背景技术】
目前，触控面板一般通过触控信号线传递触控信号。现有技术中，触控信号线和数据线一般位于同一金属层中，触控信号线和数据线一般都设置在源漏金属层中，并且，数据线的延伸方向与触控信号线的延伸方向一致。
但是，为了尽可能的不降低触控面板的开口率，触控信号线要尽可能的窄，同时，由于触控信号线连接于触控电极与集成电路(integrated circuit，IC)之间，触控电极与IC之间距离越长，触控信号线的电阻越大，如此，容易使得触控信号线传递的触控信号出现较大延迟，从而，对触控面板的显示效果和触控灵敏度有较大影响。
【发明内容】
有鉴于此，本发明实施例提供了一种阵列基板及其制造方法、触控面板和触控装置，能够在一定程度上解决现有技术中由于触控信号线的电阻较大影响触控面板的显示效果和触控灵敏度的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：
衬底基板；
栅极金属层，位于所述衬底基板的一侧；
虚拟层，位于所述栅极金属层远离所述衬底基板的一侧，所述虚拟层与所述栅极金属层之间设置有栅极绝缘层；
源漏金属层，位于所述虚拟层远离所述衬底基板的一侧，所述虚拟层与所述源漏金属层相邻且接触；
所述源漏金属层包括多条信号线，其中，所述多条信号线包括多条触控引线和多条数据线；
所述虚拟层包括与所述多条信号线形状相同的多条虚拟引线；
在垂直于所述衬底基板所在平面的方向上，所述源漏金属层中所述多条信号线的正投影与所述虚拟层中所述多条虚拟引线的正投影完全重叠。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述虚拟层为有源层或者像素电极层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述源漏金属层背离所述衬底基板的一侧设置有公共电极层，所述公共电极层与所述源漏金属层之间还设置有钝化绝缘层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，在垂直于所述衬底基板所在平面的方向上，所述源漏金属层的正投影区域位于所述虚拟层的正投影区域中。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述有源层为非晶硅层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述虚拟层为有源层时，在所述源漏金属层背离所述衬底基板的一侧设置像素电极层，所述像素电极层与所述源漏金属层之间设置有绝缘层，所述像素电极层中的像素电极与所述源漏金属层中的漏极通过过孔电连接；
在所述像素电极层远离所述衬底基板的一侧设置公共电极层，所述公共电极层与所述像素电极层相互绝缘。
第二方面，本发明实施例提供了一种触控面板，包括：上述的阵列基板。
第三方面，本发明实施例提供了一种触控装置，包括：上述的触控面板。
第四方面，本发明实施例提供了一种阵列基板的制造方法，包括：
在衬底基板的一侧形成栅极金属层；
在所述栅极金属层远离所述衬底基板的一侧依次沉积栅极绝缘层、第一膜层和第二膜层，得到相邻且接触的第一膜层和第二膜层；
涂覆光刻胶，并采用半色调掩膜版进行曝光及显影处理；
进行刻蚀工艺以在所述第一膜层形成所述多条虚拟引线，得到虚拟层；并在所述第二膜层中形成多条信号线，得到源漏金属层；
其中，所述光刻胶的不曝光区域对应所述源漏金属层中的多条信号线区域，并且，在垂直于所述阵列基板所在平面的方向上，所述源漏金属层中的多条信号线的正投影与所述虚拟层中的多条虚拟引线的正投影完全重叠且形状、大小均一致；
所述光刻胶的部分曝光区域对应所述虚拟层的裸露区域；
所述光刻胶的完全曝光区域对应其余区域。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，
所述虚拟层为有源层或者像素电极层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，
在垂直于所述阵列基板所在平面的方向上，所述源漏金属层的正投影区域位于所述虚拟层的正投影区域中。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述方法还包括：
在所述源漏金属层背离所述衬底基板的一侧依次沉积钝化绝缘层和公共电极层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，
所述有源层为非晶硅虚拟层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，当所述虚拟层为有源层时，在所述源漏金属层上依次沉积绝缘层、像素电极层和公共电极层，所述像素电极层和所述公共电极层相互绝缘；
其中，所述像素电极层中的像素电极与所述源漏金属层中的漏极通过过孔电连接。
上述技术方案中的一个技术方案具有如下有益效果：
本发明实施例中，通过在源漏金属层相邻且接触的虚拟层，虚拟层中的虚拟引线与源漏金属层中的多条信号线之间没有其他间隔，就可以通过触控信号线互和虚拟引线共同传递触控信号，也就是说，触控信号线和虚拟引线相当于并联关系，从而，相较于采用一条触控信号线单独传递触控信号的方案，可以显著降低触控信号线和虚拟引线在传递触控信号过程中的总电阻，进而，在传递触控信号的过程中可以有效缩小信号延迟，避免对触控面板的显示效果和触控信号检测精度产生不利影响的情况。因此，本发明实施例提供的技术方案能够在一定程度上解决现有技术中由于触控信号线的电阻较大影响触控面板的显示效果和触控灵敏度的问题。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例所提供的阵列基板的俯视结构图示意图；
图2是图1中圆形虚线框26的放大的俯视结构示意图；
图3是图2中AA’处的第一种剖面结构示意图；
图4是图2中AA’处的另一种剖面结构示意图；
图5是图2中BB’处的阵列基板的第一剖视结构图；
图6是图2中BB’处的阵列基板的第二剖视结构图；
图7是本发明实施例所提供的触控面板的结构示意图；
图8是本发明实施例所提供的阵列基板的制造方法的流程示意图；
图9是掩膜版及其对应区域的结构示意图；
图10是本发明实施例所提供的刻蚀工艺的流程示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述膜层等，但这些膜层不应限于这些术语。这些术语仅用来将膜层彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一膜层也可以被称为第二膜层，类似地，第二膜层也可以被称为第一膜层。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
针对现有技术中由于触控信号线的电阻较大影响触控面板的显示效果和触控灵敏度的问题，本发明实施例提供了如下解决思路：在阵列基板上与源漏金属层中相邻的虚拟层中构造虚拟导线，以使得虚拟导线与源漏电极层中的信号线达到类似并联的效果，以降低这些信号线的总电阻，减弱对显示效果和触控精度的不利影响。
在该思路的引导下，本方案实施例提供了以下可行的实施方案。
本发明实施例给出一种阵列基板、触控面板和触控装置。
具体的，请参考图1，其为本发明实施例所提供的阵列基板的俯视结构图示意图。
如图1所示，该阵列基板纵横交错有多条信号线，包括：触控信号线1、数据线2和栅线3，并且，触控信号线1的延伸方向与数据线2的延伸方向相同，触控信号线1的延伸方向与栅线3的延伸方向垂直。
如图1所示，通过数据线2和栅线3的纵横交错，分割出多个像素电极5。如图1所示，像素电极25、栅线3与数据线2之间通过薄膜晶体管4(Thin Film Transistor，TFT)电连接。
为了更清楚的说明本方案，本发明实施例还给出了图2，其为图1中圆形虚线框26的放大的俯视结构示意图。
如图2所示，触控信号线1与数据线2具有相同的延伸方向，数据线2与栅线3通过薄膜晶体管4电连接，薄膜晶体管4的栅极41连接栅线3，薄膜晶体管4的源极42连接数据线2，薄膜晶体管4的漏极43连接像素电极单元25，并且，源极42与漏极43之间通过有源层18耦接。
本发明实施例中，图2中AA’处的第一种剖面结构示意图请参考图3。具体的，如图3所示，该阵列基板包括：衬底基板11；栅极金属层12，位于衬底基板11的一侧；虚拟层14，位于栅极金属层12远离衬底基板11的一侧，虚拟层14与栅极金属层12之间设置有栅极绝缘层13；源漏金属层15，位于虚拟层14远离衬底基板11的一侧，虚拟层14与源漏金属层15相邻且接触。也即，在衬底基板11的一侧依次排布有：栅极金属层12、栅极绝缘层13、虚拟层14和源漏金属层15。
具体的，结合图2与图3所示结构可知，图3中的栅极金属层12设置有多条如图2中所示的栅线3；图3中所示的源漏金属层15中设置有多条如图2中所示的触控信号线1，和多条如图2中所示的数据线2。
如图3所示的阵列基板上，在虚拟层14上也可以设置有多条虚拟引线7。如图3所示的阵列基板上，虚拟层14有两条虚拟引线7，虚拟引线71与触控信号线1相邻且接触，另一条虚拟引线72与数据线2相邻且接触。
结合图2与图3所示结构可知，在垂直于衬底基板11所在平面的方向上，源漏金属层15中的多条信号线，包括多条触控信号线1和多条数据线2，多条触控信号线1和多条数据线2的正投影与虚拟层14中多条虚拟引线7的正投影完全重叠。
此时，如图3所示，对于正投影完全重叠的一条触控信号线1和一条虚拟引线71而言，在平行于阵列基板所在平面的方向上，触控信号线1的宽度和虚拟引线7的宽度都完全相同。此时，源漏金属层15中触控信号线1的正投影与虚拟层14中虚拟引线71的正投影完全一致且完全重叠。
需要说明的是，本发明实施例对于源漏金属层15的厚度和虚拟层14的厚度不进行特别限定，在实际实现过程中，可以根据实际需要进行预设。以及，本发明实施例，对于如图3所示的阵列基板上的各薄膜层的厚度都不进行特别限定。
本发明实施例中，通过在源漏金属层相邻且接触的虚拟层，虚拟层可以利用导电层实现，虚拟层中的虚拟引线也具备导电特性。基于此，虚拟层中的虚拟引线与源漏金属层中的多条信号线之间没有其他间隔，就可以通过触控信号线互和虚拟引线共同传递触控信号，也就是说，在信号传输方向上，即触控信号线延伸方向上，触控信号线和虚拟引线相当于并联关系，从而，相较于采用一条触控信号线单独传递触控信号的方案，可以显著降低触控信号线和虚拟引线在传递触控信号过程中的总电阻，进而，在传递触控信号的过程中可以有效缩小信号延迟，避免对触控面板的显示效果和触控信号检测精度产生不利影响的情况。因此，本发明实施例提供的技术方案能够在一定程度上解决现有技术中由于触控信号线的电阻较大影响触控面板的显示效果和触控灵敏度的问题。
在实现本发明的过程中，该阵列基板还可以包括：公共电极层17。
此时，图2中AA’处的另一种剖面结构示意图请参考图4。具体的，如图4所示的阵列基板中，衬底基板11、栅极金属层12、栅极绝缘层13、虚拟层14和源漏金属层15的剖面结构与如图3所示的阵列基板中的剖面结构类似，在此不再进行赘述。
如图4所示，该阵列基板上，在源漏金属层15背离衬底基板11的一侧设置公共电极层17，并且，在公共电极层17和源漏金属层15之间还设置有钝化绝缘层16。
也就是说，在如图4所示的阵列基板上，衬底基板11的一侧依次设置有：栅极金属层12、栅极绝缘层13、虚拟层14、源漏金属层15、钝化绝缘层16和公共电极层17。
需要说明的是，如图2所示的阵列基板的俯视结构图中，未标示出公共电极层17。
需要说明的是，本发明实施例所提供的阵列基板，虚拟层可以利用原本就存在的导电层得到。本发明实施例中，虚拟层可以包括但不限于：有源层或者像素电极层。
在一个具体的实现过程中，有源层可以为非晶硅(amorphous silicon，α-Si)层。为了使得非晶硅层的导电性能更满足降低电阻的需求，可以对非晶硅层进行掺杂，该掺杂过程可以在形成沟道的过程中利用同一道掩膜版实现，从而，可以节省一道掩膜版工序，降低成本。
在另一个具体的实现过程中，像素电极层可以为透明电极层，也就是氧化铟锡(Indium tin oxide，ITO)层。可以理解的是，在像素电极层中设置有多个如图1所示的像素电极5。
基于此，本发明实施例中，根据虚拟层的实现膜层不同，本发明实施例提供的阵列基板可以包括以下两种实现方式：
第一种，当虚拟层为像素电极层时，图2中AA’处的阵列基板的剖视结构如图3或图4所示，图2中BB’处的阵列基板的第一剖视结构图请参考图5。
如图5所示，在阵列基板11的一侧依次设置有：栅极金属层12、栅极绝缘层13、有源层18、像素电极层19(作为虚拟层14)、源漏金属层15、钝化绝缘层16和公共电极层17。
如图5所示，像素电极层19位于源漏金属层15与栅极绝缘层13之间，其中，在薄膜晶体管4的区域范围内，像素电极层19位于源漏金属层15与有源层18之间，此时，源漏金属层15中的数据线2作为薄膜晶体管4的源极42，通过直接接触的像素电极层19中的虚拟引线7、有源层18与薄膜晶体管4的漏极43电连接，漏极43与像素电极单元25直接接触且电连接。
如图5所示，像素电极层19作为虚拟层，此时，像素电极层19中的虚拟引线7的剖面宽度与源漏金属层15中的数据线2的剖面宽度相同。
第二种，当虚拟层为有源层时，图2中AA’处的阵列基板的剖视结构如图3或图4所示，图2中BB’处的阵列基板的第二剖视结构图请参考图6。
如图6所示，在阵列基板11的一侧依次设置有：栅极金属层12、栅极绝缘层13、有源层18(作为虚拟层14)、源漏金属层15、像素电极绝缘层20、像素电极层19、钝化绝缘层16和公共电极层17。
其中，如图6所示，有源层18位于源漏金属层15与栅极绝缘层13之间，具体的，源漏金属层15中的数据线2作为薄膜晶体管4的源极42，通过有源层18与薄膜晶体管4的漏极43电连接。
并且，如图6所示，在源漏金属层15背离衬底基板11的一侧设置像素电极层19，并且，像素电极层19与源漏金属层15之间设置有像素电极绝缘层20，像素电极层19中的像素电极单元25与源漏金属层15中的漏极43通过过孔8电连接。
如图6所示，该阵列基板上，公共电极层17设置在像素电极19远离衬底基板11的一侧，并且，在公共电极层17和像素电极层19之间相互绝缘。
如图6所示的阵列基板上，有源层18作为虚拟层14，此时，有源层18中的虚线框内的部分相当于虚拟引线7，此时，虚拟引线7的剖面宽度与源漏金属层15中的数据线2的剖面宽度相同。
需要说明的是，本发明实施例中，在垂直于衬底基板11所在平面的方向上，源漏金属层15的正投影区域位于虚拟层14的正投影区域中。
一方面，请参考图2、图4和图5，当虚拟层14为像素电极层19时，此时，像素电极层19中包括多个像素电极单元25和多条虚拟导线7，而源漏金属层15包括多条信号线，也就是包含多条触控信号线1和多条数据线2，并且，由于在垂直于衬底基板11所在平面的方向上，多条信号线的正投影与多条虚拟导线7的正投影完全重叠，因此，在实际实现本方案的过程中，在垂直于衬底基板11所在平面的方向上，源漏金属层15的正投影区域位于像素电极层19的正投影区域中。
另一方面，请参考图2、图4和图6，当虚拟层14为有源层18时，此时，有源层18中包括用于连接源漏金属层15中源极42和漏极43的区域，以及多条虚拟导线7，而源漏金属层15包括多条信号线，也就是包含多条触控信号线1和多条数据线2，并且，由于在垂直于衬底基板11所在平面的方向上，多条信号线的正投影与多条虚拟导线7的正投影完全重叠，因此，在实际实现本方案的过程中，在垂直于衬底基板11所在平面的方向上，源漏金属层15的正投影区域位于有源层18的正投影区域中。
基于本发明实施例上述提供的阵列基板，本发明实施例进一步给出一种触控面板。
请参考图7，其为本发明实施例所提供的触控面板的结构示意图，如图7所示，该触控面板包括：上述的阵列基板700。
基于本发明实施例上述提供的触控面板，本发明实施例进一步给出一种触控装置，该触控装置包括：如图7所示的触控面板。
基于本发明实施例所提供的阵列基板，本发明实施例给出一种阵列基板的制造方法。
具体的，请参考图8，其为本发明实施例所提供的阵列基板的制造方法的流程示意图。如图8所示，该方法利用半色调掩膜法(Half-tone mask，HTM)实现，包括：
S801，在衬底基板的一侧形成栅极金属层。
具体的，通过第一道掩膜版构图工艺在衬底基板上的栅极金属层进行刻蚀，得到薄膜晶体管的栅极和栅线。
S802，在栅极金属层远离衬底基板的一侧依次沉积栅极绝缘层、第一膜层和第二膜层，得到相邻且接触的第一膜层和第二膜层。
具体的，栅极绝缘层覆盖在栅极金属层上，由于栅极绝缘层无需进行孔刻蚀，无需使用掩膜版构图工艺，栅极绝缘层位于栅极金属层和第一膜层之间，这样，当第一膜层为源漏极金属层时，能够保证栅极和源极、漏极之间电性绝缘。
S803，涂覆光刻胶，并采用半色调掩膜版进行曝光及显影处理。
具体的，请参考图9，其为掩膜版及其对应区域的结构示意图。在具体的实现过程中，半色调掩膜版上分为三个区域：完全曝光区域21、半曝光区域22和不曝光区域23。
如图9所示，光刻胶的不曝光区域23对应源漏金属层15中的多条信号线区域，具体的，不曝光区域23对应于图2中触控信号线1和数据线2所覆盖的区域。
如图9所示，光刻胶的部分曝光区域22对应虚拟层14的裸露区域。
需要说明的是，如图9所示，在垂直于阵列基板所在平面的方向上，由于源漏金属层15的正投影区域位于虚拟层14的正投影区域中，也就是说，在如图9所示的阵列基板上，虚拟层14必然有多出源漏金属层15的部分区域，这部分区域裸露于源漏金属层15所覆盖的区域之外，也就是图9中部分曝光区域22对应的虚拟层14的裸露区域。
需要说明的是，根据虚拟层的实现方式不同，虚拟层的裸露区域对应于不同的区域。
具体的，请参考图5，当虚拟层14为像素电极层19时，该像素电极层19包括：多条虚拟引线7和像素电极单元25，而像素电极单元25对应的区域即为虚拟层的裸露区域，也就是说，光刻胶的部分曝光区域22对应于像素电极层19中像素电极单元25覆盖的区域。
又或者，请参考图6，当虚拟层14为有源层18时，该有源层18包括：多条虚拟引线7和用于连接源极42和漏极43的连接区域，在图6中，未被数据线2、源极42、漏极43覆盖的区域为虚拟层的裸露区域；也就是说，光刻胶的部分曝光区域22对应于有源层18中除与数据线2、触控信号线1、源极42、漏极43完全重叠的区域之外的全部区域。
如图9所示，光刻胶的完全曝光区域22对应其余区域。具体的，其余区域对应于虚拟层14和源漏金属层15上需要被光刻胶刻蚀掉的区域。
S804，进行刻蚀工艺以在第一膜层形成多条虚拟引线，得到虚拟层；并在第二膜层中形成多条信号线，得到源漏金属层。
基于此，为了更清楚说明本方案，本发明实施例给出S804中刻蚀工艺的一种具体实现方式。请参考图10，其为本发明实施例所提供的刻蚀工艺的流程示意图。如图10所示，该刻蚀工艺的步骤可以包括：
S1001，进行第一刻蚀工艺，去掉位于完全曝光区域的第一膜层和第二膜层。
此时，在第一膜层和第二膜层上形成包括多条信号线和裸露区域的图形，多条信号线包括多条触控引线和多条数据线。
S1002，对光刻胶进行灰化工艺，暴露出位于部分曝光区域的源漏金属层。
S1003，进行第二刻蚀工艺，去掉位于部分曝光区域的第二膜层，暴露出虚拟层的裸露区域；
S1004，剥离光刻胶。
具体的，本发明实施例中，虚拟层为有源层或者像素电极层。
本发明实施例中，在垂直于阵列基板所在平面的方向上，源漏金属层的正投影区域位于虚拟层的正投影区域中。
在一个具体的实现过程中，该方法还可以包括：
在源漏金属层背离衬底基板的一侧依次沉积钝化绝缘层和公共电极层。
具体的，本发明实施例中，有源层为非晶硅虚拟层。
当虚拟层为有源层时，在源漏金属层上依次沉积绝缘层、像素电极层和公共电极层，像素电极层和公共电极层相互绝缘。其中，像素电极层中的像素电极单元与源漏金属层中的漏极通过过孔电连接。
本发明实施例的技术方案具有以下有益效果：
本发明实施例中，利用HTM工艺处理虚拟层和源漏金属层，通过一道半色调掩膜版进行两次曝光显影处理，就能够得到源漏金属层中的多条信号线，以及虚拟层中的多条虚拟引线，这样，在实际实现过程中，无需使用两次掩膜版就可以得到两个膜层中的结构，因此，能够简化阵列基板的制作过程，降低工艺流程复杂程度，减少掩膜版的使用数量，生产成本低。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (6)
1.一种阵列基板，其特征在于，包括：
衬底基板；
栅极金属层，位于所述衬底基板的一侧；
有源层，位于所述栅极金属层远离所述衬底基板的一侧，所述有源层和所述栅极金属层之间设置有栅极绝缘层；
像素电极层，位于所述有源层远离所述栅极金属层的一侧，且所述像素电极层覆盖所述有源层的一侧面，所述像素电极层包括多个像素电极单元和多条虚拟引线；
源漏金属层，位于所述像素电极层远离所述有源层的一侧，每个所述像素电极单元包括第一部分和第二部分，所述第一部分和所述第二部分为一个整体，所述第一部分位于所述源漏金属层和所述有源层之间，且与所述源漏金属层的漏极、所述有源层直接接触；
公共电极层，设置在所述源漏金属层远离所述像素电极层的一侧，所述公共电极层与所述源漏金属层之间还设置有钝化绝缘层，所述第二部分位于所述钝化绝缘层和所述栅极绝缘层之间，且与所述钝化绝缘层、所述栅极绝缘层直接接触；
所述源漏金属层包括多条信号线，其中，所述多条信号线包括多条触控引线和多条数据线；
所述多条信号线与所述多条虚拟引线的形状相同；
在垂直于所述衬底基板所在平面的方向上，所述源漏金属层中所述多条信号线的正投影与所述像素电极层中所述多条虚拟引线的正投影完全重叠。
2.根据权利要求1所述的阵列基板，其特征在于，
在垂直于所述衬底基板所在平面的方向上，所述源漏金属层的正投影区域位于所述像素电极层的正投影区域中。
3.一种触控面板，其特征在于，包括如权利要求1或2所述的阵列基板。
4.一种触控装置，其特征在于，包括如权利要求3所述的触控面板。
5.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板的一侧形成栅极金属层；
在所述栅极金属层远离所述衬底基板的一侧依次沉积栅极绝缘层、有源层、第一膜层和第二膜层，得到相邻且接触的有源层、第一膜层和第二膜层；
涂覆光刻胶，并采用半色调掩膜版进行曝光及显影处理；
进行刻蚀工艺以在所述第二膜层形成源漏金属层；并在所述第一膜层中形成像素电极层，其中，所述源漏金属层包括多条信号线，所述多条信号线包括多条触控引线和多条数据线；
所述像素电极层覆盖所述有源层的一侧面，所述像素电极层包括多个像素电极单元和多条虚拟引线；
每个所述像素电极单元包括第一部分和第二部分，所述第一部分和所述第二部分为一个整体；
所述第一部分位于所述源漏金属层和所述有源层之间，且与所述源漏金属层的漏极、所述有源层直接接触；
所述第二部分位于所述栅极绝缘层远离所述栅极金属层的一侧，且与所述栅极绝缘层直接接触；
在所述源漏金属层远离所述像素电极层的一侧依次沉积钝化绝缘层和公共电极层，所述第二部分位于所述栅极绝缘层和所述钝化绝缘层之间，且与所述钝化绝缘层直接接触；
其中，所述光刻胶的不曝光区域对应所述源漏金属层中的多条信号线区域，以及所述源漏金属层中的漏极区域，并且，在垂直于所述阵列基板所在平面的方向上，所述源漏金属层中的多条信号线的正投影与所述像素电极层中的多条虚拟引线的正投影完全重叠且形状、大小均一致；
所述光刻胶的部分曝光区域对应所述第二部分；
所述光刻胶的完全曝光区域对应其余区域。
6.根据权利要求5所述的制造方法，其特征在于，
在垂直于所述阵列基板所在平面的方向上，所述源漏金属层的正投影区域位于所述像素电极层的正投影区域中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710217742.3A CN106935598B (zh) | 2017-04-05 | 2017-04-05 | 阵列基板及其制造方法、触控面板和触控装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710217742.3A CN106935598B (zh) | 2017-04-05 | 2017-04-05 | 阵列基板及其制造方法、触控面板和触控装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106935598A CN106935598A (zh) | 2017-07-07 |
| CN106935598B true CN106935598B (zh) | 2019-08-27 |
Family
ID=59425082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710217742.3A Active CN106935598B (zh) | 2017-04-05 | 2017-04-05 | 阵列基板及其制造方法、触控面板和触控装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106935598B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364934B (zh) * | 2018-02-12 | 2019-12-24 | 武汉天马微电子有限公司 | 一种电子设备、显示面板及其制备方法 |
| WO2019198163A1 (ja) * | 2018-04-10 | 2019-10-17 | シャープ株式会社 | 表示デバイス |
| CN108595053A (zh) | 2018-05-02 | 2018-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN110516637B (zh) * | 2019-08-30 | 2021-11-26 | 上海中航光电子有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111966240B (zh) * | 2020-08-14 | 2024-03-15 | 京东方科技集团股份有限公司 | 触控面板及显示装置 |
| CN112186025B (zh) * | 2020-10-13 | 2024-03-29 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN112905055B (zh) * | 2021-03-11 | 2024-07-02 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| CN114628404B (zh) * | 2021-08-24 | 2023-02-14 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN114299820B (zh) * | 2021-12-29 | 2024-02-02 | 云谷（固安）科技有限公司 | 一种阵列基板以及显示面板 |
| CN114371795B (zh) * | 2021-12-31 | 2023-07-28 | 厦门天马微电子有限公司 | 触控显示面板及触控显示装置 |
| CN117242919A (zh) * | 2022-03-25 | 2023-12-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495851A (zh) * | 2002-07-19 | 2004-05-12 | ���ǵ�����ʽ���� | 薄膜晶体管阵列板及其制造方法 |
| CN101479657A (zh) * | 2006-09-27 | 2009-07-08 | 夏普株式会社 | 有源矩阵基板及具备该有源矩阵基板的液晶显示装置 |
| CN101908537A (zh) * | 2009-06-03 | 2010-12-08 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478590B2 (en) * | 2012-05-22 | 2016-10-25 | Superc-Touch Corporation | In-cell OLED touch display panel structure with metal layer for sensing |
-
2017
- 2017-04-05 CN CN201710217742.3A patent/CN106935598B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495851A (zh) * | 2002-07-19 | 2004-05-12 | ���ǵ�����ʽ���� | 薄膜晶体管阵列板及其制造方法 |
| CN101479657A (zh) * | 2006-09-27 | 2009-07-08 | 夏普株式会社 | 有源矩阵基板及具备该有源矩阵基板的液晶显示装置 |
| CN101908537A (zh) * | 2009-06-03 | 2010-12-08 | 乐金显示有限公司 | 用于显示设备的阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106935598A (zh) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106935598B (zh) | 阵列基板及其制造方法、触控面板和触控装置 | |
| US10365743B2 (en) | Array substrate, display panel and display device | |
| CN106933416B (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| CN102681230B (zh) | 显示装置及其制造方法 | |
| WO2017008472A1 (zh) | Ads阵列基板及其制作方法、显示器件 | |
| CN103646966A (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| JP2018503847A (ja) | アレイ基板及びその作成方法と駆動方法、表示装置 | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| KR20130110392A (ko) | 액정표시장치 및 그 제조방법 | |
| CN105575961B (zh) | 显示基板及其制造方法、显示装置 | |
| CN104252276A (zh) | 一种触控显示装置及其制造方法 | |
| CN105810695B (zh) | 阵列基板及显示装置 | |
| US10209568B2 (en) | Display panel and display device | |
| US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
| CN105158955B (zh) | 一种显示面板及其制作方法 | |
| CN105552024A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN112183398B (zh) | 显示基板及其制作方法、显示装置 | |
| CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105093759A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| WO2017080013A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN105572927A (zh) | 阵列基板及液晶显示面板 | |
| WO2019184416A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104133333A (zh) | 阵列基板及制作方法 | |
| US20170221938A1 (en) | Array substrate, manufacturing method thereof and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |