CN117242919A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

一种阵列基板包括衬底、第一电源信号线、数据线和扇出引线。第一电源信号线与数据线沿第一方向延伸，一条数据线与一条第一电源信号线相邻。扇出引线包括第一子引线和第二子引线；第一子引线沿第一方向延伸，第二子引线沿第二方向延伸；第二子引线的一端与第一子引线电连接，另一端与一条数据线电连接，第二子引线与剩余的数据线绝缘。数据线的主体结构位于第一电源信号线远离衬底的一侧；第一子引线与数据线的主体结构同层设置；显示区中具有多行多列的子像素区域；经过一列子像素区域的一条第一子引线在衬底上的正投影，大致位于经过该列子像素区域的第一电源信号线在衬底上的正投影和经过该列子像素区域的数据线在衬底上的正投影之间。

Description

阵列基板、显示面板及显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

目前，OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置因其具有自发光、快速响应、宽视角和可制作在柔性衬底上等特点，受到广泛应用，OLED显示装置包括多个子像素，各子像素包括像素驱动电路和发光器件，通过像素驱动电路驱动发光器件发光，从而实现显示。

发明内容

一方面，提供一种阵列基板。所述阵列基板包括衬底、多条第一电源信号线、多条数据线和多条扇出引线。所述衬底具有显示区和周边区。所述多条第一电源信号线位于所述衬底的第一侧，且位于所述显示区；所述多条第一电源信号线沿第一方向延伸，且沿第二方向依次排列；所述第二方向与所述第一方向交叉，且所述第二方向与所述第一方向均平行于所述衬底。所述多条数据线位于所述衬底的第一侧，且位于所述显示区；所述多条数据线沿所述第一方向延伸，且沿所述第二方向依次排列；一条数据线与一条第一电源信号线相邻。所述多条扇出引线，位于所述衬底的第一侧；其中，一条扇出引线包括第一子引线和第二子引线；所述第一子引线沿所述第一方向延伸，且从所述周边区延伸至所述显示区；所述第二子引线沿所述第二方向延伸，且位于所述显示区；所述第二子引线的一端与所述第一子引线电连接，所述第二子引线的另一端与所述多条数据线中的一条数据线电连接，且所述第二子引线与所述多条数据线中剩余的数据线绝缘。

其中，所述数据线的主体结构位于所述第一电源信号线远离所述衬底的一侧；所述第一子引线与所述数据线的主体结构同层设置；所述显示区中具有多行多列的子像素区域；经过一列子像素区域的一条第一子引线在所述衬底上的正投影，大致位于经过该列子像素区域的第一电源信号线在所述衬底上的正投影和经过该列子像素区域的数据线在所述衬底上的正投影之间。

在一些实施例中，所述周边区包括位于所述显示区一侧的引出区；所述第一子引线从所述引出区延伸至所述显示区，且至少一条所述第一子引线的长度不超出所述显示区沿所述第一方向的尺寸的二分之一。

在一些实施例中，由所述显示区在所述第二方向上的中心线指向所述显 示区在所述第二方向上的任一侧的方向为第一设定方向；多条所述第一子引线位于所述显示区中的部位的长度，沿所述第一设定方向依次减小。

在一些实施例中，所述数据线的主体结构包括多段主体走线；所述数据线还包括至少一段跳线，所述跳线与所述第一电源信号线同层设置，且所述跳线与主体走线通过过孔交替地电连接；所述第二子引线与所述主体走线同层设置，且至少一条所述第二子引线跨过至少一条所述数据线中的跳线。

在一些实施例中，所述阵列基板还包括：有源膜层，所述有源膜层设置于所述跳线和所述衬底之间，所述跳线具有延长部，该延长部的一端与所述有源膜层通过过孔连接。

在一些实施例中，位于所述显示区在所述第二方向上的中心线的同一侧的所有所述第二子引线所在的最小封闭图形区域为一个第一布线区域，穿过所述第一布线区域的各条所述数据线中，至少位于所述第一布线区域中的部位设置有所述跳线。

在一些实施例中，由所述显示区在所述第二方向上的中心线指向所述显示区在所述第二方向上的任一侧的方向为第一设定方向；沿所述第一设定方向，各条所述数据线中的所述跳线的数量先增大后减小。

在一些实施例中，穿过一个所述第一布线区域的所有所述数据线中，位于所述第一布线区域中的部位具有的所述跳线的数量最多的数据线为第一类数据线，除第一类数据线之外的数据线为第二类数据线。

各个所述第二类数据线中，还在位于所述第一布线区域以外的部位设置有所述跳线；各个所述第二类数据线中具有的所述跳线的数量，等于所述第一类数据线中具有的所述跳线的数量。

在一些实施例中，所述第一子引线连接所述第二子引线的一端为第一端，另一端为第二端；由所述第二端指向所述第一端的方向为第二设定方向；各条所述第二类数据线中，位于所述第一布线区域以内的所述跳线，与位于所述第一布线区域以外的所述跳线，沿所述第二设定方向排列。

在一些实施例中，穿过所述第一布线区域的各条所述数据线中，还在位于所述第一布线区域以外的部位设置有所述跳线；并且，各条所述数据线中的所述跳线的数量相同，穿过所述第一布线区域的所有所述数据线中的所述跳线沿所述第二方向排列成多行。

在一些实施例中，所述阵列基板包括：位于所述衬底的第一侧的第一源漏金属层和位于所述第一源漏金属层远离所述衬底一侧的第二源漏金属层；其中，所述第一电源信号线和所述跳线位于所述第一源漏金属层中，所述第 一子引线、所述第二子引线与所述主体走线位于所述第二源漏金属层中。

在一些实施例中，所述第二子引线与所述数据线的主体结构位于不同层。

在一些实施例中，所述阵列基板包括：位于所述衬底第一侧的至少一层栅金属层、位于所述至少一层栅金属层远离所述衬底一侧的第一源漏金属层和位于所述第一源漏金属层远离所述衬底一侧的第二源漏金属层；其中，所述第二子引线设置于任意一层栅金属层中，所述第一电源信号线设置于所述第一源漏金属层，所述第一子引线与所述数据线的主体结构设置于所述第二源漏金属层。

在一些实施例中，所述阵列基板包括多条第一初始信号线，所述多条第一初始信号线位于所述衬底的第一侧，且位于所述显示区；所述多条第一初始信号线沿所述第二方向延伸；所述多条第一初始信号线与所述第二子引线位于不同层；与一行子像素区域对应的一条第一初始信号线在所述衬底上的正投影，和与该行子像素区域所对应的第二子引线在所述衬底上的正投影至少部分地重叠。

在一些实施例中，所述阵列基板还包括多条第二初始信号线，所述多条第二初始信号线，位于所述衬底的第一侧，且位于所述显示区；所述多条第一初始信号线沿所述第一方向延伸；所述多条第二初始信号线与所述多条第一初始信号线位于不同层，且所述多条第二初始信号线与所述多条第一初始信号线通过过孔电连接；与一列子像素区域对应的一条第二初始信号线在所述衬底上的正投影，和与该列子像素区域所对应的另一条第一子引线在所述衬底上的正投影至少部分地重叠。

在一些实施例中，所述第二初始信号线与所述跳线同层设置，所述第二初始信号线位于所述跳线与所述第一电源信号线之间；所述第二初始信号线上形成有向所述第一电源信号线所在的一侧弯曲的避让部，所述跳线的至少部分位于所述避让部所形成的避让空间内。

另一方面，提供一种阵列基板。所述阵列基板包括衬底、多条第一电源信号线、多条数据线和多条扇出引线。所述衬底具有显示区和周边区。所述多条第一电源信号线位于所述衬底的第一侧，且位于所述显示区；所述多条第一电源信号线沿第一方向延伸，且沿第二方向依次排列；所述第二方向与所述第一方向交叉，且所述第二方向与所述第一方向均平行于所述衬底。所述多条数据线，位于所述衬底的第一侧，且位于所述显示区；所述多条数据线沿所述第一方向延伸，且沿所述第二方向依次排列；一条数据线与一条第一电源信号线相邻。所述多条扇出引线位于所述衬底的第一侧；其中，一条 扇出引线包括第一子引线和第二子引线；所述第一子引线沿所述第一方向延伸，且从所述周边区延伸至所述显示区；所述第二子引线沿所述第二方向延伸，且位于所述显示区；所述第二子引线的一端与所述第一子引线电连接，所述第二子引线的另一端与所述多条数据线中的一条数据线电连接，且所述第二子引线与所述多条数据线中剩余的数据线绝缘。

其中，所述数据线的主体结构位于所述第一电源信号线远离所述衬底的一侧；所述第一子引线与所述数据线的主体结构同层设置。

所述阵列基板中具有多行多列的像素驱动电路；经过一列像素驱动电路的一条第一子引线在所述衬底上的正投影，位于与该列像素驱动电路电连接的第一电源信号线在所述衬底上的正投影和与该列像素驱动电路电连接的数据线在所述衬底上的正投影之间。

另一方面，提供一种显示面板。所述显示面板包括：如上述任一实施例所述的阵列基板、发光器件层和封装层。所述发光器件层位于所述阵列基板远离衬底的一侧；所述封装层位于所述发光器件层远离所述阵列基板的一侧。

另一方面，提供一种显示装置。所述显示装置包括：如上述任一实施例所述的显示面板、柔性电路板和主控电路板。所述显示面板的周边区包括位于显示区一侧的引出区和绑定区；所述绑定区位于所述引出区远离所述显示区的一侧；所述柔性电路板一端绑定连接于所述绑定区；所述主控电路板与所述柔性板的另一端电连接。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1A为根据一些实施例的显示装置的结构图；

图1B为根据一些实施例的显示面板的结构图；

图1C为根据一些实施例的显示面板的结构图；

图1D为根据一些实施例的显示面板的结构图；

图1E为根据一些实施例的显示面板的结构图；

图1F为根据一些实施例的显示面板的截面图；

图1G为根据一些实施例的显示面板的结构图；

图2A为根据一些实施例的阵列基板的结构图；

图2B为根据一些实施例的阵列基板的结构图；

图3A为根据一些实施例的阵列基板的结构图；

图3B为根据一些实施例的阵列基板的结构图；

图4A为根据一些实施例的阵列基板的结构图；

图4B为根据一些实施例的阵列基板的结构图；

图5为根据一些实施例的阵列基板的结构图；

图6为根据一些实施例的阵列基板的结构图；

图7为根据一些实施例的阵列基板的结构图；

图8为根据一些实施例的阵列基板的结构图；

图9为根据一些实施例的阵列基板的结构图；

图10为根据一些实施例的阵列基板的结构图；

图11A为根据一些实施例的阵列基板的结构图；

图11B为根据一些实施例的阵列基板的结构图；

图12为根据一些实施例的像素驱动电路的结构图；

图13A为根据一些实施例的阵列基板的结构图；

图13B为根据一些实施例的阵列基板的结构图；

图14为根据一些实施例的阵列基板的结构图；

图15为根据一些实施例的阵列基板的结构图；

图16为根据一些实施例的阵列基板的结构图；

图17为根据一些实施例的阵列基板的结构图；

图18A为根据一些实施例的阵列基板的结构图；

图18B为根据一些实施例的阵列基板的结构图；

图19A为根据一些实施例的阵列基板的结构图；

图19B为根据一些实施例的阵列基板的结构图；

图19C为根据一些实施例的阵列基板的结构图；

图19D为根据一些实施例的阵列基板的结构图；

图20A为根据一些实施例的阵列基板的结构图；

图20B为根据一些实施例的阵列基板的结构图；

图20C为根据一些实施例的阵列基板的结构图；

图21为根据一些实施例的阵列基板的结构图；

图22为根据一些实施例的显示面板的结构图；

图23为根据一些实施例的显示面板的结构。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。

在描述一些实施例时，可能使用了“对应”，例如描述一些实施例时可能使用了术语“对应”描述一条线与一个区域相对应，以表明一条线在某一平面上的正投影与一个区域在该平面上的正投影有交叠。例如描述一些实施例时可能使用了术语“对应”描述一个条线与另一条线相对应，以表明一条线与另一跳线电连接。

在描述一些实施例时，可能使用了“跨过”，例如描述一些实施例时可能使用了术语“跨过”描述一条线跨过另一条线，以表明一条线在某一平面上的正投影与另一条线在该平面上的正投影相交叉。

在描述一些实施例时，可能使用了“经过”，例如描述一些实施例时可能使用了术语“经过”描述一条线经过一个区域，以表明一条线在某一平面上的正投影与一个区域在该平面上的正投影的部分或全部重叠。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“大致”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“垂直”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开的一些实施例提供了一种显示装置。图1A为根据一些实施例的显示装置的结构图。参见图1A，显示装置100为具有图像(包括：静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，显示装置100可以是：显示器，电视机，广告牌，数码相框，具有显示功能的激光打印机，电话，手机，个人数字助理(Personal Digital Assistant，PDA)，数码相机，便携式摄录机，取景器，导航仪，车辆，大面积墙壁，家电，信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备)，监视器等中的任一种。

显示装置100中包括显示面板200，参见图1B，显示面板200中设置有许许多多的子像素210，子像素210是显示面板200进行画面显示的最小单元，每个子像素210可显示一种单一的颜色，例如红色(R)、绿色(G)或蓝色 (B)。显示面板200内设置有很多的红色子像素、绿色子像素和蓝色子像素，调节不同颜色子像素的亮度(灰阶)，通过颜色组合和叠加可以实现多种颜色的显示，从而实现显示面板200的全彩化显示。其中，每个子像素210均包括发光器件OLED和用于驱动该发光器件OLED发光的像素驱动电路211。

参见图1C，显示面板200包括依次层叠设置的阵列基板300、发光器件层400和封装层500。以下分别对阵列基板300、发光器件层400以及封装层500进行介绍。

示例性的，阵列基板300中包括衬底310以及依次层叠设置于衬底310上的多层功能层，以及位于相邻两层功能层之间的绝缘层(例如栅绝缘层和缓冲层)。其中，参见图1D，衬底310包括显示区AA以及至少位于显示区AA一侧的周边区BB。其中，周边区BB可以环绕显示区AA设置一周。

参见图1E，阵列基板300中的功能层可以包括有源膜层380、第一栅金属层Gate1、第二栅金属层Gate2、第一源漏金属层SD1和第二源漏金属层SD2等，有源膜层380、第一栅金属层Gate1、第二栅金属层Gate2、第一源漏金属层SD1和第二源漏金属层SD2用于形成多个像素驱动电路211。多个像素驱动电路211设置于显示区AA内。除此之外，功能层还可以用于形成向上述像素驱动电路211传输信号的信号线，其中，参见图1D，信号线可以包括第一电源信号线Vdd、数据线Dt、初始化信号线Vt、栅扫描信号线G、发光控制信号线Em以及复位信号线Rst。其中，第一电源信号线Vdd被配置为向像素驱动电路211传输第一电源信号，例如VDD信号；数据线Dt被配置为，向像素驱动电路211传输数据信号；初始化信号线Vt被配置为向像素驱动电路211传输初始化信号Vt，栅扫描信号线G被配置为向像素驱动电路211传输栅扫描信号；发光控制信号线Em被配置为向像素驱动电路211传输发光控制信号；而复位信号线Rst被配置为向像素驱动电路211传输复位信号。

参见图1E，发光器件层400包括阳极层AND、发光层EML和阴极层CTD。发光器件层400用于形成多个发光器件OLED，发光器件OLED与像素驱动电路211电连接，以使得像素驱动电路211驱动发光器件OLED发光。

封装层500能够覆盖发光器件OLED，将发光器件OLED包覆起来，以避免外界环境中的水汽和氧气进入显示面板200内。

参见图1F，在一些实施例中，阵列基板300的周边区BB还设置有第一扇出区域B1、弯折区B2、第二扇出区B3、测试电路区B4、芯片区B5和绑定区B6。其中，阵列基板300包括衬底310，衬底310中包括周边区BB和显示区AA，阵列基板300的显示区AA与衬底310的显示区AA为同一区域， 阵列基板300的周边区BB与衬底310的周边区BB为同一区域。

其中，第一扇出区域B1中设置有数据线Dt的引出部分，数据线Dt在第一扇出区域B1收拢；第二扇出区域B3布置有第一电源信号线Vdd的引出部分，第一电源信号线Vdd在第二扇出区域B3收拢；测试电路区B4中布置有显示屏测试电路；IC区B5上绑定有驱动IC；绑定区B6设置有多个引脚，显示面板200可以通过多个引脚与柔性电路板电连接。其中，需要说明的是，弯折区B2由柔性材质制成，其可以弯折，弯折区B2、第二扇出区B3、测试电路区B4、IC区B5和绑定区B6需要翻折到显示面板200的背面，以此减小了显示面板200边框的宽度，满足显示面板200中“小下巴”的需求。

在一种实现方式中，将第一扇出区域设计在显示区AA的内部，即使得第一扇出区域内的扇出引线在显示区AA内收拢，进而减小显示面板的边框。示例性的，参见图1G，阵列基板300中设置有多条数据线Dt和扇出引线214，数据线Dt沿着第一方向Y延伸。扇出引线214包括沿第一方向Y延伸的第一子引线2141和沿第二方向X延伸的第二子引线2142，其中，第一方向Y和第二方向X相交，示例性的，第一方向Y可以与第二方向X垂直。第一子引线2141由周边区BB延伸至显示区AA内，而第二子引线2142与第一子引线2141位于显示区AA内的一端电连接，第二子引线242远离第一子引线2141的一端与多条数据线Dt中的一条电连接，进而扇出引线214能够将数据信号传输至与该条扇出引线214所对应的数据线Dt。其中，需要说明的是，此处“该条扇出引线214所对应的数据线Dt”指的是与该条扇出引线214电连接的数据线Dt。

在前述的一些实施方式中所提供的阵列基板300，参见图1F，将第一扇出区B1设置于周边区BB中，将弯折区B2、第二扇出区B3、测试电路区B4、芯片区B5和绑定区B6弯折至显示面板200的背面后，第一扇出区B1并未被弯折至显示面板200的背面，第一扇出区B1形成显示面板200的边框。而上述图1G展示的实现方式中所提供的阵列基板300，扇出引线214在显示区AA内收拢，相当于将第一扇出区B1设置于显示区AA内，因此，将弯折区B2、第二扇出区B3、测试电路区B4、芯片区B5和绑定区B6弯折至显示面板200的背面后，第一扇出区不在显示面板200的边框内，以此能够窄化显示面板200的边框。

在一些实施例中，将初始化信号线设置于第一源漏金属层SD1中，而将第一电源信号线Vdd和数据线Dt设置于第二源漏金属层SD2中，因此，数据线Dt与下层结构之间距离较大，使得数据线Dt与第一栅金属层Gate1、第 二栅金属层Gate2和有源膜层380等下层结构所形成的电容器的电容较小，以此使得显示面板200能够支持高频显示。而扇出引线214的第一子引线2141和第二子引线2142均设置于第三源漏金属层中。其中，在制作显示面板200时，需要增加两道Mask(掩膜板)专门给扇出引线214使用。示例性的，在制作第二源漏金属层SD2后，需要制作平坦化层，将第二源漏金属层SD2覆盖，而后在该平坦化层上形成第三源漏金属层，为了保证第三源漏金属层中的信号线能够与第二源漏金属层SD2、第一源漏金属层SD1以及第二栅金属层Gate2等下层结构电连接，需要在平坦化层上打孔，使得第三源漏金属层可以通过过孔连接于第二源漏金属层SD2、第一源漏金属层SD1以及第二栅金属层Gate2等下层结构。其中，在对平坦化层进行打孔时，需要一道Mask，而后还需要一道Mask制作扇出引线214，因此，需要两道额外的Mask来形成扇出引线214。因此，在本实施例中，在制作阵列基板300时，所需要的Mask较多，成本较高。

综上，以上一些实施例所提供的显示面板200中的阵列基板300，无法在实现高频设计的同时，使用较少的Mask。

基于此，本公开的一些实施例提供了一种阵列基板300，参见图2A和图2B，该阵列基板300包括：衬底310、多条第一电源信号线Vdd、多条数据线Dt和多条扇出引线320。

参见图2A和图2B，衬底310具有显示区AA和周边区BB，且显示区AA中具有多行多列的子像素区域330。其中，显示区AA中的多个子像素区域330可以阵列排布，像素驱动电路可以设置于子像素区域330中，以此阵列排布于衬底310上。

其中，对应于同一列子像素区域的第一电源信号线Vdd和数据线Dt，均位于该列子像素区域内，且对应于同一列子像素区域的第一电源信号线Vdd和数据线Dt电连接于同一列像素驱动电路。其中，需要说明的是“对应于一列子像素区域的第一电源信号线Vdd”指的是该条第一电源信号线Vdd在衬底310上的正投影位于该列子像素区域内。同理，对应于一列子像素区域的数据线Dt”指的是该条数据线Dt在衬底310上的正投影位于该列子像素区域内。

多条第一电源信号线Vdd位于衬底310的第一侧，且位于显示区AA。多条第一电源信号线Vdd沿第一方向Y延伸，且沿第二方向X依次排列。第二方向X与第一方向Y交叉，且第二方向X与第一方向Y均平行于衬底310。其中，第一方向Y可以垂直于第二方向X。每列子像素区域中的多个子像素 区域330可以沿着第一方向Y依次设置，每行子像素区域中的多个子像素区域330可以沿着第二方向X依次设置。第一电源信号线Vdd沿第一方向Y延伸，进而可以将第一电源信号传递至一列子像素区域中的像素驱动电路。

多条数据线Dt位于衬底310的第一侧，且位于显示区AA。参见图2A和图2B，多条数据线Dt沿第一方向Y延伸，且沿第二方向X依次排列。一条数据线Dt与一条第一电源信号线Vdd相邻。其中，数据线Dt沿第一方向Y延伸，进而可以将数据信号传输至一列子像素区域中的像素驱动电路。

多条扇出引线320位于衬底310的第一侧。其中，参见图2A和图2B，一条扇出引线320包括第一子引线321和第二子引线322，第一子引线321沿第一方向Y延伸，且从周边区BB延伸至显示区AA。第二子引线322沿第二方向X延伸，且位于显示区AA。第二子引线322的一端与第一子引线321电连接，第二子引线322的另一端与多条数据线Dt中的一条数据线Dt电连接，且第二子引线322与多条数据线Dt中剩余的数据线Dt绝缘。

其中，在一些示例中，参见图2A，多条扇出引线320与多条数据线Dt中的部分数据线一一对应并电连接。其中，扇出引线320包括第二子引线322，可以理解的是，多条第二子引线322可以与多条数据线Dt中的部分数据线一一对应并电连接。在一些示例中，与扇出引线320电连接的多条数据线分别设置于不与扇出引线320电连接的数据线在第二方向X上的两侧。除此之外，部分不与扇出引线320电连接的数据线也可以与部分第一子引线321交替设置，即部分不与扇出引线320电连接的数据线可以位于两条第一子引线321之间。

在其他的一些示例中，参见图2B，多条扇出引线320与多条数据线Dt一一对应并电连接，一条扇出引线320能够将数据信号传输至该条扇出引线320所对应的数据线Dt。扇出引线320包括第二子引线322，可以理解的是，多条第二子引线322同样可以与多条数据线Dt一一对应并电连接。

其中，第二子引线322的一端与第一子引线321位于显示区AA中的一端电连接，而另一端与其所对应的数据线Dt电连接，其中，第二子引线322可以跨过多条与该第二子引线322不对应的数据线Dt，延伸至与该第二子引线322相对应的数据线Dt并与该条数据线Dt电连接。第二子引线322与其所对应的数据线Dt电连接，而与其所跨过的数据线Dt绝缘。其中，需要说明的是，一条第二子引线322与多条数据线Dt中的一条电连接，相互电连接的第二子引线322和数据线Dt相互对应，未电连接的第二子引线322和数据线Dt之间即为不对应。其中，经上文可知，此处的“跨过”指的是第二子引 线322在衬底310上的正投影与该条第二子引线322所跨过的多条数据线DT在衬底310上的正投影有交叉。参见图3A，在A3处和A4处，第二子引线322跨过数据线Dt。而在A5处和A6处，第二子引线322在衬底310上的正投影未穿过数据线Dt，在A5处和A6处，第二子引线322未跨过数据线Dt。

示例性的，在一些示例中，如图2A和图2B所示，衬底310上设置有M列子像素区域，N行子像素区域，其中，沿第一方向Y依次排列的N行子像素区域分别为第一行子像素区域L1、第二行子像素区域L2……第N行子像素区域LN。沿第二方向X依次排列的M列子像素区域分别为第一列子像素区域R1、第二列子像素区域R2……第M列子像素区域RM。

在一些示例中，在部分数据线Dt与扇出引线320电连接，此时，扇出引线320的数量少于M。当然，在其他的一些示例中，如图2B所示，在多条数据线Dt与扇出引线320一一对应并电连接，此时，阵列基板300中设置有M条数据线Dt，因此，阵列基板300中设置有M条扇出引线320，即M条第二子引线322和M条第一子引线321。

其中，如图2A和图2B所示，多条第二子引线322中，与第一列子像素区域R1所对应的数据线Dt01电连接的第二子引线32201，跨过了与第二列子像素区域R2所对应的数据线Dt02、以及与第三列子像素区域R3所对应的数据线Dt03……等，其中，第二子引线32201与第二列子像素区域R2所对应的数据线Dt02、以及与第三列子像素区域R3所对应的数据线Dt03……等绝缘。

示例性的，可以通过在第二子引线322与其所跨过的数据线Dt之间设置绝缘层，以使得第二子引线322与其所跨过的数据线Dt绝缘。

此外，参见图1F，在前述的一些实施方式中所提供显示面板200，将第一扇出区B1设置于周边区BB中，将弯折区B2、第二扇出区B3、测试电路区B4、芯片区B5和绑定区B6弯折至显示面板200的背面后，第一扇出区B1并未被弯折至显示面板200的背面，第一扇出区B1形成显示面板200的边框。而本公开其他一些实施例所提供的阵列基板300，扇出引线320在显示区AA内收拢，相当于将第一扇出区设置于显示区AA内，将弯折区B2、第二扇出区B3、测试电路区B4、芯片区B5和绑定区B6弯折至显示面板200的背面后，显示面板200的边框并不包括上述第一扇出区，因此，能够窄化显示面板200的边框。

数据线Dt的主体结构位于第一电源信号线Vdd远离衬底310的一侧。在一些实施例中，数据线Dt的主体结构可以为一条完整的数据线Dt，在其他一 些实施例中，参见图3A，数据线Dt的主体结构包括多段主体走线Dta，相邻的两段主体走线Dta之间通过跳线Dtb电连接，进而形成一条完整的数据线Dt。其中，数据线Dt的主体结构位于第一电源信号线Vdd远离衬底310的一侧，因此，数据线Dt与第二栅金属层Gate2、第一栅金属层Gate1、有源膜层380等下层结构之间的距离较远，进而数据线Dt与下层结构之间所形成的电容较小，进而能够支持显示面板200高频显示。示例性的，第一电源信号线Vdd设置于第一源漏金属层SD1，而数据线Dt的主体结构设置于第二源漏金属层SD2。

第一子引线321与数据线Dt的主体结构同层设置。由于数据线Dt的主体结构与第一子引线321同层设置，因此，数据线Dt的主体结构可以与第一子引线321采用同一Mask制作而成，无需为第一子引线321的制作额外提供单独的Mask，进而在制作显示面板200的过程中可以使用较少的Mask，节约成本。

参见图2A、图2B和图3A，经过一列子像素区域的一条第一子引线321在衬底310上的正投影，大致位于经过该列子像素区域对应的第一电源信号线Vdd在衬底310上的正投影和经过该列子像素区域的数据线Dt在衬底310上的正投影之间。

其中，需要说明的是，“经过一列子像素区域的一条第一子引线321”指的是：该条第一子引线321在衬底310上的正投影位于该列子像素区域中的部分子像素区域或全部子像素区域内。同理“经过该列子像素区域对应的第一电源信号线Vdd”指的是：该条第一电源信号线Vdd在衬底310上的正投影位于该列子像素区域中的部分子像素区域或全部子像素区域内。“经过该列子像素区域的数据线Dt”指的是：该条数据线Dt在衬底310上的正投影位于该列子像素区域中的部分子像素区域或全部子像素区域内。

再者，需要说明的是，经过一列子像素区域的一条第一子引线321在衬底310上的正投影，大致位于经过该列子像素区域对应的第一电源信号线Vdd在衬底310上的正投影和经过该列子像素区域的数据线Dt在衬底310上的正投影之间，可以是但不限于以下情形：①第一子引线321的正投影，位于同一列子像素区域内的第一电源信号线Vdd的正投影和数据线Dt的正投影之间；或者，②第一子引线321的正投影的主体部分，位于同一列子像素区域内的第一电源信号线Vdd的正投影和数据线Dt的正投影之间，即第一子引线321与位于同一列子像素区域中的第一电源信号线Vdd和/或数据线Dt之间可以有部分交叠；或者，③第一子引线321的中线的正投影，位于同一列子像 素区域内的第一电源信号线Vdd的中线的正投影和数据线Dt的中线的正投影之间。

其中，在一些示例中，多条第一子引线321可以分别经过不同列子像素区域，此时，一条第一子引线321对应一列子像素区域。在其他的一些示例中，多条第一子引线321可以经过同一列子像素区域，此时，一列子像素区域对应多条第一引线321。在一些示例中，参见图3A，一列子像素区域对应两条第一子引线321，对应于一列子像素区域的两条第一子引线321分别为第一条第一子引线321A和第二条第一子引线321B。

其中，参见图3A和图3B，第一条第一子引线321A、第一电源信号线Vdd以及数据线Dt对应于同一列子像素区域，第一条第一子引线321A在衬底310上的正投影，位于第一电源信号线Vdd在衬底310上的正投影以及数据线Dt在衬底310上的正投影之间，因此，第一条第一子引线321A与第一电源信号线Vdd之间无重叠，进而能够避免第一条第一子引线321A中的数据信号与第一电源信号线Vdd中的第一电源信号之间产生串扰。

综上，本公开的一些实施例所提供的阵列基板300，既能够满足显示面板200高频显示的需求，同时还无需为第一子引线321的设置提供额外的Mask，减少显示面板200制作过程中所使用的Mask，节约成本。

基于以上一些实施例所提供的阵列基板200，以下阵列基板200中所设置的对扇出引线320的布线方式进行介绍。

在一些实施例中，参见图2A、图2B和图4A,周边区BB包括位于显示区AA一侧的引出区B10，第一子引线321从引出区B10延伸至显示区AA。

在一些示例中，参见图4A，引出区B10中包括弯折区B2、第二扇出区B3和测试电路区B4。引出区B10远离显示区AA的一侧设置有芯片区，第一子引线321可以延伸至IC区B5，驱动IC与第一子引线321在芯片区B5绑定，并电连接。在一些示例中，参见图2A，多条扇出引线320与多条数据线Dt中的部分数据线一一对应并电连接。其中，不与扇出引线320电连接的数据线Dt经由引出区B10延伸至芯片区B5。

在其他的一些示例中，引出区B10中不包括弯折区B2，且引出区B10远离显示区AA的一侧未设置芯片区B5，此时，参见图4B，引出区B10中包第二扇出区B3和测试电路区B4，而绑定区B6设置于引出区B10远离显示区AA的一侧。此时，第一子引线321可以经由引出区B10延伸至绑定区B6，且与绑定区B6上的多个引脚电连接。驱动IC绑定柔性电路板，而柔性电路板与绑定区上的多个引脚绑定。在该示例中柔性电路板弯折至显示面板200 的背面。在一些示例中，参见图2A，多条扇出引线320与多条数据线Dt中的部分数据线一一对应并电连接。其中，不与扇出引线320电连接的数据线Dt经由引出区B10延伸至绑定区B6。

在一些实施例中，参见图2A、图2B和图4A，由显示区AA在第二方向X上的中心线340指向显示区AA在第二方向X上的任一侧的方向为第一设定方向。其中，显示区AA在第二方向X上的中心线340，将显示区AA分成两个显示子区域，中心线340指向任一显示子区域的方向均为第一设定方向。例如，两个显示子区域分别为第一区域A1和第二区域A2，在第一区域A1内，箭头C1所指的方向为第一设定方向，在第二区域A2内，箭头C2所指的方向为第一设定方向。

在一些示例中，参见图2A、图2B和图4A，多条第一子引线321位于显示区AA中的部位的长度，沿第一设定方向依次减小。其中，在任一显示子区域中，第一子引线321位于显示区AA中的部位的长度，沿第一设定方向依次减小。也即：在第一区域A1内，第一子引线321位于显示区AA中的部分在第一方向Y上的长度，沿着第一设定方向C1依次减小；在第二区域A2内，第二子引线322位于显示区AA中的部分在第一方向Y上的长度，沿着第一设定方向C2依次减小。

在每个显示子区域内，参见图2A和图2B，各条第一子引线321分别延伸至不同行子像素区域，进而多条第一子引线321所电连接的第二子引线322分别对应于不同行子像素区域，多条第二子引线322分别延伸至不同的数据线Dt，并与该条数据线Dt电连接。

其中，第二子引线322连接于第一子引线321的一端指向该第二子引线322所电连接的数据线Dt的方向为该第二子引线322的延伸方向，位于中心线340两侧的第二子引线322的延伸方向相反，第二子引线322的延伸方向与其所在显示子区域的第一设定方向相同。

在一些实施例中，至少一条第一子引线321的长度不超出显示区AA沿第一方向Y的尺寸的二分之一。

在一些示例中，可以使得部分第一子引线321的长度不超过显示区AA沿第一方向Y的尺寸的二分之一，而其余部分第一子引线321的长度超过显示区AA沿第一方向Y的尺寸的二分之一。而在其他的一些示例中，还可以使得所有第一子引线321的长度不超出显示区AA沿第一方向Y的尺寸的二分之一。

当然，在另一些实现方式中，也可以使得所有第一子引线321的长度超 出显示区AA沿第一方向Y的尺寸的二分之一。

示例性的，衬底310上设置有M列子像素区域、N行子像素区域，在一些示例中，参见图2A，多条扇出引线320可以与所有第二引线322中的部分一一对应并电连接，此时扇出引线320的数量可以少于M。在其他的一些示例中，参见图2B，多条扇出引线320可以与所有第二引线322一一对应并电连接，此时，阵列基板300中设置有M条数据线Dt，因此，阵列基板300中可以设置有M条扇出引线320，即M条第二子引线322和M条第一子引线321可以一一对应地电连接。

示例性的，参见图2A和图2B，显示区AA在第一方向Y上的尺寸大于在第二方向X上的尺寸，且显示区AA中的子像素区域330的行数大于子像素区域330的列数，即N大于M。

在一些示例中，参见图2A和图2B，一行子像素区域可以对应多条第二子引线322，但对应于同一行子像素区域的多条第二子引线322不经过相同的子像素区域330，即对应于同一行子像素区域的多条第二子引线322在衬底310上的正投影无交叠。因此，可以使得多条第一子引线321延伸至同一行子像素区域，进而可以减小第一子引线321在第一方向Y上的最大尺寸。示例性的，一行子像素区域可以对应两条第二子引线322，对应的，多条第一子引线321中的两条可以延伸至同一行子像素区域。例如，在第一区域A1中距离中心线340最远的第一子引线321与第二区域A2中距离中心线340最远的第一子引线321均延伸至第一行子像素区域L1，此时，第一行子像素区域L1区域对应两条第二子引线321。

基于一行子像素区域可以对应两条第二子引线321的示例，参见图2A，在多条扇出引线320可以与所有第二引线322中的部分一一对应并电连接的情况下，第二子引线322的数量少于M，此时，在N行子像素区域中，设置有第二子引线322的子像素区域的行数少于M/2，为了方便叙述，定义Q行子像素区域中设置有第二子引线322。因此，可以使得在第一方向Y上尺寸最大的第一子引线321至少经过Q行子像素区域，其中Q小于M/2。

参见图2B，在多条扇出引线320可以与所有第二引线322一一对应并电连接的情况下，在N行子像素区域中，可以使得M/2行子像素区域与M条第二子引线322在衬底310上的正投影有交叠，而其余N-M/2行子像素区域与第二子引线322在衬底310上的正投影无交叠，此时，在第一方向Y上尺寸最大的第一子引线321至少经过M/2行子像素区域。

在一些示例中，参见图2A和图2B，在一个显示子区域内，可以使得相 邻的两条第一子引线321分别延伸至相邻的两行子像素区域，且距离中心线340距离最远的第一子引线321所连接的第二子引线322延伸至第一行子像素区域。

此时，参见图2A在多条扇出引线320可以与所有第二引线322中的部分一一对应并电连接的情况下，可以使得在第一方向Y上尺寸最大的第一子引线321经过第一行子像素区域至第Q行子像素区域，即在第一方向Y上尺寸最大的第一子引线321经过了Q行子像素区域。由于N大于M，因此，M/2小于N/2，而Q小于M/2，进而可以使得在第一方向Y上的尺寸最大的第一子引线321，经过的子像素区域330的个数小于N/2，进而使得任意一条第一子引线321在显示区AA的长度不超过显示区AA沿第一方向Y尺寸的二分之一。

参见图2B，在多条扇出引线320可以与所有第二引线322一一对应并电连接的情况下，可以使得在第一方向Y上尺寸最大的第一子引线321经过第一行子像素区域至第M/2行子像素区域，即在第一方向Y上尺寸最大的第一子引线321经过了M/2行子像素区域。由于N大于M，因此，M/2小于N/2，进而可以使得在第一方向Y上的尺寸最大的第一子引线321，经过的子像素区域330的个数小于N/2，进而使得任意一条第一子引线321在显示区AA的长度不超过显示区AA沿第一方向Y尺寸的二分之一。

而在其他的一些示例中，在一个显示子区域内，可以使得相邻的两条第一子引线321分别延伸至相邻的两行子像素区域，且距离引出区B10最近的第二子引线322与引出区B10之间可以设置有多行子像素区域，示例性的，距离引出区B10最近的第二子引线322与引出区B10之间可以设置有P行子像素区域，此时，在第一方向Y上尺寸最大的第一子引线321经过了P+M/2行子像素区域。

除此之外，在另一些示例中，在一个显示子区域内，可以使得相邻的两条第一子引线321分别延伸至间隔设置的两行子像素区域，此时，在第一方向Y上相邻的两条第二子引线322分别设置于间隔设置的两行子像素区域中。示例性的，在第一方向Y上相邻的两条第二子引线322所在的两行子像素区域之间设置有一行或多行子像素区域。

除此之外，在另一些示例中，在一个显示子区域内，在第一方向Y上相邻的两条第二子引线322所在的两行子像素区域之间设置有零行和/或一行和/或多行子像素区域。其中，当在第一方向Y上相邻的两条第二子引线322所在的两行子像素区域之间设置有零行子像素区域时，则表示在第一方向Y上 相邻的两条第二子引线322所在的两行子像素区域相邻设置。

在一些实施例中，参见图2A和图2B，越靠近显示区AA在第二方向X上的中心线340的第一子引线321所连接的第二子引线322，越远离引出区B10。越远离引出区B10的第二子引线322所连接的数据线Dt，越靠近显示区AA在第二方向X上的中心线340。

示例性的，显示区AA在第二方向X上的中心线340沿第一方向Y延伸。

其中，在一个显示子区域内，沿第一设定方向，多条第一子引线321所电连接的第二子引线322逐渐靠近引出区B10。距离中心线340最近的第一子引线321，其所电连接的第二子引线322距离引出区B10最远。因此，多条第一子引线321所电连接的第二子引线322交叠。距离显示区AA在第二方向X上的中心线340最远的第一子引线321电连接于距离中心线340最远的数据线Dt，且该条第一子引线321在第一方向Y上的尺寸最小，而距离显示区AA在第二方向X上的中心线340最近的第一子引线321电连接于距离中心线340最近的数据线Dt，且该第一子引线321在第一方向Y上的尺寸最大。

示例性的，参见图2A和图2B，第一行子像素区域L1对应于与引出区B10距离最近的第二子引线32201，第一列子像素区域R1对应的数据线Dt01电连接于第一行子像素区域L1所对应的第二子引线32201，因此，第一列子像素R1所对应的数据线Dt01不跨过任意一条第二子引线322。第二列子像素区域R2所对应的数据线Dt02电连接于第二行子像素区域L2所对应的第二子引线32202，因此，第二列子像素区域R2所对应的数据线Dt02可以跨过第一行子像素区域L1所对应的第二子引线32201。以此类推……。

通过上述布线方式，可以使得扇出引线320的走线较短，进而能够节约成本。

在一些实施例中，参见图4A，所有第一子引线321以显示区AA在第二方向X上的中心线340为对称线，大致对称设置。且所有第二子引线322以显示区AA在第二方向X上的中心线340为对称线，大致对称设置。在本公开的实施例中，“大致对称”指的是位于中心线340两侧的结构，相距中心线340的距离相差在5％以内。

参见图4A，扇出走线对称布置于阵列基板200内，可以将第一子引线321收拢于引出区B10的中部，其中，显示区AA在第二方向X上的中心线340同样为引出区B10在第二方向X上的中心线340，而引出区B10的中部为以引出区B10在第二方向X上的中心线340为中心向两侧延伸的部分区域，且 引出区B10的中部在第二方向X上的尺寸小于引出区B10整体在第二方向X上的尺寸。

其中，所有第一子引线321和所有第二子引线322均以显示区AA在第二方向X上的中心线340为对称线，大致对称设置，即扇出引线320以中心线340位对称线，大致对称设置，因此，扇出引线340的结构规整、便于加工，提高了生产加工的便捷性。

在一些实施例中，参见图3A和图3B，数据线Dt的主体结构包括多段主体走线Dta；数据线Dt还包括至少一段跳线Dtb，跳线Dtb与第一电源信号线Vdd同层设置，且跳线Dtb与主体走线Dta通过过孔交替地电连接。

其中，主体走线Dta设置于第一电源信号线Vdd远离衬底310的一侧，而跳线Dtb与第一电源信号线Vdd同层设置，因此，主体走线Dta与跳线Dtb设置于不同层，相邻的主体走线Dta与跳线Dtb之间可以通过过孔电连接。

在一些示例中，主体走线Dta在第一方向Y上的尺寸大于跳线Dtb在第一方向Y上的尺寸。

在一些示例中，每条数据线Dt均包括交替设置的主体走线Dta和跳线Dtb。在其他一些示例中，部分数据线Dt中仅包括主体走线Dta，不包括跳线Dtb，例如图2A和图2B中第一列子像素区域R1所对应的数据线Dt01。而其余部分数据线Dt包括交替设置的主体走线Dta和跳线Dtb，例如图2B中第二列子像素区域R2所对应的数据线Dt02、第三列子像素区域R3所对应的数据线Dt03等。

在一些示例中，参见图3B，一条数据线Dt中，可以仅在该条数据线Dt经过第二子引线322的位置设置跳线Dtb。除此之外，在其他的一些示例中，参见图3A，一条数据线Dt中，除了该条数据线Dt经过第二子引线322的位置外，其他的位置也可以设置跳线Dtb。

在一些实施例中，参见图3A，第二子引线322与主体走线Dta同层设置，且至少一条第二子引线322跨过至少一条数据线Dt中的跳线Dtb。此处的“跨过”指的是第二子引线322在衬底310上的正投影与跳线Dtb在衬底310上的正投影相交叉，其中，第二子引线322远离第一子引线321的一端的端点在衬底310上的正投影与跳线Dtb在衬底310上的正投影不重合。示例性的，参见图3A，在A3处和A4处，第二子引线322跨过跳线Dtb。而在A5处和A6处，数据线Dt与第二子引线322远离第一子引线321一端的端点有重合，在A5处和A6处，第二子引线322未跨过数据线Dt。

其中，数据线Dt还包括至少一段跳线Dtb，且至少一条第二子引线322 跨过至少一条数据线Dt中的跳线Dtb。在一些示例中，可以使得多条数据线Dt中，仅一条数据线Dt设置有跳线Dtb，且一条第二子引线322跨过该条数据线Dt。在其他一些示例中，可以使得多条数据线Dt中的部分数据线设置有跳线Dtb，而一条第二子引线322可以跨过多条数据线Dt中的所有跳线Dtb。在另一些示例中，可以使得多条数据线Dt中的至少部分数据线设置有跳线Dtb，而多条第二子引线322可以分别跨过多条数据线Dt中的所有跳线Dtb。在另一些示例中，可以使得多条数据线Dt中的至少部分数据线设置有跳线Dtb，而多条第二子引线322可以分别跨过多条数据线Dt中的部分跳线Dtb，多条数据线Dt中的其余跳线Dtb不与第二子引线322重叠。

其中，第二子引线322与主体走线Dta同层设置，第一子引线321与主体走线Dta同层设置，因此扇出引线320与主体走线Dta同层设置，因此，扇出引线320与主体走线Dta可以通过同一道工艺中形成，使用同一Mask，进而无需为扇出引线320额外提供一Mask，以此减少在制作显示面板200的过程中所使用的Mask的数量，节约了成本。示例性的，参见图3A和图3B，第一子引线321、第二子引线322与主体走线Dta设置于第二源漏金属层SD2。

第二子引线322与主体走线Dta同层设置，而跳线Dtb与主体走线Dta设置于不同层，因此，第二子引线322与跳线Dtb设置于不同层。第二子引线322能够跨过数据线Dt的跳线Dtb，便可以使得第二子引线322与其不对应的数据线Dt绝缘。示例性的，参见图3A和图3B，跳线Dtb设置于第一源漏金属层SD1。

以上一些实施例对跳线Dtb的布置方式进行介绍，以下基于数据线Dt中包括跳线Dtb的实施例对数据线Dt与第二子引线322的连接方式进行介绍。

在一些实施例中，第二子引线322可以与该条第二子引线322所对应的数据线Dt的主体走线Dta电连接。示例性的，参见图3A，第二子引线322n对应数据线Dtn，数据线Dtn与第二子引线322n电连接的位置未设置有跳线Dtb，而设置有主体走线Dta，进而使得第二子引线322n与数据线Dtn的主体走线Dta电连接，其中，数据线Dtn的主体走线Dta经过第二子引线322n的端点。

在一些实施例中，位于显示区AA在第二方向X上的中心线340的同一侧的所有第二子引线322所在的最小封闭图形区域为一个第一布线区域350。

参见图5，第二子引线322连接于第一子引线321的一端为第三端3221，第二子引线322远离第一子引线321的一端为第四端3222。第一布线区域350包括第一条边351，其中，第一条边351经过多条第二子引线322的第三端 3221。第二条边352经过多条第二子引线322的第四端3222。

其中需要说明的是，第一条边351为直线。在一些示例中，在一个显示子区域内，第一条边351可以经过全部第二子引线322的第三端3221。在其他的一些示例中，第一条边351可以为多条第二子引线322的第三端3221的拟合直线。此时，在一个显示子区域内，第一条边351可以仅经过部分第二子引线322的第三端3221，而第一条边351未经过的第二子引线322的第三端3221可以分布于第一条边351的两侧。或者，在一个显示子区域内，所有第二子引线322的第三端3221分布于第一条边351的两侧。

同样的，第二条边352为直线。在一些示例中，在一个显示子区域内，第二条边352可以经过所有第二子引线322的第四端3222。在其他的一些示例中，第二条边352可以为多条第二子引线322的第四端3222的拟合直线。此时，在一个显示子区域内，第二条边352可以仅经过部分第二子引线322的第四端3222，而第二条边352未经过的第二子引线322的第四端3222可以分布于第二条边352的两侧。或者，在一个显示子区域内，所有第二子引线322的第四端3222分布于第二条边352的两侧。

第一条边351与第二条边352可相交于一点，距离引出区B10最近的第二子引线32201的两端可以分别与第一条边351和第二条边352相交。其中，第一条边351、第二条边352以及与引出区B10距离最近的第二子引线32201可以围成第一布线区域350。

在一些示例中，显示区AA在第二方向X上的中心线340的两侧各设置有一个第一布线区域350。

示例性的，参见图5，第一布线区域350可以为钝角三角形区域。

在其他的一些示例中，越靠近显示区AA在第二方向X上的中心线340的第一子引线321所连接的第二子引线322，越远离所述引出区B10；越远离所述引出区B10的第二子引线322所连接的数据线Dt，越远离显示区AA在第二方向X上的中心线。此时，第一布线区域350为一锐角三角形区域。

以上一些实施例介绍了第二子引线322所在的第一布线区域350，以下对第一子引线321所在的第二布线区域360进行介绍。

在一些实施例中，位于显示区AA在第二方向X上的中心线340的同一侧的所有第一子引线321所在的最小封闭图形区域为一个第二布线区域360。

示例性的，参见图5，第一子引线321连接于第二子引线322的一端为第一端3211，第二布线区域360包括第三条边361。在一个显示子区域内，第三条边361经过多条第一子引线321的第一端3211。其中需要说明的是，在 一个显示子区域内，第三条边361可以仅经过部分第一子引线321的第一端3211，此时，第三条边361可以为多条第一子引线321的第一端3211的拟合直线。其中，第一子引线321的第一端3211连接于第二子引线322的第三端3221，因此，第三条边361与第一条边351重合。

第三条边361包括相对的第五端3611和第六端3612，第五端3611与距离中心线340最远的第一子引线321连接，第六端3612与中心线340相交。

第三条边361、中心线340、距离中心线340最远的第一子引线321以及显示区AA的部分边界363可以围成第二布线区域360。

示例性的，参见图5、图7至图10，第二布线区域360为直角梯形区域。

在一些实施例中，参见图7至图10，钝角三角形区域中具有两个钝角边，其中，长度相对较长的钝角边与直角梯形区域的斜腰重合，且该长度相对较长的钝角边的长度等于直角梯形区域的斜腰的长度。

示例性的，钝角三角形区域两条钝角边分别为第一条边351和引出区B10距离最近的第二子引线322，其中，第一条边351的长度大于与引出区B10距离最近的第二子引线322的长度，因此，钝角三角形区域中长度相对较长的钝角边为第一条边351。而第三条边361为直角梯形区域的斜腰，第三条边361与第一条边351重合且长度相等。

以下结合第一布线区域350和第二布线区域360对跳线Dt的排布方式进行介绍。

在一些实施例中，穿过第一布线区域350的各条数据线Dt中，至少位于第一布线区域350中的部位设置有跳线Dtb。

在一些示例中，穿过第一布线区域350的各条数据线Dt中，仅位于第一布线区域350中的部位设置有跳线Dtb，以此使得每条数据线Dt上所设置的跳线Dtb最少，进而使得每条数据线Dt具有较小的loading。

示例性的，参见图3B和图7，穿过第一布线区域350的各条数据线Dt，仅位于第一布线区域350中的部分设置有跳线Dtb，而位于第一布线区域360之外的部分为主体走线Dta。

示例性的，除了指定子像素区域外，数据线Dt每经过一个子像素区域330，设置有一条跳线Dtb。其中，一条数据线Dt在衬底310上的正投影与其相对应的第二子引线322在衬底310上的正投影相交于指定子像素区域，该条数据线Dt在衬底310上的正投影与其不对应的第二子引线322在衬底310上的正投影可以相交于其他非指定子像素区域的子像素区域。此外，需要说明的是，一条跳线Dtb在第一方向Y上的尺寸，小于一个子像素区域330在第一 方向Y上的尺寸，即一条跳线Dtb无法贯穿一个子像素区域330。

在一些实施例中，由显示区AA在第二方向X上的中心线340指向显示区AA在第二方向X上的任一侧的方向为第一设定方向；沿第一设定方向，各条数据线Dt中的跳线Dtb的数量先增大后减小。

参见图7，图7示出了一些实施例中第一区域A1的布线规则，在第一区域A1中，沿着第一设定方向C1，各条数据线Dt中的跳线Dtb的数量先增大后减小。

在一些示例中，参见图2A、图2B和图5，在一个显示子区域中，沿第一设定方向依次排列的多条数据线Dt，所跨过的第二子引线322的数量先增大后减小。示例性的，可以仅在第一布线区域350内设置跳线Dtb，因此，一条数据线Dt上所设置的跳线Dtb的数量与其该条数据线Dt所跨过的第二子引线322的数量相同，此时，沿第一设定方向，经过第一布线区域350的多条数据线Dt中所设置的跳线Dtb数量线增大后减小。

以第一区域A1为例，对以上一些实施例进行说明。参见图5和图6，在第一区域A1内，第七列子像素区域R7所对应的数据线Dt07跨过一条第二子引线322，对应的，可以在数据线Dt07上设置一条跳线Dtb；第六列子像素区域R6所对应的数据线Dt06跨过两条第二子引线322，对应的，可以在数据线Dt06上设置两条跳线Dtb；第五列子像素区域R5所对应的数据线Dt05跨过三条第二子引线322，对应的，可以在数据线Dt05上设置三条跳线Dtb。

第四列子像素区域R4所对应的数据线Dt04跨过三条第二子引线322，对应的，可以在数据线Dt04上设置三条跳线Dtb；第三列子像素区域R3所对应的数据线Dt03可以跨过第一行子像素区域L1所对应的第二子引线32201和第二行子像素区域L2所对应的第二子引线32202，即第三列子像素区域R3所对应的数据线Dt03可以跨过两条第二子引线322，对应的，在数据线Dt03中设置有两条跳线Dtb；第二列子像素区域R2所对应的数据线Dt02可以跨过第一行子像素区域L1所对应的第二子引线32201，即第二列子像素区域R2所对应的数据线Dt02可以跨过一条第二子引线322，对应的，在数据线Dt02中设置有一条跳线Dtb；第一列子像素区域R1所对应的数据线Dt01不跨过任意一条第二子引线322，对应的，数据线Dt01上不设置跳线Dtb。

在上述一些实施例中，跳线Dtb可以仅设置于第一布线区域350中，而在其他一些实施例中，参见图8～图10，穿过第一布线区域350中各条数据线Dt，不仅位于第一布线区域350中的部分设置有跳线Dtb，而位于第一布线区域350之外的部分也设置有跳线Dtb。示例性的，可以使得穿过第一布线区域 350的每条数据线Dt中的跳线Dtb的数量相等，以此使得每条数据线Dt的负载相同。在该示例中，参见图3A，一条数据线Dt中，除了该条数据线Dt经过第二子引线322的位置外，其他的位置也设置有跳线Dtb。

在一些实施例中，参见图7至图10，穿过第一布线区域350的所有数据线Dt中，位于第一布线区域350中的部位具有的跳线Dtb的数量最多的数据线为第一类数据线Dtc，除第一类数据线Dtc以外的数据线为第二类数据线Dtd。

其中，第一类数据线Dtc位于第一布线区域350中的部位具有的跳线Dtb的数量，大于各个第二类数据线Dtd位于第一布线区域350中的部位具有的跳线Dtb的数量。

示例性的，参见图5，在第一区域A1内，距离中心线340最远的第一子引线321为指定第一子引线321C，多条数据线Dt中，与指定第一子引线321C相邻的两条数据线Dt(即数据线Dt04和数据线Dt05)均穿过第一布线区域350，且所跨过的第二子引线322的数量最多，进而与指定第一子引线321C相邻的两条数据线Dt进位于第一布线区域350中的部位所具有的跳线Dtb数量最多，与指定第一子引线321C相邻的两条数据线Dt均为第一类数据线Dtc。

在一些实施例中，参见图8～图10，各个第二类数据线Dtd中，还在位于第一布线区域350以外的部位设置有跳线Dtb。各个第二类数据线Dtd中具有的跳线Dtb的数量，等于第一类数据线Dtc中具有的跳线Dtb的数量。进而穿过第一布线区域350中的每条数据线Dt中，跳线Dtb数量相同，进而使得穿过第一布线区域350的每条数据线Dt的负载相同。

在一些实施例中，参见图5，第一子引线321连接第二子引线322的一端为第一端3211，另一端为第二端；由第二端指向第一端3211的方向为第二设定方向D。箭头D所指的方向为第二设定方向。

参见图9，各条第二类数据线Dtd中，位于第一布线区域350以内的跳线Dtb，与位于第一布线区域350以外的跳线Dtb，沿第二设定方向D排列。位于第一布线区域350以外的多条跳线Dtb，均位于第一布线区域350远离引出区B10的一侧。

在一些示例中，参见图9，第一类数据线Dtc中仅位于第一布线区域350中的部分设置有跳线Dtb，而第二类数据线Dtd不仅位于第一布线区域350中的部分设置有跳线Dtb，第二类数据线Dtd位于第一布线区域350之外的部分也设置有跳线Dtb。

示例性的，第一类数据线Dtc所跨过的第二子引线322的数量与该条第 一类数据线Dtc中跳线Dtb的数量相同。而第二类数据线Dtd所跨过的第二子引线322的数量小于第一类数据线Dtc所跨过的第二子引线322的数量。可以使得第二类数据线Dtd沿第一方向Y由第一布线区域350穿出后，每经过一个子像素区域330，形成一条跳线Dtb，直至第二类数据线Dtd中的跳线Dtb数量与第一类数据线Dtc中的跳线Dtb数量相同。

在一些示例中，参见图9，以距离引出区B10距离最近的第二子引线322和指定第一子引线321C所在直线经过第一布线区域350中的部分，为相邻的两条边做矩形区域371，穿过矩形区域371的多条数据线Dt中的跳线Dtb均设置于该矩形区域371内。在该矩形区域371内，除了指定子像素区域外，数据线Dt每经过一个子像素区域330，设置有一条跳线Dtb。其中，需要说明的是，跳线Dtb在第一方向Y上的尺寸小于一个子像素区域330在第一方向Y上的尺寸，跳线Dtb无法贯穿一个子像素区域330。

以第一条边351和指定第二子引线322C所在直线经过第一布线区域350中的部分为相邻的两条边，做平行四边形区域372，穿过平行四边形区域372中的多条数据线Dt中的跳线Dtb均设置于该平行四边形区域372中。在该平行四边形372区域内，除了指定子区域外，数据线Dt每经过一个子像素区域330，设置有一条跳线Dtb。其中，经过矩形区域371的各条数据线Dt中跳线Dtb的数量与经过平行四边形区域372的各条数据线Dt跳线Dtb中的数量相等。

除上述一些示例外，在其他的一些实施例中，参见图8和图10，穿过第一布线区域350的各条数据线Dt中，还在位于第一布线区域350以外的部位设置有跳线Dtb；并且，各条数据线Dt中的跳线Dtb的数量相同。穿过第一布线区域350的所有数据线Dt中的跳线Dtb沿第二方向X排列成多行。其中，由于各条数据线Dt中跳线Dtb的数量相同，因此，能够使得各条数据线Dt的负载相同。

示例性的，穿过第一布线区域350多条数据线Dt包括第一类数据线Dtc和第二类数据线Dtd，第一类数据线Dtc和第二类数据线Dtd在第一布线区域350以及第一布线区域350以外的部位均设置有跳线Dtb。

首先需要说明的是，相互电连接的第二子引线322和数据线Dt相互对应，且相互对应数据线Dt和第二子引线322相交于指定子像素区域。在一些实施例中，第二子引线322和与该条第二子引线322相对应的数据线Dt的主体走线Dta电连接。示例性的，一条数据线Dt与其相对应的第二子引线322相交于指定子像素区域，由于第二子引线322与其相对应的数据线Dt的主体走线 Dta电连接，因此，因此，数据线Dt穿过该条数据线Dt所对应的指定子像素区域时，未设置跳线Dtb，即数据线Dt穿过指定子像素区域330的部分均为主体走线Dta。

在一些示例中，参见图8，各条数据线Dt，除所对应的指定子像素区域330外(其中，图8中未示出330，可参见图5和图6中的子像素区域330)，数据线Dt每经过一个子像素区域330，形成有一条跳线Dtb。其中，需要说明的是，一条跳线Dtb在第一方向Y上的尺寸，小于一个子像素区域330在第一方向Y上的尺寸，即一条跳线Dtb无法贯穿一个子像素区域330。例如，一列子像素中设置有N个子像素区域330，一条数据线Dt经过N个子像素区域330，因此，一条数据线Dt上设置有N-1条跳线Dtb。此时，多条数据线Dt中的多条跳线Dtb可以在第二方向X上排列成多行。

该实施例中，除每条数据线Dt所对应的指定子像素区域外，每个子像素区域330中均设置有跳线Dtb。此时，请参阅图11A，位于第二布线区域360中的子像素区域330中，设置有主体走线Dta、跳线Dtb以及第一子引线321，但未设置有第二子引线。请参阅图11B，在第一布线区域350和第二布线区域360之外的子像素区域330中，设置有主体走线Dta和跳线Dtb，而未设置有第一子引线和第二子引线。

在其他的一些实施例中，在第一布线区域350和第二布线区域360之外的子像素区域330中，也可以设置有第一子引线和第二子引线。而位于在第一布线区域350和第二布线区域360之外的子像素区域330中的第一子引线和第二子引线作为Dummy走线，其不与数据线Dt电连接，而是与第一电源信号线Vdd或第二电源信号线Vss电连接，以此来减小Vdd或者Vss信号的电压降，同时避免作为Dummy走线的第一子引线和第二子引线产生静电积累。

除上述实施例外，在其他一些实施例中，请参阅图10，显示区AA中包括长方形区域373，第二条边352为长方形区域373的对角线，且长方形区域373的一条边经过与引出区B10距离最近的第二子引线322。在长方形区域373内，除指定子像素区域外，数据线Dt每经过一个子像素区域，设置有一条跳线Dtb，以此使得实现各条数据线Dt中的跳线Dtb的数量相同。

例如，与引出区B10距离最近的第二子引线322对应于第n行子像素区域，其中n大于或等于1，而在第一方向Y上尺寸最大的第一子引线321穿过了N/2行子像素区域，此时，可以使得数据线Dt穿过第n行子像素区域至第n+N/2行子像素区域的部分，除该数据线Dt所对应的指定子像素区域330 外，每经过一个子像素区域330，形成一条跳线Dtb，以此使得每条数据线Dt中设置有N/2-1条跳线Dtb。

在一些实施例中，与引出区B10距离最近的第二子引线322和引出区B10之间设置有多行子像素区域，位于与引出区B10距离最近的第二子引线322和引出区B10之间的多行子像素区域中未设置有跳线Dtb。

以上介绍了阵列基板300中扇出引线320的布线方式，以下对阵列基板300中所包括的像素驱动电路进行介绍。

在一些实施例中，阵列基板300中包括：多个像素驱动电路211，每个像素驱动电路211中包括多个晶体管。在一些实施例中，本公开中的像素驱动电路的结构包括多种，可以根据实际需要选择设置。例如，像素驱动电路的结构可以包括“2T1C”、“6T1C”、“7T1C”、“6T2C”或“7T2C”等。此处，“T”表示为薄膜晶体管，位于“T”前面的数字表示为薄膜晶体管的数量；“C”表示为存储电容器C，位于“C”前面的数字表示为存储电容器C的数量。以下以7T1C模式的像素驱动电路为例做介绍。

参见图12，像素驱动电路211具体可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和电容器C，与像素驱动电路211电连接的信号线包括栅极扫描信号线G、第一复位信号线Rst1、第二复位信号线Rst2和发光控制信号线Em。

其中，第一晶体管T1的栅极电连接于第一复位信号线Rst1，第一晶体管T1的第一极电连接于初始化信号线Vt，第一晶体管T1的第二极电连接于驱动节点A；第二晶体管T2的栅极电连接于栅极扫描信号线G，第二晶体管T2的第一极电连接于第三晶体管T3的第二极，第二晶体管T2的第二极电连接于驱动节点A；第三晶体管T3的栅极电连接于驱动节点A；第四晶体管T4的栅极与栅极扫描信号线G电连接，第四晶体管T4的第一极电连接于数据信号线Dt，第四晶体管T4的第二极电连接于第三晶体管T3的第一极；第五晶体管T5的栅极与第六晶体管T6的栅极均电连接于发光控制信号线Em，第五晶体管T5的第一极与第一电源信号线Vdd电连接，第五晶体管T5的第二极电连接于第三晶体管T3的第一极，第六晶体管T6的第一极电连接于第三晶体管T3的第二极，第六晶体管T6的第二极电连接于发光器件OLED的阳极；第七晶体管T7的栅极电连接于第二复位信号线Rst2，第七晶体管T7的第一极电连接于初始化信号线Vt，第七晶体管T7的第二极电连接于发光器件OLED的阳极，发光器件OLED的阴极电连接于第二电源信号线Vss电连接。

其中，在一些实施例中，连接于同一像素驱动电路211的初始化信号线Vt包括两条第一初始信号线Vt1，为了便于区分，参见图12，可以将与第一晶体管T1的第一极电连接的第一初始信号线Vt1定义为第一子初始信号线Vt11电连接，而与第七晶体管T7的第一极电连接的第一初始信号线Vt1定义为第二子初始信号线Vt12。

在一些实施例中，像素驱动电路211中的各个晶体管可以为P型晶体管，P型晶体管在栅极接收到低电压信号的情况下导通。在其他一些实施例中，像素驱动电路211中的各个晶体管可以为N型晶体管，N型晶体管在栅极接收到高电压信号的情况下导通。此外，在其他一些实施例中，像素驱动电路211中的部分晶体管为N型晶体管，其余部分晶体管为P型晶体管，例如：T1，T2是N型管，其余是P型管。需要说明的是，上述提到的“高电压信号”和“低电压信号”是通俗说法，一般来说，N型晶体管的导通条件为栅源电压差大于其阈值电压，即N型晶体管的栅极电压大于其源极电压与其阈值电压之和，N型晶体管的阈值电压为正值，则称使得N型晶体管导通的栅极电压信号为高电压信号，P型晶体管的导通条件为栅源电压差的绝对值大于其阈值电压，P型晶体管的阈值电压为负值，即P型晶体管的栅极电压小于其源极电压与其阈值电压之和，则称使得P型晶体管导通的栅极电压信号为低电压信号，“高电压信号”和“低电压信号”中的高低是相对基准电压(例如0V)来说的。

基于上述一些实施例所公开的像素驱动电路211，对本公开一些实施例所提供的阵列基板300中的膜层结构进行介绍。

在一些实施例中，参见图13A和图13B，阵列基板300包括：依次设置于衬底310上的有源膜层380、第一栅金属层Gate1和第二栅金属层Gate2。其中，有源膜层380包括像素驱动电路211中的多个晶体管的有源层，每个晶体管的有源层包括第一极区、第二极区和连接第一极区和第二极区的沟道区。参见图14，图14示出了有源膜层380的结构，以及有源膜层380中各个晶体管的有源层在有源膜层380中的位置。

以下结合有源膜层380对第一栅金属层Gate1以及第二栅金属层Gate2进行介绍。

参见图15和图16，第一栅金属层Gate1中包括沿第一方向Y依次设置的第二复位信号线Rst2、发光控制信号线Em、栅极扫描信号线G和第一复位信号线Rst1，第二复位信号线Rst2、发光控制信号线Em、栅极扫描信号线G和第一复位信号线Rst1均沿第二方向X延伸。

上述各个信号线经过晶体管的沟道区的部分可以作为该晶体管的栅极。其中，参见图16，第一晶体管T1的栅极位于第一复位信号线Rst1上，第一复位信号线Rst1经过第一晶体管T1的沟道区的部分作为第一晶体管T1的栅极。

参见图16，第二晶体管T2的栅极和第四晶体管T4的栅极位于栅极扫描信号线G上，在一个子像素区域330中，栅极扫描信号线G沿第二方向X依次经过第二晶体管T2的沟道区以及第四晶体管T4的沟道区，其中，栅极扫描信号线G经过第二晶体管T2的沟道区以及第四晶体管T4的沟道区的部分，分别作为第二晶体管T2的栅极以及第四晶体管T4的栅极。

参见图16，第六晶体管T6的栅极和第五晶体管T5的栅极位于发光控制信号线Em上，在一个子像素区域330中，发光控制信号线Em沿第二方向X依次经过第六晶体管T6的沟道区和第五晶体管T5的沟道区，其中发光控制信号线Em经过第六晶体管T6的沟道区的部分作为第六晶体管T6的栅极，发光控制信号线Em经过第五晶体管T5的沟道区的部分作为第五晶体管T5的栅极。

参见图16，第七晶体管T7的栅极位于第二复位信号线Rst2上，第二复位信号线Rst2经过第七晶体管T7的沟道区的部分作为第七晶体管T7的栅极。

其中，需要说明的是，多个像素驱动电路211的有源层阵列设置于衬底310上，一行像素驱动电路211对应一第二复位信号线Rst2、一发光控制信号线Em、一栅极扫描信号线G和一第一复位信号线Rst1。

除了上述各个信号线外，参见图15和图16，第一栅金属层Gate1中还形成有电容器C的第一极板Cst1，第一极板Cst1与第三晶体管T3的沟道区的交叠部分作为第三晶体管T3的栅极。

以上介绍了第一栅金属层Gate1，以下对第二栅金属层Gate2进行介绍。

参见图17，第二栅金属层Gate2中形成有多条第一初始信号线Vt1，多条第一初始信号线Vt1沿第二方向X延伸，并沿着第一方向Y依次排列。其中，每两条第一初始信号线Vt1经过同一行子像素区域，一行像素驱动电路211可以与两条第一初始信号线Vt1电连接。其中，与一行像素驱动电路211电连接的两条第一初始信号线Vt1分别为第一子初始信号线Vt11和第二子初始信号线Vt12。第一子初始信号线Vt11与第一晶体管T1的第一极电连接，第二子初始信号线Vt12与第七晶体管T7的第一极电连接。

此外，参见图17，第二栅金属层Gate2中还形成有电容器C的第二极板Cst2，参见图13B，电容器C的第一极板Cst1和第二极板Cst2在衬底310上 的正投影有重叠。其中，第二极板Cst2可以与第一电源信号线Vdd电连接，因此第一电源信号线Vdd中所传输的第一电源信号可以传输至第二极板Cst2，由于第一电源信号为恒压信号，因此，各个像素驱动电路211中的第二极板Cst2的电压相同，因此参见图17，可以将各个像素驱动电路211中的第二极板Cst2电连接。

基于以上一些实施例所提供的阵列基板300的膜层结构，在一些实施例中，参见图18A和图18B，阵列基板300还包括：位于衬底310的第一侧的第一源漏金属层SD1和位于第一源漏金属层SD1远离衬底310一侧的第二源漏金属层SD2；其中，参见图19A，第一电源信号线Vdd和跳线Dtb位于第一源漏金属层SD1中，参见图19B和图20A，第一子引线321、第二子引线322与主体走线Dta位于第二源漏金属层SD2中。

首先对第一布线区域350中的第一源漏金属层SD1和第二源漏金属层SD2进行介绍。

示例性的，参见图19A，在第一布线区域350中，第一源漏金属层SD1中设置有第一电源信号线Vdd，其中，第一电源信号线Vdd沿第一方向Y延伸，且多条第一电源信号线Vdd沿着第二方向X依次排列，一条第一电源信号线Vdd对应于一列子像素区域，即一列像素驱动电路211与一条第一电源信号线Vdd电连接。第一电源信号线Vdd可以通过过孔与电容器C的第二极板Cst2、以及第五晶体管T5的第一极电连接。此外，第一源漏金属层SD1中还设置有跳线Dtb，一个子像素区域330内设置有一条跳线Dtb。

示例性的，参见图19B和图19C，第二源漏金属层SD2中设置有沿第二方向X延伸的第二子引线322，且多条第二子引线322沿第一方向Y依次排列。第二源漏金属层SD2中还设置有多条主体走线Dta，相邻的两条主体走线Dta之间设置有分隔间隙，而第二子引线322可以由分隔间隙中穿过。

参见图19C和图19D，主体走线Dta与跳线Dtb交替设置，且二者可以通过过孔连接。

接下来，对第二布线区域360中的第一源漏金属层SD1和第二源漏金属层SD2进行介绍。

示例性的，在第二布线区域360中，第一源漏金属层SD1包括第一电源信号线Vdd，其布局与第一布线区域350中第一电源信号线Vdd的布局相同，可参见图19A，在此不进行赘述。在此需要说明的是，在一些实施例中,第二布线区域360中未形成有跳线Dtb，而在其他一些实施例中，第二布线区域360中可以形成有跳线Dtb，即第一源漏金属层SD1位于第二布线区域360内 的布局与位于第一布线区域350内的布局相同。

在一些实施例中，参见图18A，有源膜层380位于跳线Dtb和衬底310之间，跳线Dtb与有源膜层380通过过孔连接。

在一些实施例中，参见图18A，跳线Dtb具有延长部Dtb1，该延长部Dtb1的一端与有源膜层380通过过孔连接。

在一些示例中，参见图18A，跳线Dtb还包括主体部Dtb2，主体部Dtb2的一端与延长部Dtb1的一端连接，主体部Dtb2的两端分别与两条主体走线Dta通过过孔电连接，而延长部Dtb1远离主体部Dtb2的一端与第四晶体管T4的第一极区通过过孔电连接，(其中，图18A中未示出T4，可参见图14中的第四晶体管T4)。

在一些示例中，参见图19C，延长部Dtb1在衬底310上的正投影与主体走线Dta在衬底310上的正投影至少部分重合。此时，延长部Dtb1位于主体走线Dta的覆盖范围内，因此，延长部Dtb1不会造成额外的金属阻挡，以此保证显示面板200的光线的透过率，进而使得显示面板200可以支持屏下指纹。

参见图20A、图20B和图20C，第二源漏金属层SD2中包括第一子引线321，每列子像素区域对应两条第一子引线321，其中第一条第一子引线321A在衬底310上的正投影位于数据线Dt在衬底310上的正投影与第一电源信号线Vdd在衬底310上的正投影之间。

除上述第二子引线322与主体走线Dta共同设置于第二源漏金属层SD2的方案外，在一些实施例中，第二子引线322与数据线Dt的主体结构位于不同层。

示例性的，第二子引线322可以设置于第一栅金属层Gate1和第二栅金属层Gate2中的任一层。第二子引线322与数据线Dt的主体结构可以通过过孔电连接。

在一些实施例中，阵列基板300还包括：位于衬底310第一侧的至少一层栅金属层、位于至少一层栅金属层远离衬底310一侧的第一源漏金属层SD1和位于第一源漏金属层SD1远离衬底310一侧的第二源漏金属层SD2；其中，第二子引线322设置于任意一层栅金属层中，第一电源信号线Vdd设置于第一源漏金属层SD1，第一子引线321与数据线Dt的主体结构设置于第二源漏金属层SD2。

示例性的，所述至少一层栅金属层包括上述第一栅金属层Gate1和第二栅金属层Gate2，第二子引线322可以设置于第一栅金属层Gate1或第二栅金属 层Gate2中。此时，第二子引线322可以与第一栅金属层Gate1或的第二栅金属层Gate2通过同一道工艺形成，进而能够使用同一Mask，因此无需为设置第二子引线322提供一额外的Mask，节约成本。

而第一子引线321与数据线Dt的主体结构设置于第二源漏金属层SD2中，此时，数据线Dt的主体结构可以为一条完整的数据线Dt，而第二子引线322与数据线Dt位于不同层，二者之间可以通过膜层之间的绝缘层进行绝缘处理。

在一些实施例中，参见图21，阵列基板300还包括多条第一初始信号线Vt1，多条第一初始信号线Vt1位于衬底310的第一侧，且位于显示区AA；多条第一初始信号线Vt1沿第二方向X延伸；多条第一初始信号线Vt1与第二子引线322位于不同层；参见图11A和图21，与一行子像素区域对应的一条第一初始信号线Vt1在衬底310上的正投影，和经过该行子像素区域的第二子引线322在衬底310上的正投影至少部分地重叠。

其中，通过使得第一初始信号线Vt1与第二子引线322至少部分重叠设置，可以使得阵列基板300中信号线的布局更加紧凑，以此减小子像素的面积，提高显示面板的PPI(Pixels Per Inch，像素密度)。此外，第二子引线322与第一初始信号线Vt1重叠设置，二者之间不会产生串扰，保证第二子引线322中数据信号传输的准确性。除此之外，通过使得第二子引线322与第一初始信号线Vt1重叠设置，不会造成额外的金属阻挡，以此保证显示面板200的光线的透过率，进而使得显示面板200可以支持屏下指纹。

示例性的，一行像素驱动电路211可以与两条第一初始信号线Vt1电连接，与一行像素驱动电路211电连接的两条第一初始信号线Vt1分别为第一子初始信号线Vt11和第二子初始信号线Vt12。参见图17，第一子初始信号线Vt11和第二子初始信号线Vt12分别位于电容器C的第二极板Cst2在第一方向Y上的两侧。

其中，参见图21，与一行子像素区域对应的第二子引线322在衬底310上的正投影，可以与该行子像素区域所对应的第二子初始信号线Vt12在衬底310上的正投影至少部分重叠。在一些示例中，第二子引线322在衬底310上的正投影可以完全位于第二子初始信号线Vt12在衬底310上正投影之内。在其他一些示例中，第二子引线322在衬底310上的正投影可以部分位于第二子初始信号线Vt12在衬底310上的正投影之内，其余部分位于第二子初始信号线Vt12在衬底310上的正投影之外。

在一些实施例中，参见图19A，阵列基板300还包括多条第二初始信号 线Vt2，多条第二初始信号线Vt2位于衬底310的第一侧，且位于显示区AA。多条第二初始信号线Vt2沿第一方向Y延伸。多条第二初始信号线Vt2与多条第一初始信号线Vt1位于不同层，且多条第二初始信号线Vt2与多条第一初始信号线Vt1通过过孔电连接。

在一些示例中，与一行像素驱动电路211电连接的两条第一初始信号线Vt1分别为第一子初始信号线Vt11和第二子初始信号线Vt12的情况下，参见图21，第二初始信号线Vt2可以与第一子初始信号线Vt11通过过孔电连接，第二初始信号线Vt2与第一子初始信号线Vt11，共同传输初始化信号，以此降低初始化信号线Vt在传输过程中的压降。

在一些示例中，第二初始信号线Vt2可以位于第一源漏金属层SD1中，第一子初始信号线Vt11和第二子初始信号线Vt12均位于第二源漏金属层SD2中。

在一些实施例中，参见图20B，经过一列子像素区域的一条第二初始信号线Vt2在衬底310上的正投影，和经过该列子像素区域的另一条第一子引线321在衬底310上的正投影至少部分地重叠。

示例性的，第二源漏金属层SD2中包括第一子引线321，一列子像素区域对应两条第一子引线321，两条第一子引线321分别为第一条第一子引线321A，另一条为第二条第一子引线321B，参见图20B，通过使得第二初始信号线Vt2与第二条第一子引线321B至少部分重叠设置，可以使得阵列基板300中信号线的布局更加紧凑，此外，第二条第一子引线321B与第二初始信号线Vt2重叠设置，二者之间不会产生串扰，保证第二子引线322中数据信号传输的准确性。除此之外，通过使得第二初始信号线Vt2与第二条第一子引线321B重叠设置，不会造成额外的金属阻挡，以此保证显示面板200的光线的透过率，进而使得显示面板200可以支持屏下指纹。

而另一条第一子引线321(即第二条第一子引线321B)在衬底310上的正投影与该列子像素区域对应的第二初始信号线Vt2衬底310上的正投影至少部分地重叠。在一些示例中，第二条第一子引线321B在衬底310上的正投影可以与第二初始信号线Vt2在衬底310上的正投影完全重合。在其他一些示例中，第二条第一子引线321B在衬底310上的正投影可以部分位于第二初始信号线Vt2在衬底310上的正投影之内，而其余部分位于第二初始信号线Vt2衬底310上的正投影之外。

在一些示例中，参见图19A和图19C，第二初始信号线Vt2与跳线Dtb同层设置，第二初始信号线Vt2位于跳线Dtb与第一电源信号线Vdd之间， 第二初始信号线Vt2上形成有向第一电源信号线Vdd所在的一侧弯曲的避让部Vt20，跳线Vt2的至少部分位于避让部Vt20所形成的避让空间内。

在一些示例中，第二初始信号线Vt2与跳线Dtb可以均设置于第二源漏金属层SD2中。针对对应同一列子像素区域的第二初始信号线Vt2、跳线Dtb以及第一电源信号线Vdd，第二初始信号线Vt2位于跳线Dtb与第一电源信号线Vdd之间。

其中，跳线Vt2的至少部分位于避让部Vt20所形成的避让空间内。在一些示例中，跳线Vt2的部分位于避让空间内。在另一些示例中，跳线Vt的全部位于避让空间内。

在一些示例中，第二初始信号线Vt2包括沿第一方向Y交替设置的第一走线Vt21和弯曲避让部Vt20，避让部Vt20能够避让同样位于第一源漏金属层SD1中的跳线Dtb。其中，对应于同一列子像素区域的避让部Vt20和跳线Dtb可以沿第二方向X交替设置。

在一些示例中，参见图19A，避让部Vt20包括第二走线Vt22和两条第三走线Vt23，两条第二走线Vt23与一条第二走线Vt22围成避让区域，第一走线Vt21与第二走线Vt22在第一方向Y上交替设置。其中，针对对应同一列子像素区域的第二初始信号线Vt2、跳线Dtb以及第一电源信号线Vdd，第一走线Vt21与第一电源信号线Vdd之间的距离大于第二走线Vt22与第一电源信号线Vdd之间的距离。相邻的第一走线Vt21与第二走线Vt22之间通过第三走线Vt23电连接，其中，第一走线Vt21和第二走线Vt22均沿第一方向Y延伸，而第三走线Vt23大致沿第二方向X延伸。

本公开一些实施例提供的阵列基板200包括：衬底310、多条第一电源信号线Vdd、多条数据线Dt、多条扇出引线320。

衬底310具有显示区AA和周边区BB。多条第一电源信号线Vdd位于衬底310的第一侧，且位于显示区AA。

多条第一电源信号线Vdd沿第一方向Y延伸，且沿第二方向X依次排列。第二方向X与第一方向Y交叉，且第二方向X与第一方向Y均平行于衬底310。多条数据线Dt位于衬底310的第一侧，且位于显示区AA。多条数据线Dt沿第一方向Y延伸，且沿第二方向X依次排列。一条数据线Dt与一条第一电源信号线Vdd相邻。

多条扇出引线320位于衬底310的第一侧。其中，参见图2A和图2B，一条扇出引线320包括第一子引线321和第二子引线322，第一子引线321沿第一方向Y延伸，且从周边区BB延伸至显示区AA。第二子引线322沿第二 方向X延伸，且位于显示区AA。第二子引线322的一端与第一子引线321电连接，第二子引线322的另一端与多条数据线Dt中的一条数据线Dt电连接，且第二子引线322与多条数据线Dt中剩余的数据线Dt绝缘。数据线Dt的主体结构位于第一电源信号线Vdd远离衬底310的一侧；第一子引线321与数据线Dt的主体结构同层设置。

阵列基板200中具有多行多列的像素驱动电路211；经过一列像素驱动电路的一条第一子引线321在衬底310上的正投影，位于与该列像素驱动电路电连接的第一电源信号线Vdd在衬底310上的正投影和与该列像素驱动电路电连接的数据线Dt在衬底310上的正投影之间。

其中，一条第一子引线321经过一列像素驱动电路，指的是，一条第一子引线321与一列像素驱动电路中的部分或全部像素驱动电路211在衬底310上的正投影有重叠。

多行多列的像素驱动电路211设置于衬底310的显示区AA内。一列像素驱动电路中的多个像素驱动电路211沿着第一方向Y依次设置。一行像素驱动电路中的多个像素驱动电路211沿着第二反向X依次设置。

一条第一电源信号线Vdd与一列像素驱动电路电连接，进而一条电源信号线Vdd可以为一列像素驱动电路提供第一电源信号。一条数据线Dt与一列像素驱动电路电连接，进而一条数据线Dt可以为一列像素驱动电路提供数据信号。

本公开的一些实施例所提供的阵列基板300，第一子引线321与数据线Dt的主体结构同层设置，因此，数据线Dt的主体结构可以与第一子引线321采用同一Mask制作而成，无需为第一子引线321的制作额外提供单独的Mask，进而在制作显示面板200的过程中可以使用较少的Mask，节约成本。

本公开的一些实施例提供了一种显示面板200，参见图1C，该显示面板200包括：以上一些实施例所提供的阵列基板300、发光器件OLED层和封装层500。其中，发光器件OLED层位于阵列基板300远离衬底310的一侧；而封装层500位于发光器件OLED层远离阵列基板300的一侧。

其中，阵列基板300的底层为衬底310，阵列基板300的顶层为第二源漏金属层SD2，在一些实施例中，第二源漏金属层SD2远离衬底310的一侧设置有平坦化层，而发光器件OLED层设置于平坦化层。

发光器件OLED层包括多个发光器件OLED。发光器件OLED层包括依次层叠设置于平坦化层上的阳极层AND、发光层和阴极层。其中，参见图22，阳极层AND包括多个阳极图案ANDO，用于形成发光器件OLED的阳极。

参见图23，阳极层AND上形成有像素界定层PDL，像素界定层PDL中形成有多个像素开口PDLO，发光层可以设置于像素开口内PDLO。

其中，封装层500覆盖发光器件OLED，将发光器件OLED包覆起来，以避免外界环境中的水汽和氧气进入显示面板200内，损伤发光器件OLED中的有机材料而造成OLED显示面板200的寿命缩短。

本公开一些实施例提供的显示装置100包括：上述任一实施例所提供的显示面板200。因此本公开所提供的显示装置100具有上述任一实施例所提供的显示面板200的全部有益效果，在此不进行赘述。

参见图4A，显示面板200包括显示区AA和周边区BB，显示面板200的周边区BB包括位于显示区AA一侧的引出区B10和绑定区B5；绑定区B5位于引出区B10远离显示区AA的一侧。其中，需要说明的是，显示面板200中所包括阵列基板300，而阵列基板300包括显示区AA和周边区BB，显示面板200的显示区AA与阵列基板300中的显示区AA为同一区域，显示面板200的周边区BB与阵列基板300中的周边区BB为同一区域。

在一些实施例中，引出区B10可以包括上述一些实施例所提供的弯折区B2、第二扇出区B3以及测试电路区B4，其中，弯折区B2、第二扇出区B3以及测试电路区B4的作用在上文中已经介绍，在此不进行赘述。

在一些实施例中，显示面板200中还包括柔性电路板和主控电路板，其中，柔性电路板的一端绑定于绑定区B6，主控电路板与柔性板的另一端电连接。

在一些示例中，参见图4A，引出区B10中包括弯折区B2、第二扇出区B3和测试电路区B4，而显示面板200还包括芯片区B5，其中，引出区B10位于芯片区B5与显示区AA之间，绑定区B6位于芯片区远离引出区B10的一侧。此时，第一子引线321可以穿过引出区B10，并延伸至芯片区B5，驱动IC与第一子引线321在芯片区绑定。而第一电源信号线Vdd经由引出区B10和芯片区B5延伸至绑定区B6。其中，绑定区B6上设置有多个引脚，第一电源信号线Vdd的引出部分可以在引出区B10中的第二扇出区B3收拢，且第一电源信号线Vdd的引出部分可以穿过引出区B10和芯片区与绑定区B6上的部分引脚电连接。因此，主控电路板可以通过柔性电路板将第一电源信号通过部分引脚传输至第一电源信号线Vdd的引出部分，进而传输至第一电源信号线Vdd。

在其他的一些示例中，参见图4B，引出区B10中不包括弯折区，且引出区远离显示区的一侧未设置芯片区，此时，引出区B10中包第二扇出区B3 和测试电路区B4，而绑定区B6设置于引出区B10远离显示区AA的一侧。此时，第一子引线321可以经由引出区B10延伸至绑定区B6，且与绑定区B6上的多个引脚电连接。驱动IC绑定柔性电路板，而柔性电路板与绑定区上的多个引脚绑定。在该示例中柔性电路板弯折至显示面板200的背面。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1. 一种阵列基板，包括：

   衬底，具有显示区和周边区；

   多条第一电源信号线，位于所述衬底的第一侧，且位于所述显示区；所述多条第一电源信号线沿第一方向延伸，且沿第二方向依次排列；所述第二方向与所述第一方向交叉，且所述第二方向与所述第一方向均平行于所述衬底；

   多条数据线，位于所述衬底的第一侧，且位于所述显示区；所述多条数据线沿所述第一方向延伸，且沿所述第二方向依次排列；一条数据线与一条第一电源信号线相邻；

   多条扇出引线，位于所述衬底的第一侧；其中，一条扇出引线包括第一子引线和第二子引线；所述第一子引线沿所述第一方向延伸，且从所述周边区延伸至所述显示区；所述第二子引线沿所述第二方向延伸，且位于所述显示区；所述第二子引线的一端与所述第一子引线电连接，所述第二子引线的另一端与所述多条数据线中的一条数据线电连接，且所述第二子引线与所述多条数据线中剩余的数据线绝缘；

   其中，所述数据线的主体结构位于所述第一电源信号线远离所述衬底的一侧；所述第一子引线与所述数据线的主体结构同层设置；

   所述显示区中具有多行多列的子像素区域；经过一列子像素区域的一条第一子引线在所述衬底上的正投影，大致位于经过该列子像素区域的第一电源信号线在所述衬底上的正投影和经过该列子像素区域的数据线在所述衬底上的正投影之间。
2. 根据权利要求1所述的阵列基板，其中，

   所述周边区包括位于所述显示区一侧的引出区；

   所述第一子引线从所述引出区延伸至所述显示区，且至少一条所述第一子引线的长度不超出所述显示区沿所述第一方向的尺寸的二分之一。
3. 根据权利要求2所述的阵列基板，其中，

   由所述显示区在所述第二方向上的中心线指向所述显示区在所述第二方向上的任一侧的方向为第一设定方向；

   多条所述第一子引线位于所述显示区中的部位的长度，沿所述第一设定方向依次减小。
4. 根据权利要求1～3中任一项所述的阵列基板，其中，

   所述数据线的主体结构包括多段主体走线；

   所述数据线还包括至少一段跳线，所述跳线与所述第一电源信号线同层设置，且所述跳线与主体走线通过过孔交替地电连接；

   所述第二子引线与所述主体走线同层设置，且至少一条所述第二子引线跨过至少一条所述数据线中的跳线。
5. 根据权利要求4所述的阵列基板，还包括：

   有源膜层，所述有源膜层设置于所述跳线和所述衬底之间；

   所述跳线具有延长部，该延长部的一端与所述有源膜层通过过孔连接。
6. 根据权利要求4或5所述的阵列基板，其中，

   位于所述显示区在所述第二方向上的中心线的同一侧的所有所述第二子引线所在的最小封闭图形区域为一个第一布线区域，穿过所述第一布线区域的各条所述数据线中，至少位于所述第一布线区域中的部位设置有所述跳线。
7. 根据权利要求4或5所述的阵列基板，其中，

   由所述显示区在所述第二方向上的中心线指向所述显示区在所述第二方向上的任一侧的方向为第一设定方向；

   沿所述第一设定方向，各条所述数据线中的所述跳线的数量先增大后减小。
8. 根据权利要求6或7所述的阵列基板，其中，

   穿过一个所述第一布线区域的所有所述数据线中，位于所述第一布线区域中的部位具有的所述跳线的数量最多的数据线为第一类数据线，除第一类数据线之外的数据线为第二类数据线；

   各个所述第二类数据线中，还在位于所述第一布线区域以外的部位设置有所述跳线；各个所述第二类数据线中具有的所述跳线的数量，等于所述第一类数据线中具有的所述跳线的数量。
9. 根据权利要求6所述的阵列基板，其中，

   所述第一子引线连接所述第二子引线的一端为第一端，另一端为第二端；由所述第二端指向所述第一端的方向为第二设定方向；

   各条所述第二类数据线中，位于所述第一布线区域以内的所述跳线，与位于所述第一布线区域以外的所述跳线，沿所述第二设定方向排列。
10. 根据权利要求6～9中任一项所述的阵列基板，其中，

    穿过所述第一布线区域的各条所述数据线中，还在位于所述第一布线区域以外的部位设置有所述跳线；并且，各条所述数据线中的所述跳线的数量相同，穿过所述第一布线区域的所有所述数据线中的所述跳线沿所述第二方向排列成多行。
11. 根据权利要求4～10中任一项所述的阵列基板，包括：

    位于所述衬底的第一侧的第一源漏金属层；

    位于所述第一源漏金属层远离所述衬底一侧的第二源漏金属层；

    其中，所述第一电源信号线和所述跳线位于所述第一源漏金属层中，所述第一子引线、所述第二子引线与所述主体走线位于所述第二源漏金属层中。
12. 根据权利要求1～3中任一项所述的阵列基板，其中，

    所述第二子引线与所述数据线的主体结构位于不同层。
13. 根据权利要求12所述的阵列基板，包括：

    位于所述衬底第一侧的至少一层栅金属层；

    位于所述至少一层栅金属层远离所述衬底一侧的第一源漏金属层；

    位于所述第一源漏金属层远离所述衬底一侧的第二源漏金属层；

    其中，所述第二子引线设置于任意一层栅金属层中，所述第一电源信号线设置于所述第一源漏金属层，所述第一子引线与所述数据线的主体结构设置于所述第二源漏金属层。
14. 根据权利要求4～12中任一项所述的阵列基板，包括：

    多条第一初始信号线，位于所述衬底的第一侧，且位于所述显示区；所述多条第一初始信号线沿所述第二方向延伸；

    所述多条第一初始信号线与所述第二子引线位于不同层；经过一行子像素区域的一条第一初始信号线在所述衬底上的正投影，和经过该行子像素区域的第二子引线在所述衬底上的正投影至少部分地重叠。
15. 根据权利要求14所述的阵列基板，还包括：

    多条第二初始信号线，位于所述衬底的第一侧，且位于所述显示区；所述多条第二初始信号线沿所述第一方向延伸；

    所述多条第二初始信号线与所述多条第一初始信号线位于不同层，且所述多条第二初始信号线与所述多条第一初始信号线通过过孔电连接；经过一列子像素区域的一条第二初始信号线在所述衬底上的正投影，和经过该列子像素区域的另一条第一子引线在所述衬底上的正投影至少部分地重叠。
16. 根据权利要求15所述的阵列基板，其中，

    所述第二初始信号线与所述跳线同层设置，所述第二初始信号线位于所述跳线与所述第一电源信号线之间；

    所述第二初始信号线上形成有向所述第一电源信号线所在的一侧弯曲的避让部，所述跳线的至少部分位于所述避让部所形成的避让空间内。
17. 一种阵列基板，包括：

    衬底，具有显示区和周边区；

    多条第一电源信号线，位于所述衬底的第一侧，且位于所述显示区；所述多条第一电源信号线沿第一方向延伸，且沿第二方向依次排列；所述第二方向与所述第一方向交叉，且所述第二方向与所述第一方向均平行于所述衬底；

    多条数据线，位于所述衬底的第一侧，且位于所述显示区；所述多条数据线沿所述第一方向延伸，且沿所述第二方向依次排列；一条数据线与一条第一电源信号线相邻；

    多条扇出引线，位于所述衬底的第一侧；其中，一条扇出引线包括第一子引线和第二子引线；所述第一子引线沿所述第一方向延伸，且从所述周边区延伸至所述显示区；所述第二子引线沿所述第二方向延伸，且位于所述显示区；所述第二子引线的一端与所述第一子引线电连接，所述第二子引线的另一端与所述多条数据线中的一条数据线电连接，且所述第二子引线与所述多条数据线中剩余的数据线绝缘；

    其中，所述数据线的主体结构位于所述第一电源信号线远离所述衬底的一侧；所述第一子引线与所述数据线的主体结构同层设置；

    所述阵列基板中具有多行多列的像素驱动电路；经过一列像素驱动电路的一条第一子引线在所述衬底上的正投影，位于与该列像素驱动电路电连接的第一电源信号线在所述衬底上的正投影和与该列像素驱动电路电连接的数据线在所述衬底上的正投影之间。
18. 一种显示面板，包括：

    如权利要求1～17中任一项所述的阵列基板；

    发光器件层，位于所述阵列基板远离衬底的一侧；

    封装层，位于所述发光器件层远离所述阵列基板的一侧。
19. 一种显示装置，包括：

    如权利要求18所述的显示面板，所述显示面板的周边区包括位于显示区一侧的引出区和绑定区；所述绑定区位于所述引出区远离所述显示区的一侧；

    柔性电路板，一端绑定连接于所述绑定区；以及，

    主控电路板，与柔性电路板的另一端电连接。