CN105914227A - 一种走线结构、阵列基板及其制备方法、显示面板 - Google Patents
一种走线结构、阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN105914227A CN105914227A CN201610383827.4A CN201610383827A CN105914227A CN 105914227 A CN105914227 A CN 105914227A CN 201610383827 A CN201610383827 A CN 201610383827A CN 105914227 A CN105914227 A CN 105914227A
- Authority
- CN
- China
- Prior art keywords
- metal
- trace
- array substrate
- routing
- metal trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 247
- 239000002184 metal Substances 0.000 claims abstract description 247
- 239000010409 thin film Substances 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910002064 alloy oxide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
- H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种走线结构、阵列基板及其制备方法、显示面板，涉及显示技术领域，可在减小走线结构线宽的同时，降低走线结构的电阻。该走线结构包括层叠设置的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线直接接触。用于阵列基板。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种走线结构、阵列基板及其制备方法、显示面板。
背景技术
随着显示技术的快速发展，显示面板已应用于各种尺寸的显示装置中，消费者除了要求显示面板有良好的显示性能外，对外观美感的追求也逐渐提高。其中，窄边框显示面板，以使显示面板具有更轻薄短小的特性，已成为消费者追求的目标之一。
目前实现显示面板的窄边框，通常是通过减少显示面板周边走线结构的线宽来减小走线结构的分布面积，从而减小边框的宽度。然而，由于走线结构线宽的减小会使得走线结构的电阻变大，因而不利于信号的传导。
发明内容
本发明的实施例提供一种走线结构、阵列基板及其制备方法、显示面板，可在减小走线结构线宽的同时，降低走线结构的电阻。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种走线结构，所述走线包括层叠设置的第一金属走线和第二金属走线；其中，所述第一金属走线和所述第二金属走线直接接触。
优选的，所述第一金属走线和所述第二金属走线的线宽相同且在垂直于层叠方向的平面上的投影完全重叠。
进一步优选的，所述第一金属走线的线宽和所述第二金属走线的线宽均为5～50μm。
优选的，所述第一金属走线和所述第二金属走线的材料选自金属单质、合金、金属氧化物中的至少一种。
第二方面，提供一种阵列基板，包括上述的走线结构；所述走线结构的第一金属走线和第二金属走线之间的绝缘层镂空。
优选的，所述走线结构设置在所述阵列基板的边缘区域。
优选的，所述阵列基板包括薄膜晶体管和第一电极；所述第一金属走线和所述第二金属走线与所述薄膜晶体管同步形成；或者，所述第一金属走线和所述第二金属走线与所述薄膜晶体管和所述第一电极同步形成。
优选的，所述阵列基板包括薄膜晶体管、像素电极和公共电极；所述第一金属走线和所述第二金属走线与所述薄膜晶体管和所述公共电极同步形成；或者，所述第一金属走线和所述第二金属走线与所述像素电极和所述公共电极同步形成。
第三方面，提供一种显示面板，包括上述的阵列基板。
第四方面，提供一种阵列基板的制备方法，包括：形成第一金属薄膜，通过刻蚀工艺形成第一金属层，所述第一金属层所在区域与待形成的走线结构所在区域对应；形成绝缘薄膜，通过刻蚀工艺去除所述第一金属层上的所述绝缘薄膜；形成第二金属薄膜，通过刻蚀工艺形成多个走线结构，每个所述走线结构包括层叠的第一金属走线和第二金属走线。
本发明实施例提供一种走线结构、阵列基板及其制备方法、显示面板，由于走线结构包括层叠的第一金属走线和第二金属走线，因而即使减小走线结构的线宽，走线结构电阻的增加幅度也较小。在此基础上，由于第一金属走线和第二金属走线直接接触，使得第一金属走线和第二金属走线之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构电阻，因此，本发明实施例在减小走线结构线宽的同时，能够降低走线结构的电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种走线结构的结构示意图；
图2为本发明实施例提供的一种阵列基板包括走线结构的结构示意图；
图3为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图4(a)为本发明实施例提供的形成第一金属层的结构示意图；
图4(b)为本发明实施例提供的在第一金属层上形成绝缘薄膜的结构示意图；
图4(c)为本发明实施例提供的去除第一金属层上的绝缘薄膜的结构示意图；
图4(d)为本发明实施例提供的在第一金属层上形成第二金属薄膜的结构示意图；
图4(e)为本发明实施例提供的形成第一金属走线和第二金属走线的结构示意图。
附图标记：
01-走线结构；10-第一金属走线；101-第一金属层；20-第二金属走线；201-第二金属薄膜；30-基板；40-绝缘薄膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种走线结构01，如图1所示，走线结构01包括层叠设置的第一金属走线10和第二金属走线20；其中，第一金属走线10和第二金属走线20直接接触。
需要说明的是，第一，对于第一金属走线10和第二金属走线20的材料不进行限定，只要能传导信号即可。其中，第一金属走线10的材料可以和第二金属走线20的材料相同，当然第一金属走线10的材料和第二金属走线20的材料也可以不相同。
第二，第一金属走线10的线宽和第二金属走线20的线宽可以相同，也可以不相同。
当第一金属走线10的线宽和第二金属走线20的线宽不相同时，可以先通过构图工艺形成第一金属走线10，再通过构图工艺形成第二金属走线20。此处，由于第一金属走线10先制作，为了在制作第二金属走线20时，便于确保第一金属走线10和第二金属走线20能够接触，优选第一金属走线10的线宽大于第二金属走线20的线宽。当第一金属走线10的线宽和第二金属走线20的线宽相同时，可以通过构图工艺同时形成第一金属走线10和第二金属走线20。
第三，第一金属走线10和第二金属走线20直接接触，即指第一金属走线10和第二金属走线20是紧挨的，第一金属走线10和第二金属走线20之间不设置任何膜层。
本发明实施例提供一种走线结构01，由于走线结构01包括层叠的第一金属走线10和第二金属走线20，因而即使减小走线结构01的线宽，走线结构01电阻的增加幅度也较小。在此基础上，由于第一金属走线10和第二金属走线20直接接触，使得第一金属走线10和第二金属走线20之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构01电阻，因此，本发明实施例在减小走线结构01线宽的同时，能够降低走线结构01的电阻。
优选的，如图1所示，第一金属走线10和第二金属走线20的线宽相同且在垂直于层叠方向的平面上的投影完全重叠。
本发明实施例中，由于第一金属走线10和第二金属走线20的线宽相同且在垂直于层叠方向的平面上的投影完全重叠，这样在制作第一金属走线10和第二金属走线20时，可以通过一次构图工艺同时形成，简化了第一金属走线10和第二金属走线20的制作工艺。进一步地，由于第一金属走线10和第二金属走线20的线宽相同且在垂直于层叠方向的平面上的投影完全重叠，则第一金属走线10和第二金属走线20之间可以直接对位，因而不需要在各个走线结构01(每个走线结构01包括第一金属走线10和第二金属走线20)之间预留一定的间距，以确保第一金属走线10和第二金属走线20之间的对位精度，从而本发明实施例各个走线结构01之间的间距可以设置的更小，这样便可以使得走线结构01分布面积减小。
由于第一金属走线10和第二金属走线20的线宽太小，可能会导致不能传递信号；第一金属走线10和第二金属走线20的线宽太大，可能会使得走线结构01分布面积较大，因此，本发明实施例为了确保第一金属走线10和第二金属走线20既可以传递信号，又可以减小走线结构01的分布面积，因而优选的，第一金属走线10的线宽和第二金属走线20的线宽均为5～50μm。
优选的，第一金属走线10和第二金属走线20的材料选自金属单质、合金、金属氧化物中的至少一种。例如可以为Mo(钼)、Cu(铜)、Ag(银)或IZO(Indium Zinc Oxide，氧化铟锌)等。
本发明实施例提供一种阵列基板，包括上述的走线结构；走线结构的第一金属走线10和第二金属走线20之间的绝缘层镂空。
其中，对于阵列基板上走线结构01的个数不进行限定，具体可以根据阵列基板上需要传递的信号进行相应的设置。
在阵列基板的制作工艺中，第一金属走线10以及与第一金属走线10同层的显示元件在形成后，由于工艺原因需要在第一金属走线10以及与第一金属走线10同层的显示元件上形成绝缘层，为了使第一金属走线10和第二金属走线20直接接触，需要将形成在第一金属走线10上绝缘层去除掉，因而第一金属走线10和第二金属走线20之间的绝缘层是镂空的。
本发明实施例提供一种阵列基板，由于阵列基板的走线结构01包括层叠的第一金属走线10和第二金属走线20，因而即使减小走线结构01的线宽，走线结构01电阻的增加幅度也较小。在此基础上，由于第一金属走线10和第二金属走线20直接接触，使得第一金属走线10和第二金属走线20之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构01电阻，因此，本发明实施例在减小走线结构01线宽的同时，能够降低走线结构01的电阻。
优选的，如图2所示，走线结构01设置在阵列基板的边缘区域。
其中，阵列基板的中间区域包括显示元件。
由于本发明实施例中的走线结构01设置在阵列基板的边缘区域，即阵列基板边缘区域的走线结构01包括层叠的第一金属走线10和第二金属走线20，因而即使减小走线结构01的线宽，走线结构01电阻的增加幅度也较小。在此基础上，由于第一金属走线10和第二金属走线20直接接触，使得第一金属走线10和第二金属走线20之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构01电阻，因此，本发明实施例的阵列基板在减小走线结构01线宽的同时，能够降低走线结构01的电阻。
优选的，阵列基板包括薄膜晶体管和第一电极；第一金属走线10和第二金属走线20与薄膜晶体管同步形成；或者，第一金属走线10和第二金属走线20与薄膜晶体管和第一电极同步形成。
其中，薄膜晶体管包括栅极、绝缘层、半导体层、源极和漏极。当该阵列基板为液晶显示器的(Liquid Crystal Display，简称LCD)阵列基板时，所述第一电极为像素电极，像素电极与薄膜晶体管的漏极电连接。进一步的阵列基板还可以包括公共电极。当该阵列基板为有机电致发光二极管(Organic Light-Emitting Diode，简称OLED)显示器的阵列基板时，所述第一电极为阳极，阳极与薄膜晶体管的漏极电连接。进一步地，阵列基板还包括有机材料功能层以及阴极。
此处，第一金属走线10和第二金属走线20与薄膜晶体管同步形成，即第一金属走线10和第二金属走线20与薄膜晶体管的栅极、源极和漏极中的任意两个同步形成。第一金属走线10和第二金属走线20与薄膜晶体管和第一电极同步形成，即第一金属走线10与薄膜晶体管的栅极、源极和漏极中任意一个同步形成，第二金属走线20与第一电极同步形成；或者，第一金属走线10与第一电极同步形成，第二金属走线20与薄膜晶体管的栅极、源极和漏极中任意一个同步形成。
本发明实施例中，由于第一金属走线10和第二金属走线20可以与薄膜晶体管同步形成；或者，第一金属走线10和第二金属走线20可以与薄膜晶体管和第一电极同步形成，这样便可以简化阵列基板的制作工艺。
优选的，所述阵列基板包括薄膜晶体管、像素电极和公共电极；第一金属走线10和第二金属走线20与薄膜晶体管和公共电极同步形成；或者，第一金属走线10和第二金属走线20与像素电极和公共电极同步形成。
其中，第一金属走线10和第二金属走线20与薄膜晶体管和公共电极同步形成，即第一金属走线10与薄膜晶体管的栅极、源极或漏极中的任意一个同步形成，第二金属走线20与公共电极同步形成；或者第一金属走线10与公共电极同步形成，第二金属走线20与薄膜晶体管的栅极、源极或漏极中的任意一个同步形成。第一金属走线10和第二金属走线20与像素电极和公共电极同步形成，即第一金属走线10与像素电极同步形成，第二金属走线20与公共电极同步形成，或者第一金属走线10与公共电极同步形成，第二金属走线20与像素电极同步形成。
本发明实施例中，由于第一金属走线10和第二金属走线20可以与薄膜晶体管和公共电极同步形成；或者，第一金属走线10和第二金属走线20可以与第一电极和公共电极同步形成，这样便可以简化阵列基板的制作工艺。
本发明实施例提供一种显示面板，包括上述的阵列基板。
本发明实施例提供一种显示面板，由于显示面板的走线结构01包括层叠的第一金属走线10和第二金属走线20，因而即使减小走线结构01的线宽，走线结构01电阻的增加幅度也较小。在此基础上，由于第一金属走线10和第二金属走线20直接接触，使得第一金属走线10和第二金属走线20之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构01电阻，因此，本发明实施例的显示面板在减小走线结构01线宽的同时，能够降低走线结构01的电阻。
本发明实施例还提供一种阵列基板的制备方法，如图3所示，包括：
S100、如图4(a)所示，形成第一金属薄膜，通过刻蚀工艺形成第一金属层101，第一金属层101所在区域与待形成的走线结构所在区域对应。
其中，对于第一金属层101的材料不进行限定，第一金属层101的材料可以选自金属单质、合金、金属氧化物中的至少一种。例如可以为Mo、Cu、Ag或IZO等。
此处，第一金属层101形成在基板30上，对于基板30上其它与本发明点无关的结构，附图4(a)并未示意出。对于第一金属薄膜如何形成在基板30上不进行限定，例如可以通过化学气相沉积法形成或蒸镀工艺形成。
S101、如图4(b)所示形成绝缘薄膜40，如图4(c)所示通过刻蚀工艺去除第一金属层101上的绝缘薄膜40。
其中，对于绝缘薄膜40的材料不进行限定，例如可以为SiN(氧化硅)或SiO(氧化硅)、氮氧化硅(SiOxNy)、碳氮化硅(SiCxNy)中的一种或几种。
此处，通过刻蚀工艺只需将第一金属层101上的绝缘薄膜40去除，对于阵列基板其它位置处的绝缘薄膜40保留。
S102、如图4(d)所示，形成第二金属薄膜102，如图4(e)所示，通过刻蚀工艺形成多个走线结构01，每个走线结构01包括层叠的第一金属走线10和第二金属走线20。
其中，对于第二金属薄膜102的材料不进行限定，第二金属薄膜102的材料可以选自金属单质、合金、金属氧化物中的至少一种。例如可以为Mo、Cu、Ag或IZO等。第二金属薄膜102的材料可以和第一金属层101相同，也可以不相同。
对于形成的第一金属走线10和第二金属走线20的线宽和数目不进行限定，可以根据阵列基板的需要进行刻蚀。对于各走线结构01之间的间距，以能将各走线结构01隔开为准。
由于第一金属走线10和第二金属走线20是通过刻蚀工艺同时形成的，这样可以使得第一金属走线10和第二金属走线20接触的面积达到最大，因而可以大幅度降低第一金属走线10和第二金属走线20之间的接触电阻，且能够减小走线结构01的线宽。
本发明实施例提供一种阵列基板的制备方法，由于阵列基板的走线结构01包括层叠的第一金属走线10和第二金属走线20，因而即使减小走线结构01的线宽，走线结构01电阻的增加幅度也较小。在此基础上，由于第一金属走线10和第二金属走线20直接接触，使得第一金属走线10和第二金属走线20之间的接触电阻便可以大幅度减小，从而可以进一步降低走线结构01电阻，因此，本发明实施例在减小走线结构01线宽的同时，能够降低走线结构01的电阻。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种走线结构，其特征在于，所述走线结构包括层叠设置的第一金属走线和第二金属走线；
其中，所述第一金属走线和所述第二金属走线直接接触。
2.根据权利要求1所述的走线结构，其特征在于，所述第一金属走线和所述第二金属走线的线宽相同且在垂直于层叠方向的平面上的投影完全重叠。
3.根据权利要求2所述的走线结构，其特征在于，所述第一金属走线的线宽和所述第二金属走线的线宽均为5～50μm。
4.根据权利要求1所述的走线结构，其特征在于，所述第一金属走线和所述第二金属走线的材料选自金属单质、合金、金属氧化物中的至少一种。
5.一种阵列基板，其特征在于，包括权利要求1-4任一项所述的走线结构；
所述走线结构的第一金属走线和第二金属走线之间的绝缘层镂空。
6.根据权利要求5所述的阵列基板，其特征在于，所述走线结构设置在所述阵列基板的边缘区域。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括薄膜晶体管和第一电极；
所述第一金属走线和所述第二金属走线与所述薄膜晶体管同步形成；或者，
所述第一金属走线和所述第二金属走线与所述薄膜晶体管和所述第一电极同步形成。
8.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括薄膜晶体管、像素电极和公共电极；
所述第一金属走线和所述第二金属走线与所述薄膜晶体管和所述公共电极同步形成；或者，
所述第一金属走线和所述第二金属走线与所述像素电极和所述公共电极同步形成。
9.一种显示面板，其特征在于，包括权利要求5-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，其特征在于，包括：
形成第一金属薄膜，通过刻蚀工艺形成第一金属层，所述第一金属层所在区域与待形成的走线结构所在区域对应；
形成绝缘薄膜，通过刻蚀工艺去除所述第一金属层上的所述绝缘薄膜；
形成第二金属薄膜，通过刻蚀工艺形成多个走线结构，每个所述走线结构包括层叠的第一金属走线和第二金属走线。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610383827.4A CN105914227A (zh) | 2016-06-01 | 2016-06-01 | 一种走线结构、阵列基板及其制备方法、显示面板 |
| PCT/CN2017/081633 WO2017206624A1 (zh) | 2016-06-01 | 2017-04-24 | 走线结构、阵列基板及其制备方法、显示面板 |
| US15/570,712 US20180226465A1 (en) | 2016-06-01 | 2017-04-24 | Wiring structure, array substrate and manufacturing method thereof, and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610383827.4A CN105914227A (zh) | 2016-06-01 | 2016-06-01 | 一种走线结构、阵列基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105914227A true CN105914227A (zh) | 2016-08-31 |
Family
ID=56741978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610383827.4A Pending CN105914227A (zh) | 2016-06-01 | 2016-06-01 | 一种走线结构、阵列基板及其制备方法、显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20180226465A1 (zh) |
| CN (1) | CN105914227A (zh) |
| WO (1) | WO2017206624A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017206624A1 (zh) * | 2016-06-01 | 2017-12-07 | 京东方科技集团股份有限公司 | 走线结构、阵列基板及其制备方法、显示面板 |
| CN112669710A (zh) * | 2020-12-30 | 2021-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114185213A (zh) * | 2021-12-30 | 2022-03-15 | 滁州惠科光电科技有限公司 | 阵列基板、显示面板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164359B (zh) * | 2019-06-28 | 2022-03-22 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495851A (zh) * | 2002-07-19 | 2004-05-12 | ���ǵ�����ʽ���� | 薄膜晶体管阵列板及其制造方法 |
| US20080185590A1 (en) * | 2007-02-07 | 2008-08-07 | Byoung-June Kim | Thin Film Transistor Array Panel and Method for Manufacturing the Same |
| CN103258743A (zh) * | 2012-02-15 | 2013-08-21 | 乐金显示有限公司 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
| CN104635981A (zh) * | 2014-11-26 | 2015-05-20 | 业成光电（深圳）有限公司 | 触控模组及具有该触控模组的触控显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914227A (zh) * | 2016-06-01 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种走线结构、阵列基板及其制备方法、显示面板 |
-
2016
- 2016-06-01 CN CN201610383827.4A patent/CN105914227A/zh active Pending
-
2017
- 2017-04-24 WO PCT/CN2017/081633 patent/WO2017206624A1/zh active Application Filing
- 2017-04-24 US US15/570,712 patent/US20180226465A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495851A (zh) * | 2002-07-19 | 2004-05-12 | ���ǵ�����ʽ���� | 薄膜晶体管阵列板及其制造方法 |
| US20080185590A1 (en) * | 2007-02-07 | 2008-08-07 | Byoung-June Kim | Thin Film Transistor Array Panel and Method for Manufacturing the Same |
| CN103258743A (zh) * | 2012-02-15 | 2013-08-21 | 乐金显示有限公司 | 薄膜晶体管、薄膜晶体管阵列基板及其制造方法 |
| CN104635981A (zh) * | 2014-11-26 | 2015-05-20 | 业成光电（深圳）有限公司 | 触控模组及具有该触控模组的触控显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017206624A1 (zh) * | 2016-06-01 | 2017-12-07 | 京东方科技集团股份有限公司 | 走线结构、阵列基板及其制备方法、显示面板 |
| CN112669710A (zh) * | 2020-12-30 | 2021-04-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| US11968868B2 (en) | 2020-12-30 | 2024-04-23 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
| CN114185213A (zh) * | 2021-12-30 | 2022-03-15 | 滁州惠科光电科技有限公司 | 阵列基板、显示面板及显示装置 |
| CN114185213B (zh) * | 2021-12-30 | 2023-11-24 | 滁州惠科光电科技有限公司 | 阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180226465A1 (en) | 2018-08-09 |
| WO2017206624A1 (zh) | 2017-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7438971B2 (ja) | フレキシブル基板、その作製方法、ディスプレイ装置 | |
| KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
| KR101968115B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| US20190393289A1 (en) | Display panel and method of manufacturing thereof | |
| US20210327995A1 (en) | Display substrate and manufacturing method therefor, display panel, and display device | |
| CN105914227A (zh) | 一种走线结构、阵列基板及其制备方法、显示面板 | |
| WO2021022594A1 (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| CN103236419B (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| CN103579220A (zh) | 阵列基板及其制造方法和包括其的显示装置的制造方法 | |
| CN102983152A (zh) | 具有氧化物薄膜晶体管的平板显示器件及其制造方法 | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| CN110797352B (zh) | 显示面板及其制作方法、显示装置 | |
| CN112838100A (zh) | 发光面板及其制作方法 | |
| WO2020140618A1 (zh) | 显示基板及其制造方法、修复方法、显示装置 | |
| KR102531650B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20100007561A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
| KR102311938B1 (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| US8305508B2 (en) | Pixel structure and method for fabricating the same | |
| JP2015517206A (ja) | トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 | |
| JP2011191425A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| EP3279941A1 (en) | Array substrate and preparation method therefor, and display device thereof | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| KR20100050222A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160831 |
|
| RJ01 | Rejection of invention patent application after publication |