JP2007036006A - 有機薄膜トランジスタ及びその製造方法 - Google Patents
有機薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007036006A JP2007036006A JP2005218578A JP2005218578A JP2007036006A JP 2007036006 A JP2007036006 A JP 2007036006A JP 2005218578 A JP2005218578 A JP 2005218578A JP 2005218578 A JP2005218578 A JP 2005218578A JP 2007036006 A JP2007036006 A JP 2007036006A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- organic thin
- light
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】フレキシブル基板や印刷法を用いて作製される有機薄膜トランジスタで不可避におこる有機半導体層と電極間の位置ずれ、特に、電極配線部分からの有機半導体層のはみ出しによって発生する光リーク電流を抑制する。
【解決手段】二次元的広がりを有する透光性の基板11上に、ゲート電極12、ゲート絶縁層13、ソース・ドレイン電極14,15、有機半導体層16及び保護層17’が積層されてなる有機薄膜トランジスタにおいて、チャネル領域を被覆する保護層17’の二次元形状が、遮光性のゲート電極12及び遮光性のソース・ドレイン電極14,15を投影してなる二次元形状と一致する構造を用いる。この構造により、ゲート電極12及びソース・ドレイン電極14,15の投影領域からはみ出した部分16”を選択的に劣化させることができ、光リーク電流が高度に抑制された有機薄膜トランジスタが実現できる。
【選択図】図1(e)
【解決手段】二次元的広がりを有する透光性の基板11上に、ゲート電極12、ゲート絶縁層13、ソース・ドレイン電極14,15、有機半導体層16及び保護層17’が積層されてなる有機薄膜トランジスタにおいて、チャネル領域を被覆する保護層17’の二次元形状が、遮光性のゲート電極12及び遮光性のソース・ドレイン電極14,15を投影してなる二次元形状と一致する構造を用いる。この構造により、ゲート電極12及びソース・ドレイン電極14,15の投影領域からはみ出した部分16”を選択的に劣化させることができ、光リーク電流が高度に抑制された有機薄膜トランジスタが実現できる。
【選択図】図1(e)
Description
本発明は、有機薄膜トランジスタ(有機TFT)及びその製造方法に関する。特に、液晶表示装置の表示パネルなどに用いるアクティブマトリクススイッチに適した有機薄膜トランジスタ及びその製造方法に関する。
従来、薄膜トランジスタ(TFT)のチャネル層には、シリコンやガリウム砒素などの無機材料が多用されてきたが、近年になって、有機半導体をチャネル層に用いた薄膜トランジスタの試作が活発化している。
これは、(a)有機半導体は、無機半導体材料に比べて、低温のプロセスでの形成が可能であるため、プラスチックなど高温に弱い基板の上にもトランジスタを形成できる。また、(b)有機半導体は分子構造が多様であるため、従来、無機材料で用いられてきた真空蒸着法などのドライプロセスだけでなく、スピン塗布法や印刷法などのウエットプロセスでも形成可能な材料を選択できる、などの理由による。
このような有機TFTを液晶、電気泳動、または、有機エレクトロルミネセンス表示装置などのアクティブマトリクススイッチとして使用するためには、基板上の所定の位置に所定の形状を持った複数のゲート配線・電極、複数の信号配線、ソース・ドレイン電極及び有機半導体層を正確に布置する必要がある。
従来、上記のような諸電極や半導体層の精密な配置・形成には、フォトリソグラフィー法が用いられてきた。この方法では、電極層上に形成したフォトレジスト層を、フォトマスクを用いて露光・現像することにより、フォトレジスト層で非被覆領域を形成し、この領域から電極や半導体層を除去することにより、電極や半導体層を所望の形状に加工する。
このような一連のプロセスを何回も繰り返すことにより、基板上に複雑な電極や半導体層のパターンを形成するが、マスクアライナーによって、フォトマスクが基板に対して正確に位置合わせされるため、上記プロセスを複数回繰り返しても電極や半導体層のパターンを所望の位置に正確に、配置することができる。
しかしながら、この方法の有効性は基板が、熱、水分、外力などによって、変形をおこしにくいことが前提となっており、プラスチック基板のように、変形をおこしやすいフレキシブル基板上で、上記プロセスを何度も繰り返した場合には、トランジスタを構成する電極や半導体のパターンの間で、基板の変形による位置不整合が顕著になる可能性がある。
このような位置不整合は、例えば、(a)ゲート電極とソース・ドレイン電極の重なり面積の増大による寄生容量の増大、あるいは、(b)半導体層が電極・配線部分からはみ出して、光リーク電流の発生などといった素子性能の低下を引き起こす。
また、近年フォトリソグラフィーのかわりに、印刷法を用いて電極あるいは半導体層パターンを基板上に、直接形成しようという試みが活発化しているが、同一基板上で印刷を繰り返すと、基板の変形の有無によらず印刷パターン相互間での位置ずれ不整合が不可避的に発生する。
そのため、このような位置不整合の発生を見込んで、予め電極及び半導体層パターンを大きめに設計するという対策がとられるが、今度はそれによって、電極重なり面積の増大による寄生容量の増大や、有機半導体膜が電極配線部分からはみ出して、光リーク電流の発生などといった問題が起こる。
下記特許文献1及び特許文献2には、フレキシブル基板や印刷法を用いて、有機薄膜トランジスタを作製する場合に生ずる電極及び半導体層パターンの位置不整合のうち、ゲート電極とソース・ドレイン電極間の位置不整合を回避する手法が開示されている。
特願2003−312079号
特願2003−312080号(特開2005−79560号公報)
フレキシブル基板や印刷法を用いて、作製される有機薄膜トランジスタにおいて、電極配線部分からの有機半導体層のはみ出しによる光リーク電流の発生抑制に有効な手法は、上記特許文献1,2には開示されていない。
液晶表示装置のように、バックライトを使用する表示装置に、有機薄膜トランジスタを用いる場合、有機薄膜トランジスタのスイッチング性能として、バックライトによる基板裏面からの光照射に対して、光リーク電流が小さいことが求められる。
この光リーク電流は、基板裏面から照射された光を有機半導体膜が吸収して、光キャリアが発生し、この光キャリアが印加電圧によって、ドレイン・ソース電極間で走行するために生ずる。
この光リーク電流を抑制するには、有機半導体層のうち、ゲート電極及びソース・ドレイン電極の投影領域外にはみ出して、バックライト光による直接の照射にさらされる部分を排除するか、あるいは、はみ出し部分における光キャリア発生機能を抑制する必要がある。
ゲート電極及びソース・ドレイン電極の投影領域外へ、はみ出した有機半導体層を取り除く方法として、フォトマスクを用いてフォトリソグラフィー法で加工後、エッチングする方法があるが、基板がフレキシブルな場合には、基板の変形のために、印刷されている電極とフォトマスクパターンとの相対位置がゆらぎ、加工後の有機半導体層の位置と電極の位置とが不整合を引き起こす可能性がある。
また、印刷法で形成された電極上に積層された有機半導体層をフォトリソグラフィー法とエッチングで加工する場合には、先に印刷された電極の位置や形状が様々にゆらぐため、印刷されている電極とフォトマスクパターンとの相対位置もゆらぎ、加工後の有機半導体層の位置と電極の位置とが不整合を引き起こす可能性がある。
本発明は、有機トランジスタにおいて、フレキシブル基板や印刷法を用いた場合に生ずる電極及び半導体層パターン間での位置不整合により引き起こされる問題のうち、ゲート電極及びソース・ドレイン電極の投影領域からの半導体層のはみ出しによる光リーク電流の発生を抑制することを目的とする。
上記課題を解決するために、本発明の有機薄膜トランジスタでは、二次元的広がりを有する透光性の基板上に、ゲート電極、ゲート絶縁層、ソース・ドレイン電極、有機半導体層及び保護層が積層されてなる有機薄膜トランジスタにおいて、チャネル領域を被覆する前記保護層の二次元形状が、遮光性のゲート電極及び遮光性のソース・ドレイン電極を投影してなる二次元形状と一致する構造を用いる。
この構造を用いることにより、ゲート電極及びソース・ドレイン電極の投影領域からはみ出した有機半導体層における光リーク電流発生を選択的に阻害することが可能となり、光リーク電流が高度に抑制された有機薄膜トランジスタが実現できる。
また、本発明の有機薄膜トランジスタは、その製造工程が、透光性基板の片面に、遮光性のゲート電極、透光性の絶縁膜、遮光性のソース/ドレイン電極及び有機半導体層を積層して積層構造を構築する工程、前記積層構造上にポジ型レジスト機能を有する保護層を積層する工程、前記積層構造を有する面とは反対側の面から透光性基板を通して露光することにより前記保護層からゲート電極及びソース・ドレイン電極により遮光されない部分を除去する工程、さらに、有機半導体膜から前記保護層により被覆されていない部分のみを選択的に除去又は機能劣化させる工程より構成され、このような製造工程によって、形成される素子構造により、ゲート電極及びソース・ドレイン電極の投影部分からの半導体層のはみ出しによる光リーク電流の発生が、高度に抑制されることを特徴とするものである。なお、はみ出し部分の除去に別途フォトマスクを用いなくともよい。
本発明の有機薄膜トランジスタでは、その製造工程において、ゲート電極及びソース・ドレイン電極の投影領域からの半導体層のはみ出しによる光リーク電流の発生を抑制するために、はみ出し部分を除去するためのフォトマスクを別途準備する必要がなく、フォトマスクとマスクアライナーを用いて除去する場合に比べて、製造コストと時間を大幅に削減することができる。
さらに、本発明の有機薄膜トランジスタは、光リーク電流の発生が高度に抑制されているため、バックライトを使用する液晶表示装置などのアクティブマトリクススイッチなどの用途にきわめて有用である。
本発明の有機薄膜トランジスタの基本的な実施形態を以下の実施例に示すが、本発明はこの実施例で示される素子構造及び製造方法に限定されるものではない。
本発明の一実施例である有機薄膜トランジスタの平面図と断面図を図1に示す。図1(a)から図1(e)には、本実施例により形成される有機薄膜トランジスタの平面図と同図中A−A’における断面図を作製経過順にそれぞれ示す。
まず、図1(a)に示すように、ガラス基板11上に、クロムからなる厚さ150nmのゲート電極12、酸化シリコンからなる厚さ400nmの透明絶縁層13、金からなる厚さ50nmのソース電極14及びドレイン電極15が順次積層して形成される。
次に、図1(b)に示すように、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)からなる厚さ30nmの有機半導体層16が形成され、図1(c)に示すように、ポジ型のフォトレジスト機能を有する厚さ1.5μmの保護層17が形成される。
図1(a)において、ゲート電極12はスパッタ法とフォトリソグラフィー法により、透明絶縁層13はCVD法により、ソース電極14及びドレイン電極15は熱蒸着法とフォトリソグラフィー法により、図1(b)及び図1(c)において、有機半導体層16及び保護層17はスクリーン印刷法により、それぞれ形成される。
図1(a)〜(c)中の1a〜1fは、それぞれ1a=50μm、1b=500μm、1c=3000μm、1d=5mm、1e=3mm、1f=4mmである。
次に、図1(c)に示すように、基板裏面より光18を照射して、保護層17から、図1(d)に示すように、ゲート電極12、ソース電極14及びドレイン電極15によって遮光されない部分を除去し、保護層残存部分17’とするとともに、有機半導体層16のうち、ゲート電極12及びソース・ドレイン電極14及びドレイン電極15によって遮光されない部分16’を露出させた。
次に、図1(e)に示すように、基板の表面側から基板表面に酸素プラズマ処理を施し、有機半導体層16のうち、保護層残存部分17’によって保護されていないはみ出し部分16’を劣化させたはみ出し部分16”とし、本実施例の有機薄膜トランジスタを完成させた。
次に、比較のために作製工程を、図1(d)に示す保護層残存部分17’の形成までで止めた以外は、本実施例と全く同構造の比較用有機薄膜ランジスタを作製した。
本実施例の有機薄膜トランジスタの暗状態及び明状態におけるオフ電流を測定して上記比較例用素子と比較した。明状態では、照度3000ルクスの蛍光管からなる液晶ディスプレイ用バックライト光を、基板裏面から照射した。暗状態では、比較用素子と本実施例の間で、オフ電流にほとんど違いが見られなかった(10-14A台)。
次に、明状態におけるオフ電流を測定したところ、比較用素子ではオフ電流が暗状態に比べて約3桁増大しているのに対し、本実施例では、約1桁の増大に止まっていることがわかった。すなわち、本実施例では、明状態における光リーク電流の増大が比較用素子に比べて約2桁抑制されている。
以上の結果から、本発明の有機薄膜トランジスタでは、ゲート電極及びソース・ドレイン電極の投影領域からの半導体層のはみ出しによる光リーク電流の発生が高度に抑制されていることがわかる。
本発明に用いられる基板は、ガラスに限定されるものではなく、ポジ型のフォトレジスト機能を有する保護層を感光させる波長の光を透過するものであれば広範囲から選択できる。例えば、石英、サファイア等の無機基板、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。
本発明に用いられるゲート電極は、クロムに限定されるものではなく、不透光性ものであれば広範囲から選択できる。例えば、Al、Cu、Ti、Cr、Au、Ag、Ni、Pd、Pt、Taのような金属の他、ポリシリコンのようなシリコン材料、あるいは上記金属の微粒子、錯体のいずれかを溶媒に溶解・分散させたインク組成物を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって、例えば、30〜200nm程度の膜厚で形成することができる。
上記ゲート電極は、単層構造としてだけでなく、例えば、Cr層とAu層との重ね合わせ、あるいは、Ti層とPt層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極は、フォトリソグラフ法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等、公知の方法を用いて、所望の形状に加工される。
本発明に用いられるゲート絶縁膜は、酸化シリコンに限定されるものではなく、ポジ型のフォトレジスト機能を有する保護層を感光させる波長の光を透過するものであれば広範囲から選択できる。例えば、窒化シリコン等の無機絶縁膜、ポリイミド、ポリアミド、ポリ−パラ−キシレン誘導体、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル、ポリ(パーフロロエチレン−コ−ブテニルビニルエーテル)、ポリイソブチレン、ポリ(4−メチル−1−ペンテン)、ポリ(プロピレン−コ−(1−ブテン))、ベンゾシクロブテン樹脂、等の有機材料を用い、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等の公知の方法によって、例えば、50nm〜1μm程度の膜厚で形成することができる。
本発明に用いられるソース・ドレイン電極としては、金に限定されるものではなく、導電体であれば広範囲から選択できる。例えば、Al、Cu、Ti、Cr、Au、Ag、Ni、Pd、Pt、Taのような金属及び上記金属の微粒子、錯体のいずれかを溶媒に溶解・分散させたインク組成物等を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって、例えば、30〜200nm程度の膜厚で形成することができる。
上記ソース・ドレイン電極は、単層構造としてだけでなく、例えば、Ti層とAu層との重ね合わせ、あるいは、Au層とポリ3,4−エチレンジオキシチオフェン/ポリスチレンスルフォネート層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。
また、上記ソース・ドレイン電極は、フォトリソグラフィー法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等、公知の方法を用いて、所望の形状に加工される。
本発明に用いられる有機半導体は、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)に限定されるものではなく、ポジ型のフォトレジスト機能を有する保護層を感光させる波長の光を透過するものであれば広範囲から選択できる。例えば、銅フタロシアニン、ルテチウムビスフタロシアニン、アルミニウム塩化フタロシアンニンのようなフタロシアニン系化合物、テトラセン、クリセン、ペンタセン、ピレン、ペリレン、コロネンのような縮合多環芳香族系化合物、ポリアニリン、ポリチエニレンビニレン、ポリ(3−ヘキシルチオフェン)、ポリ(3−ブチルチオフェン)、ポリ(3−デシルチオフェン)、ポリ(9,9−ジオクチルフルオレン)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)のような共役系ポリマー等を用い、熱蒸着法、分子線エピタキシー法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等の公知の方法によって、例えば、10〜300nm程度の膜厚で形成することができる。
本発明で用いられるポジ型のフォトレジスト機能を有する保護層としては、ジアゾナフトキノン−ノボラック樹脂などを用いることができ、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等の公知の方法によって、例えば、0.5〜4μm程度の膜厚で形成することができる。
ゲート電極及びソース・ドレイン電極の投影領域外への有機半導体層のはみ出し部分を劣化させる処理方法としては、酸素プラズマ法のほかに、オゾン処理法、紫外線照射法、電子線照射法などを用いることができる。
本発明でのソース・ドレイン電極と有機半導体層との界面は、1−オクタデカンチオール、1−ヘキサデカンチオール、1−ペンタンチオール、1−オクタンチール、1−ヘプタンチオール、1−ドデカンチオール、1−デカンチオール、1−ブタンチオール、メタンチオール、4−ニトロベンゼンチオール、4−アミノベンゼンチオール、ベンゼンチオール、4−ビフェニルチオール、p−トリフェニルチオール、3,4−ジクロロベンジルメルカプタン、11−メルカプト−ウンデカノール、2−アミノチオフェノールのようなチオール系化合物や、ジメチルジスルフィド、ジブチルジスルフィドのようなジスルフィド系化合物で修飾されてもよい。
上記界面修飾は、通常ソース・ドレイン電極表面を前記化合物の溶液や蒸気に接触させて、前記化合物をソース・ドレイン電極表面に吸着させることにより達成される。
本発明でのゲート絶縁膜と有機半導体層との間の界面は、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン、トルフロロプロピルメチルジクロロシラン、ヘキサメチルジシラザン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ―アミノプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、ヘプタデカフロロ−1,1,2,2−テトラハイドロデシル−1−トリメトキシシラン、オクタデシルトリクロロシラン、オクタデシルトリエトキシシラン、デシルトリクロロシラン、デシルトリエトキシシラン、フェニルトリクロロシランのようなシラン系化合物や、1−ホスホノオクタン、1−ホスホノヘキサン、1−ホスホノヘキサデカン、1−ホスホノ−3,7,11,15−テトラメチルヘキサデカン、1−ホスホノ−2−エチルヘキサン、1−ホスホノ−2,4,4−トリメチルペンタン、1−ホスホノ−3,5,5−トリメチルヘキサンのような亜リン酸系化合物等で修飾されてもよい。
上記界面修飾は、通常、ゲート絶縁膜表面を前記化合物の溶液や蒸気に接触させることにより、前記化合物をゲート絶縁膜表面に吸着させることにより達成される。
なお、本発明の有機薄膜トランジスタは、基板、ゲート電極、絶縁膜、ソース・ドレイン電極、有機半導体までの積層プロセスを、特許文献1,2に開示されている方法により実施することも可能である。
厚さ150μmのポリエチレンナフタレート基板上に、クロムからなる厚さ150nmのゲート電極、窒化シリコンからなる厚さ400nmの透明絶縁層、金からなる厚さ50nmのソース電極及びドレイン電極、ポリ(3−ヘキシルチオフェン−ジイル)からなる厚さ30nmの有機半導体層及びポジ型のフォトレジスト機能を有する厚さ1.5μmの保護層を順次積層形成した。
各電極及び各層の形状、大きさ及び配置は、実施例1と同じにした。ゲート電極はスパッタ法とフォトリソグラフィー法により、透明絶縁層はCVD法により、ソース電極及びドレイン電極は熱蒸着法とフォトリソグラフィー法により、有機半導体層はインクジェット法により、保護層はスクリーン印刷法により、それぞれ形成した。
次に、実施例1の場合と同様に、基板裏面より光を照射して、保護層から、ゲート電極及びソース電極・ドレイン電極によって遮光されない部分を除去し、次に、基板の表面側から基板表面に酸素プラズマ処理を施し、有機半導体層のうち、保護層残存部分によって保護されていないはみ出し部分を低圧水銀灯照射により劣化させて、本実施例の有機薄膜トランジスタを完成させた。
次に、実施例1の場合と同様に、作製工程を保護層残存部分17’の形成までで止めた以外は、本実施例と全く同構造の比較用有機薄膜ランジスタを作製した。
本実施例の有機薄膜トランジスタの暗状態及び明状態におけるオフ電流を測定して比較用素子と比較した。明状態では、照度3000ルクスの蛍光管からなる液晶ディスプレイ用バックライト光を基板裏面から照射した。暗状態では、比較用素子と本実施例の間で、オフ電流にほとんど違いが見られなかった(10-14A台)。
次に、明状態におけるオフ電流を測定したところ、比較用素子では、オフ電流が暗状態に比べて約3桁増大しているのに対し、本実施例では、約1桁の増大に止まっていることがわかった。すなわち、本実施例では、明状態における光リーク電流の増大が比較用素子に比べて約2桁抑制されている。
以上の結果から、本発明の有機薄膜トランジスタでは、ゲート電極及びソース・ドレイン電極の投影領域からの半導体層のはみ出しによる光リーク電流の発生が高度に抑制されていることがわかった。
厚さ150μmのポリエチレンナフタレート基板上に、クロムからなる厚さ150nmのゲート電極、ポリイミドからなる厚さ1μmの透明絶縁層、金からなる厚さ50nmのソース電極及びドレイン電極、銅フタロシアニンからなる厚さ30nmの有機半導体層及びポジ型のフォトレジスト機能を有する厚さ1.5μmの保護層を順次積層形成した。
各電極及び各層の形状、大きさ及び配置は、実施例1と同じにした。ゲート電極はスパッタ法とフォトリソグラフィー法により、透明絶縁層はスピン塗布法により、ソース電極及びドレイン電極はマスク熱蒸着法により、有機半導体層は熱蒸着法により、保護層はインクジェット法により、それぞれ形成した。
次に、実施例1の場合と同様に、基板裏面より光を照射して、保護層から、ゲート電極及びソース・ドレイン電極によって遮光されない部分を除去し、次に、基板の表面側から基板表面に酸素プラズマ処理を施し、有機半導体層のうち、保護層残存部分によって保護されていないはみ出し部分を劣化させて、本実施例の有機薄膜トランジスタを完成させた。
次に、実施例1の場合と同様に、作製工程を保護層残存部分17’の形成までで止めた以外は、本実施例と全く同構造の比較用有機薄膜ランジスタを作製した。
本実施例の有機薄膜トランジスタの暗状態及び明状態におけるオフ電流を測定して比較用素子と比較した。明状態では、照度3000ルクスの蛍光管からなる液晶ディスプレイ用バックライト光を基板裏面から照射した。暗状態では、比較用素子と本実施例の間で、オフ電流にほとんど違いが見られなかった(10-14A台)。
次に、明状態におけるオフ電流を測定したところ、比較用素子ではオフ電流が暗状態に比べて約3桁増大しているのに対し、本実施例では、約1桁の増大に止まっていることがわかった。すなわち、本実施例では、明状態における光リーク電流の増大が比較用素子に比べて約2桁抑制されている。
以上の結果から、本発明の有機薄膜トランジスタでは、電極・配線部分からの半導体層のはみ出しによる光リーク電流の発生が高度に抑制されていることがわかる。
本発明の別の実施例である有機薄膜トランジスタの平面図と断面図を図2に示す。図2(a)から図2(e)には、本実施例で形成される有機薄膜トランジスタの平面図と同図中C−C’における断面図を作製経過順にそれぞれ示す。
まず、図2(a)に示すように、ガラス基板31上に、クロムからなる厚さ150nmのゲート電極32、酸化シリコンからなる厚さ400nmの透明絶縁層33、金からなる厚さ50nmのソース電極34及びドレイン電極35が形成される。
次に、図2(b)に示すように、ポリ(3−ヘキシルシオフェン−ジイル)からなる厚さ30nmの有機半導体層36、図2(c)に示すように、ポジ型のフォトレジスト機能を有する厚さ1.5μmの保護層37が順次形成される。
ゲート電極32はスパッタ法とフォトリソグラフィー法により、透明絶縁層33はCVD法により、ソース電極34及びドレイン電極35は熱蒸着法とフォトリソグラフィー法により、有機半導体層36と保護層37はスクリーン印刷法により、それぞれ形成する。
図2(a)〜図2(c)中の3a〜3fはそれぞれ3a=50μm、3a'=20μm、3b=500μm、3c=3015μm、3d=5mm、3e=3mm、3f=4mmである。
次に、図2(c)に示すように、基板裏面より光38を照射して、図2(d)に示すように、保護層37から、ゲート電極32、ソース電極34及びドレイン電極35の投影領域よって遮光されない部分を除去し、保護層残存部分37’とするとともに、有機半導体層36のうち、ゲート電極32及びソース・ドレイン電極34・35によって遮光されない部分36’を露出させた。
次に、図2(e)に示すように、基板の表面側から基板表面に酸素プラズマ処理を施し、有機半導体層のうち、保護層残存部分37’によって保護されていないはみ出し部分36’を劣化させて36”とし、本実施例の有機薄膜トランジスタを完成させた。
次に、比較のために作製工程を保護層残存部分37’の形成までで止めた以外は本実施例と全く同構造の比較用有機薄膜ランジスタを作製した(図2(d)まで)。
本実施例の有機薄膜トランジスタの、暗状態及び明状態におけるオフ電流を測定して比較例用素子と比較した。
明状態では、照度3000ルクスの蛍光管からなる液晶ディスプレイ用バックライト光を基板裏面から照射した。暗状態では、比較用素子と本実施例の間でオフ電流にほとんど違いが見られなかった(10-14A台)。
次に、明状態におけるオフ電流を測定したところ、比較用素子ではオフ電流が暗状態に比べて約3桁増大しているのに対し、本実施例では約1桁の増大にとどまっていることがわかった。すなわち、本実施例では明状態における光リーク電流の増大が比較用素子に比べて約2桁抑制されていることがわかった。
11,31…透光性基板、12,32…ゲート電極、13,33…透明絶縁層、14,34…ソース電極、15,35…ドレイン電極、16,36…有機半導体層、16’,36’…有機半導体層の露出部分、16”,36”…有機半導体層の劣化部分、17,37…ポジ型フォトレジスト機能を持った感光性保護膜、17’,37’…保護膜残存部分、18,38…照射光
Claims (10)
- 二次元的広がりを有する透光性の基板上に、ゲート電極、ゲート絶縁層、ソース・ドレイン電極、有機半導体層及び保護層が積層されてなる有機薄膜トランジスタにおいて、
チャネル領域を被覆する前記保護層の二次元形状が、ゲート電極及びソース・ドレイン電極を投影してなる二次元形状と一致することを特徴とする有機薄膜トランジスタ - ゲート電極及びソース・ドレイン電極が、可視・紫外領域の光に対して遮光性を有することを特徴とする請求項1に記載の有機薄膜トランジスタ
- 請求項2に記載の有機薄膜トランジスタが、ゲート配線と信号配線との各交差部分に配置されていることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ
- 請求項3に記載のアクティブマトリクス型薄膜アレイをアクティブマトリクススイッチとして用いたことを特徴とする液晶表示装置
- ゲート電極及びソース・ドレイン電極が、可視・紫外領域の光に対して遮光性を有し、かつ、チャネル領域を被覆する前記保護層が、ポジ型のフォトレジスト機能を有する化合物から形成されることを特徴とする請求項1に記載の有機薄膜トランジスタ
- 請求項5に記載の有機薄膜トランジスタが、ゲート配線と信号配線との各交差部分に配置されていることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ
- 請求項6に記載のアクティブマトリクス型薄膜アレイをアクティブマトリクススイッチとして用いたことを特徴とする液晶表示装置
- 透光性基板の片面上に、遮光性のゲート電極、ゲート絶縁層、遮光性のソース・ドレイン電極、有機半導体層及び保護層が積層されてなる有機薄膜トランジスタの製造方法において、
前記有機薄膜トランジスタが形成された面の裏面からの露光により、前記保護層からゲート電極及びソース・ドレイン電極により遮光されない部分のみを除去することにより、前記保護層の残存部分の二次元形状を、ゲート電極及びソース・ドレイン電極を投影してなる二次元形状と一致させることを特徴とする有機薄膜トランジスタの製造方法 - 透光性基板の片面上に、遮光性のゲート電極、ゲート絶縁層、遮光性のソース・ドレイン電極、有機半導体層及び保護層が積層されてなる有機薄膜トランジスタの製造方法において、
前記有機薄膜トランジスタが形成された面の裏面からの露光により、前記保護層からゲート電極及びソース・ドレイン電極により遮光されない部分のみを除去することにより、前記保護層の残存部分の二次元形状を、ゲート電極及びソース・ドレイン電極を投影してなる二次元形状と一致させた後、前記保護層の残存部分で被覆されていない部分の有機半導体層のみを選択的に除去又は劣化させることを特徴とする有機薄膜トランジスタの製造方法 - 前記除去又は劣化を酸素プラズマ処理又は低圧水銀灯照射で行うことを特徴とする請求項9に記載の有機薄膜トランジスタの製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218578A JP2007036006A (ja) | 2005-07-28 | 2005-07-28 | 有機薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218578A JP2007036006A (ja) | 2005-07-28 | 2005-07-28 | 有機薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007036006A true JP2007036006A (ja) | 2007-02-08 |
Family
ID=37794881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005218578A Withdrawn JP2007036006A (ja) | 2005-07-28 | 2005-07-28 | 有機薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007036006A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205262A (ja) * | 2007-02-21 | 2008-09-04 | Seiko Epson Corp | 有機デバイスの製造方法並びに電子機器 |
JP2008270494A (ja) * | 2007-04-19 | 2008-11-06 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ及び画像表示装置 |
WO2009057514A1 (en) * | 2007-10-29 | 2009-05-07 | Ricoh Company, Ltd. | Organic transistor, organic transistor array, and display device |
US7834348B2 (en) | 2008-03-04 | 2010-11-16 | Samsung Electronics Co., Ltd. | Display device and manufacturing method thereof |
JP2011138926A (ja) * | 2009-12-28 | 2011-07-14 | Chisso Corp | 金属電極および該金属電極を有する有機半導体素子 |
JP2012138549A (ja) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | 薄膜トランジスタ |
WO2017018203A1 (ja) * | 2015-07-24 | 2017-02-02 | ソニー株式会社 | 表示装置および撮像装置 |
CN108550588A (zh) * | 2018-06-08 | 2018-09-18 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法和显示装置 |
JP2020065047A (ja) * | 2009-10-21 | 2020-04-23 | 株式会社半導体エネルギー研究所 | トランジスタ及び半導体装置 |
-
2005
- 2005-07-28 JP JP2005218578A patent/JP2007036006A/ja not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205262A (ja) * | 2007-02-21 | 2008-09-04 | Seiko Epson Corp | 有機デバイスの製造方法並びに電子機器 |
JP2008270494A (ja) * | 2007-04-19 | 2008-11-06 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ及び画像表示装置 |
JP4589373B2 (ja) * | 2007-10-29 | 2010-12-01 | 株式会社リコー | 有機トランジスタ、有機トランジスタアレイ及び表示装置 |
JP2009111083A (ja) * | 2007-10-29 | 2009-05-21 | Ricoh Co Ltd | 有機トランジスタ、有機トランジスタアレイ及び表示装置 |
EP2206144A1 (en) * | 2007-10-29 | 2010-07-14 | Ricoh Company, Ltd. | Organic transistor, organic transistor array, and display device |
KR101052578B1 (ko) * | 2007-10-29 | 2011-07-29 | 가부시키가이샤 리코 | 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치 |
US8207528B2 (en) | 2007-10-29 | 2012-06-26 | Ricoh Company, Ltd. | Organic transistor, organic transistor array, and display device |
WO2009057514A1 (en) * | 2007-10-29 | 2009-05-07 | Ricoh Company, Ltd. | Organic transistor, organic transistor array, and display device |
TWI381565B (zh) * | 2007-10-29 | 2013-01-01 | Ricoh Co Ltd | 有機電晶體,有機電晶體陣列以及顯示裝置 |
EP2206144A4 (en) * | 2007-10-29 | 2013-01-16 | Ricoh Co Ltd | ORGANIC TRANSISTOR, ORGANIC TRANSISTOR ARRANGEMENT AND DISPLAY DEVICE |
US7834348B2 (en) | 2008-03-04 | 2010-11-16 | Samsung Electronics Co., Ltd. | Display device and manufacturing method thereof |
JP2020065047A (ja) * | 2009-10-21 | 2020-04-23 | 株式会社半導体エネルギー研究所 | トランジスタ及び半導体装置 |
US10957714B2 (en) | 2009-10-21 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
JP2011138926A (ja) * | 2009-12-28 | 2011-07-14 | Chisso Corp | 金属電極および該金属電極を有する有機半導体素子 |
JP2012138549A (ja) * | 2010-12-28 | 2012-07-19 | Dainippon Printing Co Ltd | 薄膜トランジスタ |
WO2017018203A1 (ja) * | 2015-07-24 | 2017-02-02 | ソニー株式会社 | 表示装置および撮像装置 |
WO2019233198A1 (zh) * | 2018-06-08 | 2019-12-12 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法和显示装置 |
CN108550588A (zh) * | 2018-06-08 | 2018-09-18 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法和显示装置 |
CN108550588B (zh) * | 2018-06-08 | 2021-03-30 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法和显示装置 |
US11562973B2 (en) | 2018-06-08 | 2023-01-24 | Boe Technology Group Co., Ltd. | Display panel, manufacturing method of display panel, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007036006A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
US7518140B2 (en) | Flat panel display and method of fabricating the same | |
US7737448B2 (en) | Thin film transistor array panel and manufacture thereof | |
KR101261605B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR101467507B1 (ko) | 유기 박막 트랜지스터들 | |
US7754523B2 (en) | Method for fabricating organic thin film transistor and method for fabricating liquid crystal display device using the same | |
US7622738B2 (en) | Display device having a multi-layer conductive layer and manufacturing method therefore | |
KR101348025B1 (ko) | 박막 트랜지스터의 제조방법 | |
US8546197B2 (en) | Thin film transistor, method of manufacturing the same, and electronic device | |
US20070166855A1 (en) | Display device and method of manufacturing the same | |
US7915074B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US20090026445A1 (en) | Organic thin film transistor array panel and method for manufacturing the same | |
US20080258138A1 (en) | Thin film transistor array panel and fabricating method thereof, and flat panel display with the same | |
JP5741832B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 | |
KR20100106404A (ko) | 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법 | |
US7719009B2 (en) | Thin film transistor array panel and method of manufacture | |
US7858434B2 (en) | Organic thin film transistor substrate and method of manufacturing the same | |
JP5325465B2 (ja) | 薄膜トランジスタおよびそれを用いた装置 | |
KR20100033748A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2010283240A (ja) | 薄膜のパターニング方法、デバイス及びその製造方法 | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
KR20060019977A (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
US20080230771A1 (en) | Thin film transistor and method for manufacturing the same | |
JP2005158774A (ja) | Sit型有機薄膜電界効果型トランジスタの製造方法 | |
KR100659126B1 (ko) | 유기 박막 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090403 |