KR101348025B1 - 박막 트랜지스터의 제조방법 - Google Patents
박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR101348025B1 KR101348025B1 KR1020070033264A KR20070033264A KR101348025B1 KR 101348025 B1 KR101348025 B1 KR 101348025B1 KR 1020070033264 A KR1020070033264 A KR 1020070033264A KR 20070033264 A KR20070033264 A KR 20070033264A KR 101348025 B1 KR101348025 B1 KR 101348025B1
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- forming
- thin film
- film transistor
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 239000010408 film Substances 0.000 claims abstract description 63
- 238000007641 inkjet printing Methods 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000203 mixture Substances 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 13
- -1 acryl Chemical group 0.000 claims description 12
- 229920000128 polypyrrole Polymers 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 9
- 229920000553 poly(phenylenevinylene) Polymers 0.000 claims description 9
- 229920000767 polyaniline Polymers 0.000 claims description 9
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 9
- 229940068984 polyvinyl alcohol Drugs 0.000 claims description 9
- 235000019422 polyvinyl alcohol Nutrition 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 6
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 6
- 229920001467 poly(styrenesulfonates) Polymers 0.000 claims description 6
- 229920001197 polyacetylene Polymers 0.000 claims description 6
- 229920000058 polyacrylate Polymers 0.000 claims description 6
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 6
- 229960002796 polystyrene sulfonate Drugs 0.000 claims description 6
- 239000011970 polystyrene sulfonate Substances 0.000 claims description 6
- 229920000123 polythiophene Polymers 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 claims description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000011147 inorganic material Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910052976 metal sulfide Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 3
- 239000002202 Polyethylene glycol Substances 0.000 claims description 3
- 229920002873 Polyethylenimine Polymers 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- QYKIQEUNHZKYBP-UHFFFAOYSA-N Vinyl ether Chemical compound C=COC=C QYKIQEUNHZKYBP-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 229920002401 polyacrylamide Polymers 0.000 claims description 3
- 229920001223 polyethylene glycol Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 3
- 239000004800 polyvinyl chloride Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229960000834 vinyl ether Drugs 0.000 claims description 3
- 150000001408 amides Chemical class 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000002904 solvent Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- RYTJSFWWRLGZIZ-UHFFFAOYSA-N ClC1C(CS(=O)C1)(Cl)Cl Chemical compound ClC1C(CS(=O)C1)(Cl)Cl RYTJSFWWRLGZIZ-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 하나의 뱅크(bank)를 이용하여 반도체층 및 게이트 절연막을 잉크젯(Ink Jet) 프린팅 방법으로 형성함으로써 제조 공정을 간소화하고 원가를 절감할 수 있으며, 보다 경제적인 박막 트랜지스터를 제공할 수 있다. 또한 본 발명의 제조방법으로 제조된 박막 트랜지스터는 센서, 기억소자, 광소자, 능동 매트릭스형(active matrix, AM) 평판 디스플레이 등에서 스위칭 소자로 사용될 수 있다.
잉크젯, 뱅크, 박막 트랜지스터, 반도체층, 게이트 절연막
Description
도 1은 본 발명의 일실시예에 따른 방법에 의해 제조된 박막 트랜지스터의 개략 단면도이고,
도 2는 본 발명의 다른 실시예에 따른 방법에 의해 제조된 박막 트랜지스터의 개략 단면도이고,
도 3은 본 발명의 일실시예에 의한 박막 트랜지스터 제조방법의 공정개략도이고,
도 4는 본 발명의 다른 실시예에 의한 박막 트랜지스터 제조방법의 공정개략도이고,
도 5a 내지 5g는 본 발명의 도 2의 박막 트랜지스터를 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 21: 기판 2, 22: 소스 전극
3, 23: 드레인 전극 4, 24: 뱅크
5, 25: 반도체층 6, 26: 게이트 절연막
7, 27: 게이트 전극 28: 화소 전극
29: 보호막
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 하나의 뱅크(bank)를 이용하여 반도체층 및 게이트 절연막을 잉크젯(Ink Jet) 프린팅 방법으로 형성함으로써 공정을 간소화하고 원가를 절감할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT)는 센서, 기억소자, 광소자, 능동 매트릭스형(active matrix, AM) 평판 디스플레이 등에서 스위칭 소자 또는 구동소자로 사용된다. 가장 일반적으로 응용되는 분야로는 박막 트랜지스터가 각 화소 영역마다 연결되어 그에 의해 구동전압이 조절되는 AMLCD 또는 AMOLED 등의 능동 매트릭스형 평판 디스플레이가 있다.
상기 박막 트랜지스터의 구조는 소스와 게이트가 한 평면상에 놓이는 코플래너(coplanar)형과 소스와 게이트가 다른 평면상에 놓이는 스태거드(staggered)형의 두 종류가 있다. 상기 스태거드형 TFT는 게이트 전극이 소스와 드레인 전극의 아래에 놓인 역-스태거드형과 게이트 전극이 소스/드레인 전극 보다 위에 있는 정상-스태거드형으로 구별되는데, 전자를 바텀 게이트(Bottom Gate)형이라고 하고 후자 를 탑 게이트(Top Gate)형이라고 한다.
일반적으로 바텀 게이트 구조의 박막 트랜지스터는 기판 위에 게이트 전극을 형성하는 단계, 게이트 절연막을 형성하는 단계, 소스/드레인 전극을 형성하는 단계 및 반도체층을 형성하는 단계를 포함하며, 탑 게이트 구조의 박막 트랜지스터는 기판 위에 소스/드레인 전극을 형성하는 단계, 반도체층을 형성하는 단계, 게이트 절연막을 형성하는 단계 및 게이트 전극을 형성하는 단계를 포함하며, 상기 각 공정의 패터닝에는 일반적으로 증착공정(deposition), 포토리소그래피(Photolithograpy) 및 에칭공정(Etching)이 반복적으로 사용되며, 각 공정마다 마스크가 필요하게 된다. 이러한 통상의 공정들은 300 내지 500℃ 사이의 고온의 증착 공정 온도가 요구되며, 포토리소그래피 공정은 패터닝을 위하여 사용되는 마스크(mask)의 제작비용이 높아 공정에서 사용되는 마스크의 수에 따라 공정의 비용에 차이를 가져오며, 고가의 노광 장비를 필요로 하므로 설비 투자비가 높은 단점이 있다.
최근 각종 디스플레이 소자의 경향은 고 표시품질과 종이와 같이 플렉서블한 디스플레이를 구현하는 것이다. 또한, 공정면에서는 공정 단축 및 원가 절감이 중요한 이슈로 떠오르고 있다. 이러한 면에서 특히 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)가 플렉서블, 공정 단축, 원가 절감을 충족시킬 수 있을 것으로 기대되고 있다. 그러나, 종래의 비정질 실리콘 박막 트랜지스터 뿐만 아니라 유기 박막 트랜지스터 역시 공정 면에서는 기존의 박막 트랜지스터 공정을 기반으로 하고 있어, 획기적인 공정 단축은 쉽지 않은 실정이다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명이 이루고자 하는 기술적 과제는 하나의 뱅크(bank)를 이용하여 반도체층 및 게이트 절연막을 잉크젯(Ink Jet) 프린팅 방법으로 형성함으로써 공정을 간소화하고 원가를 절감하고자 하는 박막 트랜지스터의 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 박막 트랜지스터의 제조방법을 이용하여 제조된 박막 트랜지스터 및 이를 포함하는 디스플레이 소자 및 각종 디스플레이 전자기기를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 하나의 양상은 기판, 소스/드레인 전극, 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터의 제조방법에 있어서,
상기 소스/드레인 전극 상부에 소스/드레인 전극의 일부 단부를 제외하고 잉크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계;
상기 뱅크로 둘러싸인 영역인 상기 소스/드레인 전극의 사이 및 소스/드레인 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계; 및
상기 반도체층 상부에 상기 뱅크를 이용하여 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.
상기한 목적을 달성하기 위한 본 발명의 다른 양상은 기판, 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극을 포함하는 박막 트랜지스터의 제조방법에 있어서,
상기 기판 및 게이트 전극의 상부에 상기 게이트 전극의 일부 단부를 제외하고 잉크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계;
상기 뱅크로 둘러싸인 영역인 상기 게이트 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계;
상기 게이트 절연막의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명의 또 다른 양상은 본 발명의 박막 트랜지스터 제조방법에 의해 제조된 것을 특징으로 하는 기판, 소스/드레인 전극, 뱅크, 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 소자 및 디스플레이 전자기기에 관한 것이다.
이하, 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
본 발명의 하나의 양상은 기판, 소스/드레인 전극, 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터의 제조방법에 있어서,
상기 소스/드레인 전극 상부에 소스/드레인 전극의 일부 단부를 제외하고 잉 크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계;
상기 뱅크로 둘러싸인 영역인 상기 소스/드레인 전극의 사이 및 소스/드레인 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계; 및
상기 반도체층 상부에 상기 뱅크를 이용하여 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법에 관한 것이다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조방법에 의해 제조된 박막 트랜지스터의 개략 단면도로서, 도 1의 박막 트랜지스터는 기판(1), 소스(2)/드레인 전극(3), 뱅크(4), 반도체층(5), 게이트 절연막(6) 및 게이트 전극(7)을 포함하는 탑 게이트 구조의 박막 트랜지스터이고, 도 2는 본 발명의 다른 실시예에 따른 방법에 의해 제조된 박막 트랜지스터의 개략 단면도로서, 상기 도 1의 박막 트랜지스터에 화소 전극(28) 및 보호막(29)을 추가로 포함하는 것을 특징으로 한다.
도 3은 본 발명의 일실시예에 의한 박막 트랜지스터 제조방법의 공정개략도로서, 도 1의 탑 게이트 구조의 박막 트랜지스터를 제조하는 단계의 공정순서를 개략적으로 도시한 도면이다.
먼저, 소스 전극과 드레인 전극을 통상의 방법을 이용하여 기판 위에 형성할 수 있으며, 구체적으로 하기에서 증착/포토리소그래피/에칭 공정을 이용한 경우에 대하여 설명하나, 소스 전극 및 드레인 전극은 위의 증착/포토리소그래피/에칭 공 정으로 형성하는 방법 외에도 잉크젯 프린팅(ink jet printing) 등 다른 방법에 의해 형성할 수도 있다.
상기 기판은 산화막이 성장된 실리콘 기판, 유리 기판 및 플라스틱 기판으로 이루어진 군으로부터 선택될 수 있으나, 이에 제한되는 것은 아니다.
기판을 세정한 뒤, 소스 전극과 드레인 전극을 형성하기 위한 물질을 증착하며, 증착방법은 통상의 박막 트랜지스터 제조방법을 따른다. 소스 전극과 드레인 전극을 증착한 뒤 포토 레지스트(Photo Resist)를 도포한다. 그리고, 마스크(mask)를 통해 자외선 등을 이용하여 상기 포토 레지스트를 선택적으로 노광(Photo exposure)하며, 이어서 노광된 포토 레지스트를 현상(develop)하는 단계 및 소스/드레인 전극을 에칭하는 단계를 거친 뒤, 포토 레지스트를 스트립(strip)하는 단계를 거쳐 최종적으로 소스/드레인 전극을 기판 위에 형성한다.
그런 뒤, 반도체층과 게이트 절연막을 형성하는 단계 이전에 상기 기판 위에 형성된 소스/드레인 전극의 상부에 뱅크를 형성한다. 상기 뱅크는 일종의 칸막이 부재로서 원하는 부분에만 잉크가 충전되도록 한정시키기 위하여 영역을 분할하는 것에 해당한다. 상기 뱅크는 차후 반도체층 및 게이트 절연막을 형성하기 위한 부분을 제외한 나머지 부분에 형성하며, 본 발명의 일실시예에서는 상기 소스/드레인 전극 상부에 소스/드레인 전극의 일부 단부를 제외하고 형성한다. 뱅크를 형성하는 방법은 당해 발명이 속하는 기술분야에서 통상적으로 사용되는 방법에 따르며, 예를 들면, 뱅크 형성용 조성물을 상기 소스/드레인 전극이 형성된 기판 위에 코팅하여 코팅막을 형성하는 단계, 상기 코팅막을 마스크를 통하여 선택적으로 노광하 는 단계 및 현상액으로 현상하여 뱅크를 형성하는 단계를 거쳐 진행될 수 있다. 필요에 따라서 선택적으로 베이킹 단계를 거칠 수 있다.
상기 뱅크의 재료로는 포토 아크릴(Photo Acryl), 폴리 이미드(Polyimide), 폴리비닐알코올(Polyvinyl alcohol), 폴리비닐클로라이드(polyvinyl chloride), 폴리아크릴 아마이드(polyacryl amide), 폴리에틸렌글리콜(polyethylene glycol), 폴리에틸렌옥사이드(polyethylene oxide), 폴리메틸비닐에테르(polymethyl vinylether), 폴리에틸렌이민(polyethylene imine), 폴리페닐렌비닐렌(polyphenylene vinylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 포지티브(positive) 또는 네가티브(negative) 감광성 재료 또는 SiNx(0<x<1.33) 또는 SiOx(0<x<2)의 무기물이 사용될 수 있다.
상기 뱅크가 형성된 후에는 상기 소스/드레인 전극의 노출된 단부에 접하도록 뱅크로 둘러싸인 영역에 반도체층을 형성한다. 이때, 반도체층은 잉크젯(Ink jet) 프린팅 방법에 의하여 형성된다. 잉크젯 프린팅 방법에 의하면 포토리소그래피 공정이 불필요해져 공정이 대폭 간략화되는 동시에 패턴 위치에 원재료를 직접 배치할 수 있기 때문에, 사용량도 삭감할 수 있다. 상기 잉크젯(Ink jet) 프린팅 방법은 통상의 방법에 따르며, 예를 들면, 잉크젯식 기록 헤드로부터 액체를 토출하여 원하는 부분에 반도체 재료액을 충전한다. 이 때, 반도체 재료액을 충전하는 양은 최종적으로 필요한 반도체층의 두께에 비하여 많아야 한다. 이는 반도체 재료액을 충전할 때, 반도체 재료액을 가열하여 용매성분을 제거하기 때문이다.
상기 반도체층은 잉크젯 프린팅 공정이 가능한 실리콘(silicon) 및 유기 반도체 재료로 이루어진 군으로부터 선택되는 재료로 형성되며, 유기 반도체 재료는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 잉크젯 프린팅 방법에 적합하며, 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다. 유기 반도체 재료의 예를 들면, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌, 펜타센(Pentacence) 및 이들의 혼합물을 들 수 있으나 이에 제한되는 것은 아니다. 상기 반도체층이 유기 반도체 재료로 이루어진 경우에는 본 발명의 박막 트랜지스터 제조방법에 의하여 형성된 것은 유기 박막 트랜지스터에 해당하게 된다.
상기 반도체 재료는 자일렌(xylene), 클로로포름(chloroform), 클로로벤젠(chlorobenzene), 트리클로로에틸렌(Trichloroethylene), 디메틸 술폭사이드(dimethyl sulfoxide) 등의 용매에 용해되어 잉크젯 프린팅에 사용된다.
본 발명에서 사용가능한 잉크젯 프린팅 방법으로는 특별히 제한되지 않으나, 일례로 피에조젯(piezo-jet) 방식이나 열에 의해 기포를 발생하여 토출하는 방법, 정전력에 의하여 토출하는 방법 등을 이용할 수 있다. 이 중 피에조젯 방식에 의하면 액체 재료에 열을 가하지 않기 때문에 재료의 조성 등에 영향을 주지 않는다는 이점이 있다.
상기와 같이 상기 반도체층을 형성한 후, 그 상부에 동일한 뱅크를 이용하여 잉크젯 프린팅 방법으로 게이트 절연막을 형성한다. 반도체층 형성 단계에서 사용 한 뱅크를 동일하게 사용하므로 추가적인 공정이 필요치 않으며, 반도체층의 영역과 일치하는 게이트 절연막을 형성할 수 있다. 상기 게이트 절연막은 잉크젯 프린팅 공정이 가능한 고분자 재료 또는 무기재료로 형성되며, 예를 들면, 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트(poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), 금속산화물, 금속질화물, 금속황화물, SiNx(0<x<1.33), SiOx(0<x<2), Al2O3 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
이때, 게이트 절연막을 이루는 물질은 반도체에 영향을 주어서는 안된다. 즉, 게이트 절연막은 반도체를 형성할 때 용매에 대하여 용해성을 가지지 않아야 하며, 게이트 절연막을 이루는 물질 또한 그러하다.
상기 게이트 절연막을 형성한 후, 상기 게이트 절연막 상부에 통상의 방법을 통하여 게이트 전극을 형성하여 박막 트랜지스터를 제조한다. 상기 게이트 전극, 소스 전극 및 드레인 전극은 특별히 제한되지 않으나, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물로 이루어진 군에서 선택되는 재료로 형성될 수 있다.
상기와 같이 반도체층 및 게이트 절연막을 하나의 뱅크를 이용하여 잉크젯 프린팅에 의하여 형성하게 되면, 종래 박막 트랜지스터의 제조방법과 비교하여, 포토리소그래피 공정을 줄일 수 있고, 그에 따라 포토리소그래피 공정에서 사용되던 마스크 수를 줄일 수 있게 되고, 경제성이 뛰어난 프린팅 공정을 사용할 수 있어 전체적인 공정 수를 단축할 수 있고 획기적인 원가 절감을 달성할 수 있다.
본 발명의 다른 양상은 기판 위에 게이트 전극을 형성하는 단계; 상기 기판 및 게이트 전극의 상부에 상기 게이트 전극의 일부 단부를 제외하고 잉크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계; 상기 뱅크로 둘러싸인 영역인 상기 게이트 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계; 및 상기 뱅크 및 반도체층의 상부에 소스/드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법에 관한 것이다. 상기 방법에 의하여 형성된 박막 트랜지스터는 바텀-게이트 구조를 가지며, 각 단계는 상기 탑-게이트 구조의 박막 트랜지스터의 제조방법과 동일하다.
본 발명의 박막 트랜지스터 제조방법은 화소 전극(Pixel)을 형성하는 단계 및 보호막(Passivation)을 형성하는 단계를 추가로 포함할 수 있다. 도 4는 화소 전극 및 보호막 형성단계를 추가로 포함하는 박막 트랜지스터의 제조방법의 공정개략도로서, 도 2의 화소 전극(28) 및 보호막(29)을 추가로 포함하는 박막 트랜지스터를 제조하는 단계의 공정순서를 개략적으로 도시한 도면이다.
도 4를 참조하면, 탑-게이트 구조의 박막 트랜지스터의 경우에는 기판 위에 소스/드레인 전극을 형성한 뒤, 상기 소스/드레인 전극 상부에 소스/드레인 전극의 일부 단부 및 화소 전극이 접촉가능하도록 소스 전극의 상부의 일부를 제외하고 잉크젯 프린팅을 위한 뱅크를 형성한다. 상기와 같은 방법으로 뱅크를 형성한 뒤, 상기 뱅크로 둘러싸인 상기 소스/드레인 전극의 대향 부분 및 소스/드레인 전극의 일부 단부의 상부에 잉크젯 프린팅으로 반도체층 및 게이트 절연막을 형성한 후, 화소 전극을 통상의 방법을 통하여 형성한다. 상기 화소 전극은 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO)의 투명 전극 및 Mo, Al의 전도성 금속 전극으로 이루어진 군으로부터 선택될 수 있으나, 이에 제한되는 것은 아니다.
화소 전극을 형성한 뒤, 게이트 전극을 형성하고, 마지막으로 보호막(passivation)을 형성한다. 화소 전극, 게이트 전극, 보호막의 적층 순서는 바뀔 수 있다. 보호막을 형성하는 방법은 통상의 방법에 따르며, 예를 들면, 보호막 물질을 코팅한 뒤, 자외선으로 노광하는 단계를 거쳐 최종적으로 현상함으로써 형성할 수 있다. 보호막 물질로는 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트(poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), 금속산화물, 금속질화물, 금속황화물, SiNx(0<x<1.33), SiOx(0<x<2), Al2O3 및 이들의 혼합물로 이루어진 군에서 선택될 수 있으나, 이에 제한되는 것은 아니다.
도 5a 내지 5g는 본 발명의 도 2의 박막 트랜지스터를 제조하는 단계를 공정 순서에 따라 도시한 배치도이다. 각 배치도에서는 박막 트랜지스터의 평면도와 평면도에서 AA를 기준으로 자른 단면도를 도시하였다. 이하 도 5a 내지 5g를 참조하여 박막 트랜지스터의 제조 공정에 대하여 설명한다.
[소스/드레인 전극 형성공정]
먼저, 도 5a를 참조하면, 소스 전극(22) 및 드레인 전극(23)을 포토리소그래피(photolithography) 방법을 이용하여 기판 위에 형성한다. 상기 기판은 산화막이 성장된 실리콘 기판, 유리 기판 및 플라스틱 기판으로 이루어진 군으로부터 선택될 수 있으나, 이에 제한되는 것은 아니다. 기판을 세정한 뒤, 소스 전극과 드레인 전극을 형성하기 위한 물질을 증착하며, 증착방법은 통상의 박막 트랜지스터 제조방법을 따른다. 예를 들어, 소스 전극과 드레인 전극을 증착한 뒤 포토 레지스트(Photo Resist)를 도포한다. 그리고, 노광(Photo exposure)하는 단계, 이어서 현상(develop)하는 단계 및 소스/드레인 전극을 에칭하는 단계를 거친 뒤, 포토 레지스트를 스트립(strip)하는 단계를 거쳐 최종적으로 소스/드레인 전극을 기판 위에 형성한다. 소스 전극 및 드레인 전극은 위의 증착/ 포토리소그래피/에칭 공정으로 형성하는 방법 외에도 잉크젯 프린팅(ink jet printing) 등 다른 방법에 의해 형성할 수도 있다.
[뱅크 형성공정]
도 5b를 참조하면, 상기 기판 위에 형성된 소스(22)/드레인(23) 전극의 상부에 뱅크(24)를 형성한다. 상기 뱅크(24)는 차후 반도체층, 게이트 절연막 및 소스 전극의 상부의 일부분에 화소 전극을 형성하기 위한 부분을 제외한 나머지 부분에 형성하며, 본 발명의 일실시예에서는 상기 소스(22)/드레인(23) 전극 상부에 소스(22)/드레인(23) 전극의 일부 단부를 제외하고 형성한다. 뱅크(24)를 형성하는 방법은 당해 발명이 속하는 기술분야에서 통상적으로 사용되는 방법에 따르며, 예를 들면, 뱅크 형성용 조성물을 상기 소스/드레인 전극이 형성된 기판 위에 코팅하여 코팅막을 형성하는 단계, 상기 코팅막을 마스크를 통하여 선택적으로 노광하는 단계 및 현상액으로 현상하여 뱅크를 형성하는 단계를 거쳐 진행될 수 있다. 필요에 따라서 선택적으로 베이킹 단계를 거칠 수 있다.
상기 뱅크의 재료로는 포토 아크릴(Photo Acryl), 폴리 이미드(Polyimide), 폴리비닐알코올(Polyvinyl alcohol), 폴리비닐클로라이드(polyvinyl chloride), 폴리아크릴 아마이드(polyacryl amide), 폴리에틸렌글리콜(polyethylene glycol), 폴리에틸렌옥사이드(polyethylene oxide), 폴리메틸비닐에테르(polymethyl vinylether), 폴리에틸렌이민(polyethylene imine), 폴리페닐렌비닐렌(polyphenylene vinylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 포지티브(positive) 또는 네가티브(negative) 감광성 재료 또는 SiNx(0<x<1.33) 또는 SiOx(0<x<2)의 무기물이 사용될 수 있다.
[반도체층 형성공정]
도 5c를 참조하면, 상기 뱅크(24)가 형성된 후에는 상기 소스(22)/드레인(23) 전극의 노출된 단부에 접하도록 뱅크(24)로 둘러싸인 영역에 반도체층(25)을 형성한다. 이때, 반도체층(25)은 잉크젯(Ink jet) 프린팅 방법에 의하여 형성한다. 상기 잉크젯(Ink jet) 프린팅 방법은 통상의 방법에 따르며, 예를 들면, 잉크젯식 기록 헤드로부터 액체를 토출하여 원하는 부분에 반도체 재료액을 충전한다. 이 때, 반도체 재료액을 충전하는 양은 최종적으로 필요한 반도체층의 두께에 비하여 많아야 한다. 이는 반도체 재료액을 충전할 때, 반도체 재료액을 가열하여 용매성분을 제거하기 때문이다.
상기 반도체층은 잉크젯 프린팅 공정이 가능한 실리콘(silicon) 및 유기 반도체 재료로 이루어진 군으로부터 선택되는 재료로 형성되며, 유기 반도체 재료는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 잉크젯 프린팅 방법에 적합하며, 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용한다. 유기 반도체 재료의 예를 들면, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌, 펜타센(Pentacene) 및 이들의 혼합물을 들 수 있으나 이에 제한되는 것은 아니다. 상기 반도체층이 유기 반도체 재료로 이루어진 경우에는 본 발명의 박막 트랜지스터 제조방법에 의하여 형성된 것은 유기 박막 트랜지스터에 해당하게 된다.
상기 반도체 재료는 자일렌(xylene), 클로로포름(chloroform), 클로로벤 젠(chlorobenzene), 트리클로로에틸렌(Trichloroethylene), 디메틸 술폭사이드(dimethyl sulfoxide) 등의 용매에 용해되어 잉크젯 프린팅에 사용된다.
본 발명에서 사용가능한 잉크젯 프린팅 방법으로는 특별히 제한되지 않으나, 일례로 피에조젯(piezo-jet) 방식이나 열에 의해 기포를 발생하여 토출하는 방법, 정전력에 의하여 토출하는 방법 등을 이용할 수 있다. 이 중 피에조젯 방식에 의하면 액체 재료에 열을 가하지 않기 때문에 재료의 조성 등에 영향을 주지 않는다는 이점이 있다.
[게이트 절연막 형성공정]
도 5d를 참조하면, 상기와 같이 상기 반도체층(25)을 형성한 후, 그 상부에 동일한 뱅크(25)를 이용하여 잉크젯 프린팅 방법으로 게이트 절연막(26)을 형성한다. 반도체층(24) 형성 단계에서 사용한 뱅크를 동일하게 사용하므로 추가적인 공정이 필요치 않으며, 반도체층의 영역과 일치하는 게이트 절연막을 형성할 수 있다. 상기 게이트 절연막(26)은 잉크젯 프린팅 공정이 가능한 고분자 재료 또는 무기재료로 형성되며, 예를 들면, 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트(poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), 금속산화물, 금속질화물, 금속황화물, SiNx(0<x<1.33), SiOx(0<x<2), Al2O3 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
이때, 게이트 절연막을 이루는 물질은 반도체에 영향을 주어서는 안된다. 즉, 게이트 절연막은 반도체를 형성할 때 용매에 대하여 용해성을 가지지 않아야 하며, 게이트 절연막을 이루는 물질 또한 그러하다.
[화소 전극 형성공정]
도 5e를 참조하면, 상기와 같이 게이트 절연막(26)을 형성한 후, 뱅크 형성 공정단계에서 제외한 소스 전극의 상부 일부분 및 소스 전극(22) 상부의 뱅크(24) 상부에 화소 전극(28)을 형성한다. 화소 전극(28)을 형성하는 방법으로는 특별히 제한되지 아니하며, 일례로 인듐틴옥사이드를 증착한 뒤, 포토 레지스트를 코팅하고, 이어서 마스크를 이용한 노광단계 및 현상단계를 거친 뒤, 인듐틴옥사이드를 에칭하고 마지막으로 포토레지스트를 스트립하는 단계를 진행하여 화소 전극(28)을 형성할 수 있다. 상기 화소 전극(28)은 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO)의 투명 전극 및 Mo, Al의 전도성 금속 전극으로 이루어진 군으로부터 선택될 수 있으나, 이에 제한되는 것은 아니다.
[게이트 전극 형성공정]
도 5f를 참조하면, 상기 화소 전극(28)을 형성한 후, 상기 게이트 절연막(26) 상부에 통상의 방법을 통하여 게이트 전극(27)을 형성한다. 상기 게이트 전극은 특별히 제한되지 않으나, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO), 폴리티오 펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물로 이루어진 군에서 선택되는 재료로 형성될 수 있다.
[보호막 형성공정]
도 5g를 참조하면, 상기와 같이 게이트 전극(27)을 형성한 후, 전체 소자 영역의 상부에 보호막(passivation)을 형성한다. 보호막을 형성하는 방법은 통상의 방법에 따르며, 예를 들면, 보호막 물질을 코팅한 뒤, 자외선으로 노광하는 단계를 거쳐 최종적으로 현상함으로써 형성할 수 있다. 보호막 물질로는 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트(poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), 금속산화물, 금속질화물, 금속황화물, SiNx(0<x<1.33), SiOx(0<x<2), Al2O3 및 이들의 혼합물로 이루어진 군에서 선택될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 또 다른 양상은 본 발명의 박막 트랜지스터 제조방법에 의해 제조된 것을 특징으로 하는 기판, 소스/드레인 전극, 뱅크, 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터에 관계한다.
본 발명에 의한 박막 트랜지스터는 기판 위에 소스/드레인 전극과, 이 소스/ 드레인 전극 사이 및 소스/드레인 전극의 일부 단부를 제외한 영역에 형성된 뱅크, 상기 뱅크로 둘러싸인 영역에 형성된 채널 영역을 갖는 반도체층, 상기 반도체층 상부의 게이트 절연막 및 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극을 포함한다. 이러한 박막 트랜지스터는 탑 게이트 구조에 해당하는 것으로, 본 발명에 의한 박막 트랜지스터는 기판 위에 게이트 전극, 상기 게이트 전극의 일부 단부를 제외한 영역에 형성된 뱅크, 상기 뱅크로 둘러싸인 영역에 형성된 채널 영역을 갖는 게이트 절연막 및 반도체층 및 상기 반도체층 및 뱅크의 상부에 형성된 소스/드레인 전극으로 포함하는 바텀 게이트 구조의 박막 트랜지스터를 포함한다. 본 발명의 박막 트랜지스터 제조방법에 의하면 종래의 박막 트랜지스터 제조방법과 달리 하나의 뱅크 공정을 활용하여 잉크젯 프린팅으로 반도체층 및 게이트 절연막을 형성함으로써 공정 수를 단축하고 원가를 절감하여 보다 경제적인 박막 트랜지스터를 제공할 수 있다.
본 발명에 의한 박막 트랜지스터는 화소 전극 및 보호막을 추가로 포함할 수 있다. 각 기판, 전극, 뱅크, 반도체층, 게이트 절연막, 보호막의 재료는 위에서 박막 트랜지스터의 제조방법과 관련하여 설명한 바와 동일하다.
본 발명의 또 다른 양상은 상기 박막 트랜지스터를 포함하는 디스플레이 소자 및 디스플레이 전자기기에 관계한다. 본 발명의 제조방법에 의해 제조된 박막 트랜지스터는 센서, 기억소자, 광소자, 능동 매트릭스형(active matrix, AM) 평판 디스플레이 등에서 스위칭 소자로 사용될 수 있다.
예를 들어, 본 발명에 의한 박막 트랜지스터가 사용된 유기 발광 다이오드(Organic light emitting diode)는 박막 트랜지스터의 화소 전극 상부 또는 하부에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층 등을 형성하게 되며, 발광층에서 발광이 된다.
또한, 액정 디스플레이 소자의 경우, 본 발명에 의해 박막 트랜지스터가 형성된 기판과 공통 전극이 형성되어 있는 기판 사이에 액정이 주입되어 있으며, 상기 액정 물질은 상기 박막 트랜지스터의 화소 전극 위에서만 컨트롤 될 수 있다.
또한, 본 발명에 따른 디스플레이 소자는 상기 이외에, PDP(플라스마 디스플레이 패널)이나 무기 EL, 전계방출 디스플레이(field emission display, FED) 등에도 적용할 수 있다.
본 발명의 디스플레이 소자는 다양한 디스플레이 전자기기에 적용할 수 있다. 예를 들어, 액정 프로젝터, 텔레비전, 전자수첩, 휴대 전화, POS 단말 등의 전자기기에 적용할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예를 참고로 본 발명에 대해 상세히 설명하였으나, 이들은 단지 예시적인 것이 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명의 일구현예에 따른 박막 트랜지스터의 제조방법에 의하면 하나의 뱅크(bank)를 이용하여 반도체층 및 게이트 절연막을 잉크젯(Ink Jet) 프린팅 방법으로 형성함으로써 공정을 간소화하고 원가를 절감할 수 있으며, 보다 경제적인 박막 트랜지스터를 제공할 수 있다. 또한 본 발명의 제조방법으로 제조된 박막 트랜지스터는 센서, 기억소자, 광소자, 능동 매트릭스형(active matrix, AM) 평판 디스플레이 등에서 스위칭 소자로 사용될 수 있다.
Claims (16)
- 기판, 소스/드레인 전극, 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 박막 트랜지스터의 제조방법에 있어서,상기 소스/드레인 전극 상부에 소스/드레인 전극의 일부 단부를 제외하고 잉크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계;상기 뱅크로 둘러싸인 영역인 상기 소스/드레인 전극의 사이 및 소스/드레인 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계;상기 반도체층 상부에 상기 뱅크를 이용하여 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계;상기 뱅크 상에 화소 전극을 형성하는 단계;상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 및상기 화소 전극, 뱅크 빛 게이트 전극의 노출된 표면 위에 보호 필름층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 기판, 게이트 전극, 게이트 절연막, 반도체층 및 소스/드레인 전극을 포함하는 박막 트랜지스터의 제조방법에 있어서,상기 기판 및 게이트 전극의 상부에 상기 게이트 전극의 일부 단부를 제외하고 잉크젯(Ink jet) 프린팅을 위한 뱅크를 형성하는 단계;상기 뱅크로 둘러싸인 영역인 상기 게이트 전극의 일부 단부의 상부에 잉크젯(Ink jet) 프린팅으로 게이트 절연막을 형성하는 단계;상기 게이트 절연막의 상부에 잉크젯(Ink jet) 프린팅으로 반도체층을 형성하는 단계;상기 뱅크 상에 화소 전극을 형성하는 단계; 및상기 화소 전극, 뱅크 빛 게이트 전극의 노출된 표면 위에 보호 필름층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 기판은 산화막이 성장된 실리콘 기판, 유리 기판 및 플라스틱 기판으로 이루어진 군으로부터 선택된 것임을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 뱅크의 재료는 포토 아크릴(Photo Acryl), 폴리 이미드(Polyimide), 폴리비닐알코올(Polyvinyl alcohol), 폴리비닐클로라이드(polyvinyl chloride), 폴리아크릴 아마이드(polyacryl amide), 폴리에틸렌글리콜(polyethylene glycol), 폴리에틸렌옥사이드(polyethylene oxide), 폴리메틸비닐에테르(polymethyl vinylether), 폴리에틸렌이민(polyethylene imine), 폴리페닐렌비닐렌(polyphenylene vinylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 포지티브(positive) 또는 네가티브(negative) 감광성 재료 또는 SiNx(0<x<1.33) 또는 SiOx(0<x<2)의 무기물인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 반도체층은 잉크젯 프린팅 공정이 가능한 실리콘(silicon) 및 유기 반도체 재료로 이루어진 군으로부터 선택되는 재료로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 5항에 있어서, 상기 유기 반도체 재료는 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌, 펜타센(Pentacene) 및 이들의 혼합물로 이루어진 군에서 선택되는 것임을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 게이트 절연막은 잉크젯 프린팅 공정이 가능한 고분자 재료로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 7항에 있어서, 상기 게이트 절연막 재료는 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트(poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), 금속산화물, 금속질화물, 금속황화물, SiNx(0<x<1.33), SiOx(0<x<2), Al2O3 및 이들의 혼합물로 이루어진 군에서 선택되는 것임을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극이 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물로 이루어진 군에서 선택되는 재료로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 삭제
- 제 1항에 있어서, 상기 화소 전극은 인듐틴옥사이드(ITO), 인듐아연옥사이드(IZO), Mo 및 Al로 이루어진 군으로부터 선택되는 것임을 특징으로 하는 박막 트랜지스터의 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070033264A KR101348025B1 (ko) | 2007-04-04 | 2007-04-04 | 박막 트랜지스터의 제조방법 |
| US12/078,693 US7927900B2 (en) | 2007-04-04 | 2008-04-04 | Method of manufacturing thin film transistor including forming a bank for ink jet printing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070033264A KR101348025B1 (ko) | 2007-04-04 | 2007-04-04 | 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080090134A KR20080090134A (ko) | 2008-10-08 |
| KR101348025B1 true KR101348025B1 (ko) | 2014-01-06 |
Family
ID=39826203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070033264A KR101348025B1 (ko) | 2007-04-04 | 2007-04-04 | 박막 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7927900B2 (ko) |
| KR (1) | KR101348025B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102056351B1 (ko) * | 2018-09-11 | 2020-01-22 | 한국교통대학교산학협력단 | 우루시올을 포함하는 유기절연체, 이를 포함하는 유기전계효과트랜지스터 및 이의 제조 방법 |
| US11862743B2 (en) | 2021-02-17 | 2024-01-02 | Samsung Electronics Co., Ltd. | Opto-electronic device and image sensor including the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021477A (ja) * | 2007-07-13 | 2009-01-29 | Sony Corp | 半導体装置およびその製造方法、ならびに表示装置およびその製造方法 |
| JP5325465B2 (ja) * | 2008-06-03 | 2013-10-23 | 株式会社日立製作所 | 薄膜トランジスタおよびそれを用いた装置 |
| TWI404214B (zh) * | 2008-11-12 | 2013-08-01 | Ind Tech Res Inst | 電子元件及薄膜電晶體的製造方法 |
| KR101678670B1 (ko) * | 2010-01-22 | 2016-12-07 | 삼성전자주식회사 | 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법 |
| KR101724064B1 (ko) | 2010-02-18 | 2017-04-10 | 삼성전자주식회사 | 전도성 탄소나노튜브-금속 복합체 잉크 |
| US8927434B2 (en) * | 2012-08-31 | 2015-01-06 | Eastman Kodak Company | Patterned thin film dielectric stack formation |
| US20140065838A1 (en) * | 2012-08-31 | 2014-03-06 | Carolyn R. Ellinger | Thin film dielectric layer formation |
| US20140061795A1 (en) * | 2012-08-31 | 2014-03-06 | David H. Levy | Thin film transistor including improved semiconductor interface |
| US8791023B2 (en) * | 2012-08-31 | 2014-07-29 | Eastman Kodak Company | Patterned thin film dielectric layer formation |
| CN105097945B (zh) * | 2015-07-10 | 2019-08-13 | 广州奥翼电子科技股份有限公司 | 有机半导体薄膜晶体管及其制造方法以及显示装置与背板 |
| US9716135B2 (en) * | 2015-07-24 | 2017-07-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Organic thin film transistor array substrate and fabrication method thereof |
| EP3238676B1 (en) | 2016-04-29 | 2019-01-02 | The Procter and Gamble Company | Absorbent core with profiled distribution of absorbent material |
| CN111416039A (zh) * | 2019-01-07 | 2020-07-14 | 纽多维有限公司 | 制剂和层 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050009667A (ko) * | 2003-07-18 | 2005-01-25 | 세이코 엡슨 가부시키가이샤 | 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기 |
| KR100659122B1 (ko) * | 2005-12-09 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법 |
| KR100670376B1 (ko) * | 2005-12-13 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505142A (ja) * | 2001-10-01 | 2005-02-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス及び構成並びに方法 |
| KR100626050B1 (ko) | 2004-12-23 | 2006-09-21 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 |
| JP4542452B2 (ja) | 2005-03-18 | 2010-09-15 | 株式会社フューチャービジョン | 薄膜トランジスタの製造方法 |
| KR101209046B1 (ko) * | 2005-07-27 | 2012-12-06 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
-
2007
- 2007-04-04 KR KR1020070033264A patent/KR101348025B1/ko active IP Right Grant
-
2008
- 2008-04-04 US US12/078,693 patent/US7927900B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050009667A (ko) * | 2003-07-18 | 2005-01-25 | 세이코 엡슨 가부시키가이샤 | 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기 |
| KR100659122B1 (ko) * | 2005-12-09 | 2006-12-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법 |
| KR100670376B1 (ko) * | 2005-12-13 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102056351B1 (ko) * | 2018-09-11 | 2020-01-22 | 한국교통대학교산학협력단 | 우루시올을 포함하는 유기절연체, 이를 포함하는 유기전계효과트랜지스터 및 이의 제조 방법 |
| US11862743B2 (en) | 2021-02-17 | 2024-01-02 | Samsung Electronics Co., Ltd. | Opto-electronic device and image sensor including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7927900B2 (en) | 2011-04-19 |
| KR20080090134A (ko) | 2008-10-08 |
| US20080246089A1 (en) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101348025B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR101209046B1 (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
| US8450142B2 (en) | Organic thin film transistors | |
| KR100606182B1 (ko) | 회로 제조 방법 | |
| US7781760B2 (en) | Thin film transistor, electro-optical device, and electronic apparatus | |
| KR101418621B1 (ko) | 유기 박막 트랜지스터 및 그 제조 방법, 이중 트랜지스터 구조물, 유기 전자 디바이스 및 그 제조 방법, 이중 ｔｆｔ구조물 제조 방법, 액티브 매트릭스 ｏｌｅｄ 디스플레이 | |
| US7737448B2 (en) | Thin film transistor array panel and manufacture thereof | |
| US20100032662A1 (en) | Organic Thin Film Transistors | |
| US20080036698A1 (en) | Display | |
| US20070024766A1 (en) | Organic thin film transistor display panel | |
| KR101186966B1 (ko) | 유기 트랜지스터를 제조하기 위한 자체-정렬 공정 | |
| KR20070033144A (ko) | 표시장치와 표시장치의 제조방법 | |
| US20100264408A1 (en) | Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same | |
| KR20090095027A (ko) | 표시장치와 그 제조방법 | |
| KR20080079826A (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 | |
| KR101115974B1 (ko) | 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법 | |
| US8546179B2 (en) | Method of fabricating a self-aligned top-gate organic transistor | |
| WO2014068916A1 (ja) | 薄膜トランジスタ | |
| KR101144474B1 (ko) | 유기 박막트랜지스터 및 그 제조방법 | |
| KR20090017792A (ko) | 리프트 오프 방법을 이용한 유기 반도체층의 패터닝방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171121 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 6 |