CN105097945B - 有机半导体薄膜晶体管及其制造方法以及显示装置与背板 - Google Patents

有机半导体薄膜晶体管及其制造方法以及显示装置与背板 Download PDF

Info

Publication number
CN105097945B
CN105097945B CN201510404203.1A CN201510404203A CN105097945B CN 105097945 B CN105097945 B CN 105097945B CN 201510404203 A CN201510404203 A CN 201510404203A CN 105097945 B CN105097945 B CN 105097945B
Authority
CN
China
Prior art keywords
organic semiconductor
channel
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510404203.1A
Other languages
English (en)
Other versions
CN105097945A (zh
Inventor
王怡凯
高启仁
胡堂祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou OED Technologies Co Ltd
Original Assignee
Guangzhou OED Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou OED Technologies Co Ltd filed Critical Guangzhou OED Technologies Co Ltd
Priority to CN201510404203.1A priority Critical patent/CN105097945B/zh
Publication of CN105097945A publication Critical patent/CN105097945A/zh
Application granted granted Critical
Publication of CN105097945B publication Critical patent/CN105097945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种有机半导体薄膜晶体管及其制造方法以及具有该有机半导体薄膜晶体管的显示装置与背板。该有机半导体薄膜晶体管包括源极、漏极、栅极和沟道层，所述沟道层中形成有沟道，所述沟道中设有有机半导体层，所述有机半导体层上形成有图案，所述源极和漏极设置于所述沟道层上，并与所述有机半导体层连接。由于沟道的深度和延伸方向在制程过程中容易控制为具有较好的一致性，因此采用该种结构的有机半导体薄膜晶体管的不同元件中，其有机半导体层的厚度会更加均匀，而且有机半导体材料也更容易顺着沟道的方向排列，也即有机半导体材料的排列方向的一致性也更好，因此使得不同元件中的有机半导体薄膜晶体管具有较为均一的特性。

Description

有机半导体薄膜晶体管及其制造方法以及显示装置与背板
技术领域
本发明涉及半导体领域，具体涉及一种有机半导体薄膜晶体管及其制造方法以及具有该有机半导体薄膜晶体管的显示装置及其背板。
背景技术
现有的有机半导体薄膜晶体管，其有机半导体层是直接涂布在源极和漏极上，再对有机半导体层进行图案化制程。但是，这种方式所形成的有机半导体薄膜晶体管元件，存在不同元件的成膜厚度不一、半导体排列方向各异等问题，导致不同元件的特性差异较大，导致使用了多个元件的显示装置的显示特性较差。
发明内容
有鉴于此，本发明旨在提供一种元件特性更均一的有机半导体薄膜晶体管及其制造方法以及具有该有机半导体薄膜晶体管的显示装置及其背板。
为了实现本发明的目的，本发明实施例一方面提供一种有机半导体薄膜晶体管,其包括源极、漏极、栅极和沟道层，所述沟道层中形成有沟道，所述沟道中设有有机半导体层，所述有机半导体层上形成有图案，所述源极和漏极设置于所述沟道层上，并与所述有机半导体层连接。
优选地，所述有机半导体薄膜晶体管具有顶栅结构，其进一步包括基底和栅极绝缘层，所述沟道层形成于所述基底上，所述源极和漏极间隔设置，所述栅极绝缘层覆盖于所述源极和漏极上，所述栅极形成于所述栅极绝缘层上。
优选地，所述栅极绝缘层伸入所述源极和漏极之间，与所述有机半导体层上表面相接。
优选地，所述有机半导体层的下表面与所述基底的上表面相接。
优选地，所述有机半导体薄膜晶体管具有底栅结构，其进一步包括基底和栅极绝缘层，所述栅极形成于所述基底上，所述栅极绝缘层设于所述基底上并覆盖所述栅极，所述沟道层设置于所述栅极绝缘层的上方。
优选地，所述有机半导体层的下表面与所述栅极绝缘层的上表面相接。
优选地，所述有机半导体层的上表面相对于所述沟道层凸出。
优选地，在横向方向上，所述栅极与所述源极和所述漏极之间的间隔位置相对应，且所述栅极的宽度大于或等于所述间隔的宽度。
优选地，在横向方向上，所述源极和所述漏极之间的间隔的宽度小于所述有机半导体层的宽度。
优选地，所述栅极绝缘层是由可图案化的有机介电材料制成的。
在上述实施例中，由于沟道的深度和延伸方向均是在制程过程中容易控制为具有较好的一致性，因此将有机半导体材料填充在沟道层的沟道中形成有机半导体层，相较于直接涂布有机半导体，不同有机半导体薄膜晶体管的有机半导体层的厚度会更加均匀，而且有机半导体材料也更容易顺着沟道的方向排列，也即有机半导体材料的排列方向的一致性也更好，因此使得多个不同的有机半导体薄膜晶体管均具有较为均一的特性。此外，这种结构所形成的有机半导体层的膜厚也较厚，使得有机半导体薄膜晶体管的机械性能更好。此种结构的有机半导体薄膜晶体管特别适用于卷对卷工艺技术。
本发明实施例另一方面提供一种有机半导体薄膜晶体管的制造方法，其包括如下步骤：
形成沟道层，在所述沟道层中形成沟道；
在所述沟道中填充有机半导体层；
在所述沟道层上形成间隔设置的源极和漏极，所述源极和漏极与所述有机半导体层连接。
优选地，所述沟道层形成于基底上，在形成所述源极和漏极后，还包括如下步骤：在所述源极和漏极上形成栅极绝缘层，所述栅极绝缘层覆盖所述源极、漏极及有机半导体层；在所述栅极绝缘层上方形成栅极。
优选地，在形成所述沟道层的步骤之前，还包括如下步骤：在基底上形成栅极；在基底上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极，所述沟道层形成于所述栅极绝缘层的上方。
优选地，所述栅极是通过黄光或印制制程形成的。
优选地，在所述沟道中填充有机半导体层时，是在所述沟道中涂布流体形态的有机半导体，所述流体形态的有机半导体排列以形成所述有机半导体层。
优选地，所述沟道是通过黄光制程形成于所述沟道层中。
优选地，在所述沟道中填充有机半导体层之前，利用等离子体对所述沟道进行表面处理。
在上述实施例中，由于沟道的深度和延伸方向均是在制程过程中容易控制为具有较好的一致性，因此将有机半导体材料填充在沟道层的沟道中形成有机半导体层，相较于直接涂布有机半导体，批量制造出来的不同有机半导体薄膜晶体管的有机半导体层的厚度会更加均匀，而且有机半导体材料也更容易顺着沟道的方向排列，也即有机半导体材料的排列方向的一致性也更好，因此使得多个不同的有机半导体薄膜晶体管均具有较为均一的特性。此外，这种方法所制造的有机半导体薄膜晶体管，其有机半导体层的膜厚也较厚，使得有机半导体薄膜晶体管的机械性能更好。这种方法特别适用于卷对卷工艺技术。
本发明实施例再一方面提供一种显示装置的背板,其上设置有薄膜晶体管阵列，所述薄膜晶体管阵列包括上述任一实施例所述的有机半导体薄膜晶体管。
优选地，所述薄膜晶体管阵列在沿所述有机半导体层的涂布方向上分布有多个所述有机半导体薄膜晶体管，相邻有机半导体薄膜晶体管的沟道彼此相通。
优选地，所述薄膜晶体管阵列包括多个呈矩阵分布的所述有机半导体薄膜晶体管，相邻有机半导体薄膜晶体管的沟道层彼此相接。
优选地，所述薄膜晶体管阵列在沿所述有机半导体层的涂布方向上分布有多个所述有机半导体薄膜晶体管，其中一端或两端的有机半导体薄膜晶体管上连接有分流道，所述分流道与所述沟道层连接且间隔设置以露出所述沟道。
优选地，所述分流道呈三角形、椭圆形、半圆形或梯形，所述分流道与所述沟道层连接一端的宽度大于远离所述沟道层一端的宽度。
优选地，所述薄膜晶体管阵列在沿所述有机半导体层的涂布方向上分布有多个所述有机半导体薄膜晶体管，其中涂布方向末端的有机半导体薄膜晶体管上连接有阻挡结构，所述阻挡结构与所述沟道相接并阻挡所述沟道。
优选地，涂布方向首端的有机半导体薄膜晶体管上连接有分流道，所述分流道与所述沟道层连接且间隔设置以露出所述沟道。
优选地，所述阻挡结构呈三角形、椭圆形、半圆形或梯形，所述阻挡结构与所述沟道连接一端的宽度大于远离所述沟道一端的宽度。
本发明实施例又一方面提供一种显示装置,其包括上述任一实施例所述的显示装置的背板。上述有机半导体薄膜晶体管所带来的有益效果显然也可在该显示装置及其背板中体现，此处不再赘述。
附图说明
图1是本发明第一实施例的有机半导体薄膜晶体管的结构示意图。
图2是本发明第二实施例的有机半导体薄膜晶体管的结构示意图。
图3是本发明实施例提供的显示装置的背板的薄膜晶体管阵列在制造过程中的结构示意图。
图4是本发明实施例提供的显示装置的背板的薄膜晶体管阵列在制造过程中另一实施例的结构示意图。
图5是本发明实施例提供的显示装置的背板的薄膜晶体管阵列在制造过程中又一实施例的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参考图1，本发明第一实施例提供一种有机半导体薄膜晶体管，其包括第一源极12、第一漏极13和第一栅极17。第一源极12和第一漏极13一般由可导电的金属材料制成。该有机半导体薄膜晶体管还包括第一沟道层14，第一沟道层14可以由光阻或其他可图案化的介电材料制成。第一沟道层14中通过黄光制程形成有第一沟道，第一沟道中设有第一有机半导体层15，第一有机半导体层15上形成有图案。第一源极12和第一漏极13设置于第一沟道层14上，并与第一有机半导体层15连接。
在本实施例中，该有机半导体薄膜晶体管具有顶栅结构，也即第一栅极17位于该有机半导体薄膜晶体管的顶部。该有机半导体薄膜晶体管进一步包括第一基底11和第一栅极绝缘层16。第一基底11可由玻璃、塑料(如PET、PEN、PI…等)、金属薄片或是复合材料制成，第一基底11上还可以设置平坦层或保护层等。第一沟道层14形成于第一基底11上，第一源极12和第一漏极13间隔设置，第一栅极绝缘层16覆盖于第一源极12和第一漏极13上，第一栅极17形成于第一栅极绝缘层16上。在进一步的优选实施例中，第一栅极绝缘层16伸入第一源极12和第一漏极13之间，与第一有机半导体层15上表面相接。在另一优选实施例中，第一沟道在厚度方向上贯穿第一沟道层14，第一有机半导体层15的下表面与第一基底11的上表面相接。
请参考图2，本发明第二实施例也提供一种有机半导体薄膜晶体管，其包括第二源极24、第二漏极25和第二栅极22。同样地，第二源极24和第二漏极25一般由可导电的金属材料制成。该有机半导体薄膜晶体管还包括第二沟道层26，第二沟道层26可以由光阻或其他可图案化的介电材料制成。第二沟道层26中通过黄光制程形成有第二沟道，第二沟道中设有第二有机半导体层27，第二有机半导体层27上形成有图案。第二源极24和第二漏极25设置于第二沟道层26上，并与第二有机半导体层27连接。
与第一实施例不同的是，该第二实施例的有机半导体薄膜晶体管具有底栅结构，其进一步包括第二基底21和第二栅极绝缘层23。第二基底21可由玻璃、塑料(如PET、PEN、PI…等)、金属薄片或是复合材料制成，第二基底21上还可以设置平坦层或保护层等。第二栅极22形成于第二基底21上，第二栅极绝缘层23设于第二基底21上并覆盖第二栅极22。第二沟道层26设置于第二栅极绝缘层23的上方。在进一步的优选实施例中，第二有机半导体层27的下表面与第二栅极绝缘层23的上表面相接。
在上述实施例中，由于沟道的深度和延伸方向均是在制程过程中容易控制为具有较好的一致性，因此将有机半导体材料填充在沟道层的沟道中形成有机半导体层，相较于直接涂布有机半导体，不同有机半导体薄膜晶体管的有机半导体层的厚度会更加均匀，而且有机半导体材料也更容易顺着沟道的方向排列，也即有机半导体材料的排列方向的一致性也更好，因此使得多个不同的有机半导体薄膜晶体管均具有较为均一的特性。此外，这种结构所形成的有机半导体层的膜厚也较厚，使得有机半导体薄膜晶体管的机械性能更好。此种结构的有机半导体薄膜晶体管特别适用于卷对卷工艺技术。
在上述第一实施例中，第一有机半导体层15的上表面可优选地相对于第一沟道层14凸出，也即第一有机半导体层15的上表面高于第一沟道层14的上表面。类似地，在上述第二实施例中，第二有机半导体层27的上表面可优选地相对于第二沟道层26凸出。当然，在其他实施例中，第一有机半导体层15的上表面也可以与第一沟道层14上表面齐平或者相对于第一沟道层14的上表面凹陷，第二有机半导体层27也可存在类似的实施例。
在进一步的优选实施例中，在横向方向上(即图1和图2中的水平方向)，第一栅极17位于第一源极12和第一漏极13之间，也即第一栅极17与第一源极12和第一漏极13之间的间隔(即通道)的位置相对应。第一栅极17的宽度大于或等于该间隔的宽度(即通道长度)。同样地，在第二实施例中，在横向方向上，第二栅极22与第二源极24和第二漏极25之间的间隔(即通道)的位置相对应。第二栅极22的宽度大于或等于该间隔的宽度(即通道长度)。
在另一优选实施例中，在横向方向上，第一源极12和第一漏极13之间的间隔的宽度小于第一有机半导体层15的宽度，也即在如图1所示的横截面上，第一源极12和第一漏极13部分叠加于第一有机半导体层15上，实现第一源极12和第一漏极13与第一有机半导体层15的连接。同样地，在横向方向上，第二源极24和第二漏极25之间的间隔的宽度也可以小于第二有机半导体层27的宽度。
在一优选实施例中，第一栅极绝缘层16和/或第二栅极绝缘层23是由可图案化的有机介电材料制成的。
本发明实施例还提供一种有机半导体薄膜晶体管的制造方法，其包括如下步骤：
形成沟道层，在沟道层中形成沟道；
在沟道中填充有机半导体层；
在沟道层上形成间隔设置的源极和漏极，源极和漏极与有机半导体层连接。
具体来说，在制造第一实施例所示的有机半导体薄膜晶体管时，则是先形成第一沟道层14，然后在第一沟道层14的沟道中填充有机半导体材料以形成第一有机半导体层15，然后再在第一沟道层14上形成第一源极12和第一漏极13。制造第二实施例所示的有机半导体薄膜晶体管也可以采用同样的方法，此处不再赘述。
源极和漏极可通过黄光制程形成，沟道层可以由可图案化的材料(例如光阻或其他可图案化的介电材料)制成。形成有机半导体层后，可以在有机半导体层上涂布感光材料，经过曝光、显影、蚀刻等工艺，将有机半导体层图案化。
需要说明的是，形成沟道层和在沟道层中形成沟道可以是分步进行，也可以是同时进行。例如，可以先在基底(第一实施例)或栅极绝缘层(第二实施例)上涂布光阻形成沟道层，然后再通过黄光制程在沟道层中形成沟道。沟道层和沟道可以通过网印、喷印等方法直接形成。
请参考图1，在一优选实施例中，沟道层形成于基底上，在在形成源极和漏极后，还包括如下步骤：在源极和漏极上形成栅极绝缘层，栅极绝缘层覆盖源极、漏极及有机半导体层；在栅极绝缘层上方形成栅极。该实施例所制造出的有机半导体薄膜晶体管具有大致与第一实施例中的有机半导体薄膜晶体管相似的结构。
请参考图2，在另一优选实施例中，在形成沟道层的步骤之前，还包括如下步骤：在基底上形成栅极；在基底上形成栅极绝缘层，栅极绝缘层覆盖栅极，沟道层形成于栅极绝缘层的上方。该实施例所制造出的有机半导体薄膜晶体管具有大致与第二实施例中的有机半导体薄膜晶体管相似的结构。
在上述实施例中，由于沟道的深度和延伸方向均是在制程过程中容易控制为具有较好的一致性，因此将有机半导体材料填充在沟道层的沟道中形成有机半导体层，相较于直接涂布有机半导体，批量制造出来的不同有机半导体薄膜晶体管的有机半导体层的厚度会更加均匀，而且有机半导体材料也更容易顺着沟道的方向排列，也即有机半导体材料的排列方向的一致性也更好，因此使得多个不同的有机半导体薄膜晶体管均具有较为均一的特性。此外，这种方法所制造的有机半导体薄膜晶体管，其有机半导体层的膜厚也较厚，使得有机半导体薄膜晶体管的机械性能更好。这种方法特别适用于卷对卷工艺技术。
在上述实施例中，栅极优选地是通过黄光或印制制程形成的，印制制程可以是网印、喷印等。
在一优选实施例中，在沟道中填充有机半导体层时，是在沟道中涂布流体形态的有机半导体，流体形态的有机半导体排列以形成有机半导体层。由于流体形态的有机半导体可以在沟道中流动，因此可以使有机半导体层的厚度更均匀，而且有机半导体材料也更容易顺着沟道的延伸方向排列，烤干后有机半导体层的排列特性更好，因此使得有机半导体薄膜晶体管的机械和电学性能更好。
在一优选实施例中，在沟道中填充有机半导体层之前，利用等离子体对沟道进行表面处理，由此提高有机半导体层的附着力。
请参考图3至图5，本发明实施例还提供一种显示装置的背板，其上设置有薄膜晶体管阵列41，薄膜晶体管阵列41包括多个上述任一实施例所述的有机半导体薄膜晶体管。薄膜晶体管阵列41可设置于背板的显示区域的下方。图3至图5以第二实施例中的有机半导体薄膜晶体管作为示例来展示该薄膜晶体管阵列41，但第一实施例中的有机半导体薄膜晶体管同样可以应用于该薄膜晶体管阵列41中。
图3至图5示出了该薄膜晶体管阵列41在制造过程中的结构示意图。在一优选实施例中，薄膜晶体管阵列41在沿第二有机半导体层27的涂布方向上分布有多个有机半导体薄膜晶体管，相邻有机半导体薄膜晶体管的第二沟道彼此相通，从而使得涂布有机半导体材料时可以连续完成多个有机半导体薄膜晶体管的涂布。
请参考图3，在另一优选实施例中，薄膜晶体管阵列41包括多个呈矩阵分布的有机半导体薄膜晶体管，相邻有机半导体薄膜晶体管的第二沟道层26相接，通过如此设置，有利于简化该薄膜晶体管阵列41的制程。需要说明的是，此处所指相邻有机半导体薄膜晶体管的第二沟道层26彼此相接，是指在该薄膜晶体管阵列41的延伸方向上，相邻的有机半导体薄膜晶体管的第二沟道层26彼此相接(事实上连为一体)。以图3所示的薄膜晶体管阵列41为例，在沿第二有机半导体层27的涂布方向上，相邻有机半导体薄膜晶体管的第二沟道层26沿沟道的延伸方向彼此相接，沟道相通，而在垂直于第二有机半导体层27的涂布方向上，相邻有机半导体薄膜晶体管的第二沟道层26也彼此相连接，但第二沟道则平行设置，第二沟道间被两有机半导体薄膜晶体管的第二沟道层26(事实上已形成为一体结构)间隔开。
请参考图4，薄膜晶体管阵列41在沿第二有机半导体层27的涂布方向上分布有多个有机半导体薄膜晶体管，薄膜晶体管阵列41其中一端或两端(也即涂布方向的首端和末端)的有机半导体薄膜晶体管上设置有分流道42，分流道42与第二沟道层26连接且间隔设置以露出第二沟道，即第二沟道的端部位于两分流道42之间，未被分流道42堵住。在本实施例中，薄膜晶体管阵列41在第二有机半导体层27的涂布方向的两端的有机半导体薄膜晶体管均设置有分流道42。该分流道42可起到导流作用，以便于涂布第二有机半导体层27。优选地，分流道42呈三角形、椭圆形、半圆形或梯形，分流道42与第二沟道层26连接一端的宽度大于远离第二沟道层26一端的宽度。
请参考图5，薄膜晶体管阵列41在沿第二有机半导体层27的涂布方向上分布有多个有机半导体薄膜晶体管，薄膜晶体管阵列在涂布方向末端的有机半导体薄膜晶体管上设置有阻挡结构43，阻挡结构43与第二沟道相接并阻挡第二沟道，也即在第二有机半导体层27的涂布方向上，第二沟道的末端被堵塞，有机半导体材料无法从第二沟道末端流出薄膜晶体管阵列。当涂布有机半导体材料形成第二有机半导体层27后，第二有机半导体层27与阻挡结构43相接。在进一步的优选实施例中，第二有机半导体层27的涂布方向首端的有机半导体薄膜晶体管上连接有分流道42，分流道42与第二沟道层26连接且间隔设置以露出第二沟道。通过如此设置，有利于涂布有机半导体材料以形成第二有机半导体层27。优选地，阻挡结构43呈三角形、椭圆形、半圆形或梯形，阻挡结构43与第二沟道连接一端的宽度大于远离第二沟道一端的宽度。
需要说明的是，上述实施例中以应用了第二实施例的有机半导体薄膜晶体管的薄膜晶体管阵列41作为示例来说明分流道42和阻挡结构43，但应用了第一实施例的有机半导体薄膜晶体管的薄膜晶体管阵列同样可以设置分流道和阻挡结构，也即在沿第一有机半导体层15的涂布方向上，薄膜晶体管阵列两端的有机半导体薄膜晶体管同样可以连接上述实施例所述的分流道和阻挡结构，此处不再赘述。
本发明还提供一种显示装置,其包括上述任一实施例所述的显示装置的背板。上述有机半导体薄膜晶体管所带来的有益效果显然也可在该显示装置及其背板中体现，使得各显示单元的显示特性比较一致，此处不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种有机半导体薄膜晶体管的制造方法，其特征在于，包括如下步骤：
形成沟道层，在所述沟道层中形成沟道；
在所述沟道中填充有机半导体层；
在所述沟道层上形成间隔设置的源极和漏极，所述源极和漏极与所述有机半导体层连接；
所述沟道层形成于基底上，在形成所述源极和漏极后，还包括如下步骤：
在所述源极和漏极上形成栅极绝缘层，所述栅极绝缘层覆盖所述源极、漏极及有机半导体层；
在所述栅极绝缘层上方形成栅极。
2.根据权利要求1所述的有机半导体薄膜晶体管的制造方法，其特征在于，所述栅极是通过黄光或印制制程形成的。
3.根据权利要求1所述的有机半导体薄膜晶体管的制造方法，其特征在于，在所述沟道中填充有机半导体层时，是在所述沟道中涂布流体形态的有机半导体，所述流体形态的有机半导体排列以形成所述有机半导体层。
4.根据权利要求1所述的有机半导体薄膜晶体管的制造方法，所述沟道是通过黄光制程形成于所述沟道层中。
5.根据权利要求1所述的有机半导体薄膜晶体管的制造方法，在所述沟道中填充有机半导体层之前，利用等离子体对所述沟道进行表面处理。
6.一种有机半导体薄膜晶体管的制造方法，其特征在于，包括如下步骤：
形成沟道层，在所述沟道层中形成沟道；
在所述沟道中填充有机半导体层；
在所述沟道层上形成间隔设置的源极和漏极，所述源极和漏极与所述有机半导体层连接；
在形成所述沟道层的步骤之前，还包括如下步骤：
在基底上形成栅极；
在基底上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极，所述沟道层形成于所述栅极绝缘层的上方。
7.根据权利要求6所述的有机半导体薄膜晶体管的制造方法，其特征在于，所述栅极是通过黄光或印制制程形成的。
8.根据权利要求6所述的有机半导体薄膜晶体管的制造方法，其特征在于，在所述沟道中填充有机半导体层时，是在所述沟道中涂布流体形态的有机半导体，所述流体形态的有机半导体排列以形成所述有机半导体层。
9.根据权利要求6所述的有机半导体薄膜晶体管的制造方法，所述沟道是通过黄光制程形成于所述沟道层中。
10.根据权利要求6所述的有机半导体薄膜晶体管的制造方法，在所述沟道中填充有机半导体层之前，利用等离子体对所述沟道进行表面处理。
CN201510404203.1A 2015-07-10 2015-07-10 有机半导体薄膜晶体管及其制造方法以及显示装置与背板 Active CN105097945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510404203.1A CN105097945B (zh) 2015-07-10 2015-07-10 有机半导体薄膜晶体管及其制造方法以及显示装置与背板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510404203.1A CN105097945B (zh) 2015-07-10 2015-07-10 有机半导体薄膜晶体管及其制造方法以及显示装置与背板

Publications (2)

Publication Number Publication Date
CN105097945A CN105097945A (zh) 2015-11-25
CN105097945B true CN105097945B (zh) 2019-08-13

Family

ID=54577977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510404203.1A Active CN105097945B (zh) 2015-07-10 2015-07-10 有机半导体薄膜晶体管及其制造方法以及显示装置与背板

Country Status (1)

Country Link
CN (1) CN105097945B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075658A (zh) * 2006-05-16 2007-11-21 三星电子株式会社 电极的形成方法和有机薄膜晶体管及显示装置
CN204991718U (zh) * 2015-07-10 2016-01-20 广州奥翼电子科技有限公司 有机半导体薄膜晶体管以及显示装置与背板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
WO2014072016A1 (en) * 2012-11-08 2014-05-15 Merck Patent Gmbh Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075658A (zh) * 2006-05-16 2007-11-21 三星电子株式会社 电极的形成方法和有机薄膜晶体管及显示装置
CN204991718U (zh) * 2015-07-10 2016-01-20 广州奥翼电子科技有限公司 有机半导体薄膜晶体管以及显示装置与背板

Also Published As

Publication number Publication date
CN105097945A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN107978627A (zh) 具有微盖层的显示装置及其制造方法
CN103887239B (zh) 薄膜晶体管阵列基板及其制造方法
CN107978625A (zh) 柔性显示装置
CN103631061A (zh) 液晶显示器
CN103869558B (zh) 液晶显示装置及其制作方法
CN106932984A (zh) 薄膜晶体管基板及其制造方法
KR101279296B1 (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
JP2006261678A5 (zh)
CN104516166A (zh) 用于制造液晶显示器的方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
JP2014089403A (ja) 半導体光素子を作製する方法
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
KR20100011470A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20150255620A1 (en) Vtfts including offset electrodes
CN105097945B (zh) 有机半导体薄膜晶体管及其制造方法以及显示装置与背板
US9214560B2 (en) VTFT including overlapping electrodes
US9093470B1 (en) VTFT formation using capillary action
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN105390505A (zh) 薄膜晶体管阵列基板及其制作方法
CN105261652B (zh) 有机半导体薄膜晶体管及其制造方法以及显示装置与背板
JP2008041914A (ja) 有機薄膜トランジスタ及びその製造方法。
CN204991718U (zh) 有机半导体薄膜晶体管以及显示装置与背板
TWI493765B (zh) 有機半導體元件及其製作方法
JP6841829B2 (ja) Ｔｆｔデバイスおよび製造方法
CN105428368B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 511458 Building B, No. 3 Weili Road, Western Industrial Zone, Nansha District, Guangzhou City, Guangdong Province

Applicant after: GUANGZHOU OED TECHNOLOGIES CO., LTD.

Address before: 511458 Building B, No. 3 Weili Road, Western Industrial Zone, Nansha District, Guangzhou City, Guangdong Province

Applicant before: Guangzhou OED Technologies Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant