KR20100106404A - 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법 - Google Patents

유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법 Download PDF

Info

Publication number
KR20100106404A
KR20100106404A KR1020107013561A KR20107013561A KR20100106404A KR 20100106404 A KR20100106404 A KR 20100106404A KR 1020107013561 A KR1020107013561 A KR 1020107013561A KR 20107013561 A KR20107013561 A KR 20107013561A KR 20100106404 A KR20100106404 A KR 20100106404A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
organic thin
layer
organic
Prior art date
Application number
KR1020107013561A
Other languages
English (en)
Inventor
마크 베일
마이클 햇쳐
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20100106404A publication Critical patent/KR20100106404A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 박막 트랜지스터의 제조 방법은, 채널 영역을 정의하는 소스 및 드레인 전극을 포함하는 기판을 제공하는 단계와, 채널 영역을 둘러싸는 웰(well)을 정의하는 절연 물질의 패터닝층을 형성하는 단계와, 웰 내에 보호층을 증착하는 단계와, 절연 물질의 패터닝층의 노출 부분에 대해, 그 노출된 부분의 습윤성(wettability)이 낮아지도록, 비습윤(de-wetting) 처리를 실시하는 단계와, 보호층을 제거하는 단계와, 용액으로부터 유기 반도체 물질을 웰 내로 증착하는 단계를 포함한다.

Description

유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법{ORGANIC THIN FILM TRANSISTORS, ACTIVE MATRIX ORGANIC OPTICAL DEVICES AND METHODS OF MAKING THE SAME}
본 발명은 유기 박막 트랜지스터, 액티브 매트릭스 유기 광학 디바이스 및 그 제조 방법에 관한 것이다.
트랜지스터는 2개의 주요 형태인 양극성 접합 트랜지스터와 전계 효과 트랜지스터로 분류될 수 있다. 2개의 형태 모두, 채널 영역 내에 배치된 반도체 물질을 갖는 3개의 전극을 포함하고 있는 공통의 구조를 공유한다. 양극성 접합 트랜지스터의 3개의 전극은 에미터, 콜렉터, 및 베이스로서 알려져 있는 반면에, 전계 효과 트랜지스터에서의 3개의 전극은 소스, 드레인 및 게이트로서 알려져 있다. 양극성 접합 트랜지스터는, 에미터와 콜렉터 사이의 전류가 베이스와 에미터 사이에서 흐르는 전류에 의해 제어되기 때문에, 전류 구동 디바이스(current-operated device)로서 설명될 수 있다. 반대로, 전계 효과 트랜지스터는, 소스와 드레인 사이에서 흐르는 전류가 게이트와 소스 사이의 전압에 의해 제어되기 때문에, 전압 구동 디바이스(voltage-operated device)로서 설명될 수 있다.
또한, 트랜지스터가 양전하 캐리어(정공) 또는 음전하 캐리어(전자)를 각각 도전시키는 반도체 물질을 포함하고 있는지에 따라, 트랜지스터를 P-타입 및 N-타입으로 분류할 수 있다. 반도체 물질은 전하를 수용하고, 도전시키고, 전달하는 능력에 따라 선택될 수 있다. 정공 또는 전자를 수용하고, 도전시키고, 전달하는 반도체 물질의 능력은, 재료를 도핑함으로써 향상될 수 있다. 또한, 소스 및 드레인 전극에 사용되는 물질은, 정공 또는 전극을 수용하고 주입하는 능력에 따라 선택될 수 있다.
예컨대, p-타입 트랜지스터 디바이스는, 정공을 수용하고 도전시키고 전달할 때에 효율적인 반도체 물질을 선택함으로써, 또한, 반도체 물질로부터 정공을 주입하고 수용할 때에 효율적인 소스 및 드레인 전극용 물질을 선택함으로써, 형성될 수 있다. 반도체 물질의 HOMO 레벨을 갖는 전극에서의 페르미 레벨(Fermi-level)의 우수한 에너지 레벨 매칭은, 정공 주입 및 수용을 개선할 수 있다. 반대로, n-타입 트랜지스터 디바이스는, 전자를 수용하고 도전하고 전달할 때에 효율적인 반도체 물질을 선택함으로써, 또한, 반도체 물질로 전자를 주입하고 및 반도체 물질로부터 전자를 수용할 때에 효율적인 소스 및 드레인 전극용 물질을 선택함으로써, 형성될 수 있다. 반도체 물질의 LUMO 레벨을 갖는 전극에서의 페르미 레벨의 우수한 에너지 레벨 매칭은, 전자 주입 및 수용을 개선할 수 있다. n-타입 또는 p-타입으로서 동작할 수 있는 2극성의 디바이스도 알려져 있다.
트랜지스터는 박막 트랜지스터(TFT)를 형성하기 위해 박막 내에 구성요소를 증착함으로써 형성될 수 있다. 이러한 디바이스에서 반도체 물질로서 유기 물질을 사용하는 경우에, 이는 유기 박막 트랜지스터(OTFT)로서 알려져 있다.
유기 박막 트랜지스터에 대한 다양한 구성들이 알려져 있다. 상기 하나의 디바이스는, 채널 영역 내에 배치된 반도체 물질을 갖는 소스 및 드레인 전극과, 반도체 물질에 인접하게 배치된 게이트 전극과, 이 게이트 전극과 채널 영역 내의 반도체 물질 사이에 배치된 절연 물질층을 포함하는 절연 게이트 전계 효과 트랜지스터이다.
OFTF는 용액 처리와 같은 저비용, 저온도 방법에 의해 제조될 수 있다. 또한, OFTF는 플렉서블 플라스틱 기판과 호환가능하여, 롤투롤 프로세스(roll-to-roll process)에 있어서 플렉서블 기판 상에 OTFT를 대규모로 제조할 수 있는 가능성을 제공한다.
이러한 유기 박막 트랜지스터의 예를 도 1에 도시한다. 도시된 구조는 기판(1) 상에 증착될 수 있고, 또한, 그 사이에 위치한 채널 영역(6)에 의해 떨어져 있는 소스 및 드레인 전극(2, 4)을 포함한다. 유기 반도체(OSC)(8)는 채널 영역(6) 내에 증착되어, 소스 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐서 연장될 수 있다. 유전체 물질의 절연층(10)은 유기 반도체(8)에 걸쳐서 증착되고, 소스 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐서 연장될 수 있다. 마지막으로, 게이트 전극(12)은 절연층(10)에 걸쳐서 증착된다. 게이트 전극(12)은 채널 영역(6) 위에 위치하고, 소스 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐서 연장될 수 있다.
상기한 구조는, 게이트가 디바이스의 위쪽에 위치되어 있기 때문에, 탑 게이트(top-gate) 유기 박막 트랜지스터로서 알려져 있다. 이와 달리, 디바이스의 아래쪽에 게이트를 제공하여, 이른바 바텀 게이트(bottom-gate) 박막 트랜지스터를 형성하는 것도 알려져 있다.
이러한 바텀 게이트 유기 박막 트랜지스터의 예를 도 2에 나타낸다. 도 1 및 2에 도시된 구조간의 관계를 보다 명확하게 나타내기 위해서, 대응하는 부분에 동일한 참조 번호를 사용하였다. 도 2에 도시된 바텀 게이트 구조는, 기판(1) 상에 증착된 게이트 전극(12)과, 그 위에 증착된 유전 물질의 절연층(10)을 포함한다. 소스 및 드레인 전극(2, 4)은 유전 물질의 절연층(10)에 걸쳐서 증착된다. 소스 및 드레인 전극(2, 4)은, 게이트 전극 위에서 그 사이에 위치한 채널 영역(6)에 의해 떨어져 있다. 유기 반도체(OSC)(8)는 채널 영역(6) 내에 증착되고, 소스 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐서 연장될 수 있다.
상기한 구성이 갖는 하나의 문제점은, OSC가 증착될 때에 채널 영역 내에 OSC를 어떻게 포함시키는가 하는 것이다. 이 문제점의 해결안은, 예를 들어 잉크젯 프린팅에 의해 용액으로부터 OSC(8)를 증착할 수 있는 웰(well)을 정의하는 절연 뱅크 물질(14)의 패터닝층을 제공하는 것이다. 이러한 구성은, 바텀 및 탑 게이트 유기 박막 트랜지스터에 대한 도 3 및 4에 각각 도시되어 있다. 또한, 도 1 및 2에 도시된 구조간의 관계를 보다 명확하게 나타내기 위해서, 도 3 및 4에서의 도시에 있어서, 대응하는 부분에는 동일한 참조 번호를 사용하였다.
특히, 예를 들어 잉크젯 프린팅에 의한 OSC(8)의 증착을 용이하게 하기 위해서, 절연 물질(14)의 패터닝층에 의해 정의된 웰의 주변은, 소스 및 드레인 전극(2, 4) 사이에 정의된 채널 영역(6)의 일부 또는 전부를 둘러싼다. 또한, 절연층(14)은 OSC(8)의 증착 전에 증착되기 때문에, OSC의 손상 없이 증착 및 패터닝될 수 있다. 절연층(14)의 구조는, 포지티브 또는 네가티브 레지스트의 포토리소그래피, 웨트 에칭, 드라이 에칭 등과 같은 공지된 증착 및 패터닝 기술을 이용하여, 재생가능한 방식으로 형성될 수 있다.
발명의 개시
본 출원인은, 웰 형상의 뱅크 물질의 패터닝층이 제공되더라도, 채널 영역 내에 OSC를 포함시키고, OSC의 증착을 위한 용액 처리 기술을 이용하여 채널 영역 내에 OSC의 양호한 막 형성을 제공함에 있어서 여전히 문제점이 있음을 발견하였다. OSC가 통상적으로 증착되는 유기 용매의 접촉각이 낮기 때문에, 웰 형상의 뱅크 물질의 제어불가능한 습윤(wetting)이 발생한다. 나쁜 경우에는, OSC가 웰을 덮어버릴 수 있다.
이러한 문제점을 해결하기 위해서, 본 출원인은, 용액으로부터 OSC를 증착하기 전에 뱅크 표면의 습윤성을 감소시기키 위해서, 웰 형상의 뱅크의 표면을 처리하는 것이 유리하다는 것을 발견하였다. 웰 형상의 뱅크층 상부의 비습윤면은, 증착시에 웰 내에 OSC를 포함시키는 것을 돕는다.
이러한 처리는 웰을 정의하는 절연층의 패터닝 전에 또는 절연층의 패터닝 후에 수행될 수 있다. 그러나, 본 출원인은 이들 양쪽의 가능성과 관련하여 몇 가지 문제점이 있음을 발견하였다. 절연층의 습윤성을 감소시키기 위한 처리는 일반적으로 불안정하고, 특히 추가적인 처리 단계가 실시되면, 그 처리된 표면은 시간의 경과에 따라 원래의 습윤성으로 돌아가기 쉽다. 따라서, 웰을 형성하는 패터닝 전에 그 표면의 습윤성을 감소시키기 위해서 절연층이 처리되면, 웰이 형성되고 OSC가 증착될 준비가 될 때까지, 그 표면은 원래의 습윤성으로 되돌아가기 쉽다. 이와 달리, 웰이 먼저 형성되고 나서 표면 처리가 적용되면, 이러한 표면 처리는 웰 내에 노출되는 OTFT의 액티브층을 손상시키는 것을 발견하였다. 바텀 게이트 디바이스에 있어서, 웰을 형성할 때에 노출되는 유전체층이 비습윤 처리에 특히 민감함을 발견하였다. 또한, 탑 게이트 디바이스와 바텀 게이트 디바이스의 양쪽에 있어서, 웰 형성 후에 소스 및 드레인 전극을 노출하여, 비습윤 처리는 이들 전극 사이에 형성된 컨택트와 나중에 증착되는 OSC에 나쁜 영향을 미칠 수 있다. 사실, 탑 게이트 디바이스와 바텀 게이트 디바이스의 양쪽에 있어서, OTFT의 채널 영역은 비습윤 처리에 대해 민감함을 발견하였고, 가능하다면, 채널 영역의 노출된 부분에 대해 이러한 처리를 피하는 것이 유리할 것이다.
상기를 고려하여, 본 발명의 특히 바람직한 실시예에 의하면, 유기 박막 트랜지스터를 제조하는 방법을 제공하고, 상기 방법은, 채널 영역을 정의하는 소스 및 드레인 전극을 포함하는 기판을 제공하는 단계와, 채널 영역을 둘러싸는 웰 형상의 절연 물질의 패터닝층을 형성하는 단계와, 웰 내에 보호층을 증착하는 단계와, 절연 물질의 패터닝층의 노출 부분에 대해, 그 노출된 부분의 습윤성이 낮아지도록, 비습윤 처리를 실시하는 단계와, 보호층을 제거하는 단계와, 용액으로부터 유기 반도체 물질을 웰 내로 증착하는 단계를 포함한다.
상기한 방법의 이점은, 웰 내에 보호층을 제공함으로써, 웰 내에서 아래쪽에 놓여 있는 층을 보호하면서 웰 형성 후에 비습윤 처리를 수행할 수 있다.
바텀 게이트 OTFT에 있어서, 상기 제공하는 단계는, 게이트 전극을 증착하는 단계와, 게이트 전극 위에 게이트 유전체를 증착하는 단계와, 게이트 유전체 위에 소스 및 드레인 전극을 증착하여 채널 영역을 형성하는 단계를 포함한다.
탑 게이트 OTFT에 있어서, 게이트 유전체는 OSC 위에 증착되고, 게이트 전극은 게이트 유전체 위에 증착된다.
바람직하게, 보호층은 레지스트 물질이고, 보다 바람직하게는 포지티브 작용성의 레지스트이다. 바람직하게, 웰 형상의 뱅크 물질도 레지스트 물질이지만, 보다 바람직하게는 네가티브 작용성의 레지스트이다. 보호층은 웰 형상의 뱅크층을 패터닝하는 데 사용되는 것과 동일한 마스크를 이용하여 패터닝되는 것이 바람직하다. 보호층과 웰 형상의 뱅크층에 대해 반대의 작용성 레지스트를 이용함으로써, 양쪽의 층은 동일한 마스크를 이용하여 증착될 수 있고, 보호층 형성에 관련된 추가적인 리소그래피 단계에 있어서 다른 마스크를 필요로 하지 않는다. 물론, 2개의 상이한 마스크를 이용함으로써, 2개의 포지티브 작용성의 포토레지스트(또는 2개의 네가티브 작용성의 포토레지스트)에 대한 동일한 효과를 달성할 수도 있다.
바람직하게, 보호층이 웰 바닥부의 전체를 덮도록 보호층을 패터닝한다. 또한, 보호층은 웰의 벽부를 덮을 수 있다. 특히 유용한 하나의 구성에 의하면, 웰 둘레에 웰 형상의 뱅크층의 상부도 덮도록 보호층을 패터닝할 수 있다.
보호층을 제거하는 방법은, 프로세스가, 처리된 웰 형상의 뱅크층의 접촉각에 최소한의 변경을 부여하거나, 웰 내의 아래쪽에 놓여져 있는 층에 대해 최소한으로 손상을 주는지에 따라, 용매 기반(solvent-based)이거나 또는 수용액(aqueous)(현상액 기반(developed-based))일 수 있다.
바람직하게, 비습윤 처리는 불소 함유 플라즈마, 예를 들어 CF4 플라즈마와 같은 플라즈마 처리이다.
본 발명의 제 2 측면에 의하면, 상기한 방법에 따라 제조된 유기 박막 트랜지스터를 제공한다.
본 발명의 다른 측면에 의하면, 상기한 방법에 따라 제조된 유기 박막 트랜지스터가 포함되는 것과 동일한 액티브 매트릭스 유기 광학 디바이스 및 그 제조 방법을 제공한다.
이하에서 첨부 도면을 참조하여 본 발명을 단지 예로서 보다 상세하게 설명한다.
도 1은 공지된 탑 게이트 유기 박막 트랜지스터 구성을 나타내고,
도 2는 공지된 바텀 게이트 유기 박막 트랜지스터의 구성을 나타내고,
도 3은 유기 반도체를 포함시키기 위한 웰을 구비한 바텀 게이트 유기 박막 트랜지스터 구성을 나타내고,
도 4는 유기 반도체를 포함시키기 위한 웰을 구비한 탑 게이트 유기 박막 트랜지스터 구성을 나타내고,
도 5는 본 발명의 실시예에 따른 바텀 게이트 유기 박막 트랜지스터의 형성에 관한 방법의 단계를 나타내고,
도 6은 본 발명의 실시예에 따른 탑 게이트 유기 박막 트랜지스터의 형성에 관한 방법의 단계를 나타내고,
도 7은 유기 박막 트랜지스터와 유기 발광 디바이스를 포함하는 액티브 매트릭스 유기 발광 디스플레이의 일부를 나타내고,
도 8은 유기 박막 트랜지스터와 유기 발광 디바이스를 포함하는 다른 액티브 매트릭스 유기 발광 디스플레이의 일부를 나타낸다.
본 발명의 실시예는, OSC 증착 전에 웰 형상의 뱅크 물질의 표면 처리 동안에 민감한 게이트 유전체를 보호하기 위해, OTFT 프로세스 흐름에 추가적인 레지스트 패터닝 단계를 도입한다. 이는, 바람직한 실시예에서, 추가적인 레지스트 마스크를 필요로 하지 않고서 행해진다. 따라서, 실시예는 OSC 증착시에 최적의 프린팅 성능을 유지하면서 우수한 OTFT 성능을 획득할 수 있다.
도 5는 본 발명의 실시예에 따른 바텀 게이트 유기 박막 트랜지스터의 형성에 관한 방법의 단계를 나타낸다. 도 1-4에 사용된 동일한 참조 번호를 대응하는 부분에 사용하였다. 도 5(A)는 OSC 증착 전에 현상중인 디바이스 구조를 도시한다. 이러한 구조는, 기판(1) 상에 게이트 전극(12)을 증착하고, 그 게이트 전극(12) 위에 게이트 유전체(10)를 증착하고, 게이트 유전체(10)가 노출되어 있는 채널 영역(6)을 규정하는 게이트 유전체(10) 위에 소스 및 드레인 전극(2, 4)을 증착하고, 채널 영역(6)을 둘러싸는 웰 형상의 절연 뱅크 물질(14)의 패터닝층을 형성함으로써 형성된다. 도 5(A)에 도시된 구성에 있어서, 웰 형상의 뱅크(14)는 용액으로부터 웰 내에 증착될 때에 우수한 막의 OSC를 형성함에 있어서 유리할 수 있는 언더컷 프로파일(udercut profile)을 갖는다. 그러나, 웰 형상의 뱅크는 이와 달리 포지티브 프로파일(positive profile)을 가질 수 있다.
본 발명의 실시예에 의하면, 용액으로부터 웰 내에 예를 들어 잉크젯 프린팅에 의해 OSC를 증착함으로써 OTFT 픽셀을 형성한다고 제안되고 있다. 이러한 방식으로 증착된 OSC 용액에 대한 조정된 작용을 얻기 위해서, 산소 플라즈마 및 CF4 플라즈마의 조합을 이용하여 웰 형상의 뱅크층의 상부면을 준비하는 것이 제안되고 있다. 산소 플라즈마는 바람직하지 못한 유기 오염물을 제거하여 습윤면을 균일하게 형성하는데 사용되는 반면에, CF4 플라즈마는 뱅크면을 비습윤으로 변경하는데 제어가능하고 우선적으로 사용된다.
불행하게도, 웰 내의 노출된 층이 플라즈마 단계에 민감하기 때문에, 이들 플라즈마 단계가 OTFT 디바이스 성능에 바람직하지 못한 영향을 미치는 것이 발견되었다. 예컨대, TFT 채널 영역 내의 게이트 유전체는 증착된 OSC를 이용하여 중요한 계면을 형성하고, 이 계면은 플라즈마 처리에 대한 노출에 불리한 영향을 받는다. 또한, 다른 처리도 상기 민감한 계면에 영향을 준다. 또한, 웰 내에 노출된 표면이 습윤성의 레벨을 유지하는 것이 OSC 증착에 있어서 중요하다.
상기를 고려하여, 본 발명에서는, 플라즈마 처리시에 게이트 유전체를 보호하기 위해, 추가적인 리소그래피 단계에 의해 정의되는 보호 레지스트층을 이용하는 것을 제안하고 있다. 이들 프로세스 단계는 상기 기판 층들을 패터닝하는데 이미 사용된 프로세스와 동일하기 때문에, 추가적인 층의 증착 및 제거는 디바이스 동작에 대해 추가적인 리스크를 제공하지 않는다.
도 5(B)에 도시된 바와 같이, 시플리(Shipley) S1813 또는 유사한 포지티브 작용성의 노볼락 레지스트와 같은 보호 포토레지스트층(16)은, 기판 상에 스핀 코팅된다. 보호 포토레지스트(16)는 웰 형상의 뱅크층을 패터닝하는 데 사용된 것과 동일한 마스크를 이용하여 패터닝된다. 웰 형상의 뱅크층이 네가티브 작용성의 물질로 형성되기 때문에, 마스크는 웰의 반대 이미지를 형성하고, 그에 따라 보호 포토레지스트층은 도 5(C)에 도시된 바와 같이 노출된 유전체를 덮는다. 리소그래피 처리 조건을 적절히 선택함으로써, 2개의 레지스트 형상 사이의 오버랩 o의 레벨을 어느 정도까지 제어할 수 있어야 한다. 예컨대, 보호층의 두께 t가 뱅크 가장자리에서 더욱 커질 수 있기 때문에, 막의 완전한 현상을 보증하기 위해 웰 형상의 뱅크의 에지(18)의 적어도 일부를 덮는 추가적인 보호층을 갖는 것이 바람직하다.
게이트 유전체가 보호되면, 웰 형상의 뱅크의 노출된 상부면(20)이 도 5(D)에 도시된 바와 같이 비습윤면(22)으로 되도록 플라즈마 처리를 할 수 있다. 다음에, 도 5(E)에 도시된 바와 같이 웰 형상의 뱅크층의 상부 상에서 비습윤면(22)을 남기고서 보호 레지스트(16)를 계속해서 제거한다. 그 후, 도 3에 도시된 바와 같은 구조를 형성하기 위해 웰 내로 OSC를 증착할 수 있다.
뱅크의 용매 노출은 접촉각의 감소를 야기할 수 있다. 이 때문에, 플라즈마 처리를 과처리(over-process)하는데 유리할 수 있어, 충분한 접촉각을 보장할 수 있다.
보호 레지스트를 제거하는 방법은, 프로세스가 웰 형상의 뱅크층의 접촉각에 최소의 변형을 부여하거나 아래쪽에 있는 게이트 유전체에 최소의 손상을 주는지에 따라, 용매 기반(solvent-based)이거나 또는 수용액(aqueous)(현상액 기반(developed-based))일 수 있다. 보호 레지스트를 제거하는데 현상액을 사용하면, 추가적인 UV 노출은 제 1 현상 단계 후에 또는 플라즈마 처리 후에 바로 요구된다. 양쪽의 경우에, 충분한 UV량은, 특히 뱅크 언더컷(undercut) 하에서, 완벽한 노출 및 가장 두꺼운 영역의 소멸을 보장하는데 사용되어야 한다. 이 때문에, 이는 프로파일에서 포지티브로 되는 뱅크 프로세스에 유리할 수 있다.
도 6은 본 발명의 실시예에 따른 탑 게이트 유기 박막 트랜지스터의 형성에 관한 대응하는 방법의 단계를 나타낸다. 도 1-4에 사용된 것과 동일한 참조 번호는 대응하는 부분에 사용되었다.
본 방법의 단계는, 도 6(A)에 도시된 바와 같이 상이한 초기 구조를 사용하는 것을 제외하고는, 바텀 게이트 구성에 대해 도 5에 도시된 것과 유사하다. 여기서, 기판(1)에는, 소스 및 드레인 전극에 걸쳐서 형성된 웰 형상의 뱅크층을 이용하여, 채널 영역(6)을 정의하는 소스 및 드레인 전극(2, 4)이 제공되어 있다. 다음에, 도 6(B)에 도시된 바와 같이 보호층(16)을 증착하고, 도 6(C)에 도시된 바와 같이 패터닝하여, 웰 형상의 뱅크층(14)의 상부면(20)을 노출시킨다. 다음에, 웰 형상의 뱅크(14)의 노출된 상부면(20)은 플라즈마 처리되어, 도 6(D)에 도시된 바와 같이 비습윤면(22)을 형성한다. 그 후 계속해서, 도 6(E)에 도시된 바와 같이 웰 형상의 뱅크층 상의 비습윤면(22)을 남기고서 보호 레지스트(16)를 제거한다. 다음에, 도 4에 도시된 바와 같은 구조를 형성하기 위해, OSC를 게이트 유전체 및 게이트 전극에 후속해서 웰 내로 증착할 수 있다.
본 발명의 실시예에 따른 OTFT를 형성하기에 적합한 물질 및 프로세스를 이하에 보다 상세히 설명한다.
기판
기판은 강성(rigid) 또는 유연성(flexible)일 수 있다. 강성 기판은 유리 또는 실리콘으로부터 선택될 수 있고, 유연성 기판은 폴리(에틸렌-테레프탈레이트)(PET), 폴리(에틸렌-나프탈레이트)PEN, 폴리카보네이트 및 폴리이미드와 같은 얇은 유리 또는 플라스틱을 포함할 수 있다.
유기 반도체 물질은 적절한 용매를 사용하여 용액 처리가능하게 만들어질 수 있다. 예시적인 용매로는, 톨루엔 및 크실렌과 같은 모노- 또는 폴리-알킬벤젠; 테트랄린; 클로로폼을 포함한다. 바람직한 용액 증착 기술은 스핀 코팅 및 잉크젯 프린팅을 포함한다. 다른 용액 증착 기술로는, 딥 코팅(dip-coating), 롤 프린팅 및 스크린 프린팅을 포함한다.
유기 반도체 물질
바람직한 유기 반도체 물질은, 선택적으로 치환된 펜타센과 같은 소분자(small molecules); 폴리알릴렌, 특히 폴리플루오렌 및 폴리티오펜과 같은 선택적으로 치환된 폴리머; 올리고머를 포함한다. 상이한 물질 형태의 혼합(예를 들어, 폴리머와 소분자의 혼합)을 포함한, 물질의 혼합이 사용될 수 있다.
소스 및 드레인 전극
p-채널 OTFT에 있어서, 바람직하게 소스 및 드레인 전극은 높은 일함수 물질을 포함하고, 바람직하게는 3.5eV보다 큰 일함수를 갖는 금속, 예를 들어 금, 백금, 팔라듐, 몰리브데늄, 텅스텐, 또는 크롬을 포함한다. 보다 바람직하게, 상기 금속은 4.5~5.5eV 범위의 일함수를 갖는다. 삼산화 몰리브데넘과 산화 인듐 주석 등의 산화물과 합금의 다른 적절한 혼합물도 사용할 수 있다. 소스 및 드레인 전극은 열증착에 의해 증착될 수 있고, 종래기술에서 공지된 바와 같은 표준의 포토리소그래피 및 리프트오프 기술을 이용하여 패터닝될 수 있다.
이와 달리, 도전성 폴리머는 소스 및 드레인 전극으로서 증착될 수 있다. 다른 도전성 폴리머가 종래기술에서 알려져 있지만, 이러한 도전성 폴리머의 예시는 폴리(에틸렌 디옥시티오펜)(PETDT)이다. 이러한 도전성 폴리머는, 예를 들어 스핀 코팅 또는 잉크젯 프린팅 기술과, 상기한 다른 용액 증착 기술을 이용하여, 용액으로부터 증착될 수 있다.
n-채널 OTFT에 있어서, 바람직하게 소스 및 드레인 전극은, 예를 들어 칼슘 또는 바륨 또는 금속 화합물의 얇은 층과 같이 3.5eV보다 작은 일함수를 갖는 금속을 포함하고, 특히 알칼리 또는 알칼리 토류 금속의 산화물 또는 불화물 예를 들어 리튬 불화물, 바륨 불화물 및 바륨 산화물을 포함한다. 이와 달리, 도전성 폴리머는 소스 및 드레인 전극으로서 증착될 수 있다.
소스 및 드레인 전극은 제조의 용이성을 위해 동일한 물질로 형성되는 것이 바람직하다. 그러나, 소스 및 드레인 전극은 전하 주입 및 추출의 최적화를 위해서 상이한 재료로 각각 형성될 수 있다.
소스 및 드레인 전극간에 규정되는 채널의 길이는 최대 500미크론일 수 있고, 바람직하게는 200미크론 미만이고, 보다 바람직하게는 100미크론 미만이고, 가장 바람직하게는 20미크론 미만이다.
게이트 전극
게이트 전극은 광범위한 도전성 물질, 예컨대 금속(예를 들면, 금) 또는 금속 화합물(예를 들면, 산화 인듐 주석)로부터 선택될 수 있다. 이와 달리, 도전성 폴리머는 게이트 전극으로서 증착될 수 있다. 이러한 도전성 폴리머는, 예를 들어 스핀 코팅 또는 잉크젯 프린팅 기술 및 상기한 다른 용액 증착 기술을 이용하여 용액으로부터 증착될 수 있다.
게이트 전극, 소스 및 드레인 전극의 두께는, 예를 들어 원자 현미경(AFM; Atomic Force Microscopy)에 의해 통상적으로 50㎚로 측정되지만, 5-200㎚의 범위일 수도 있다.
게이트 유전체
게이트 유전체는 높은 저항성을 갖는 절연 물질로부터 선택된 유전체 물질을 포함한다. 유전체의 유전체 상수 k는 통상 약 2-3이지만, OTFT에 있어서 달성가능한 캐패시턴스가 k에 직접 비례하고, 드레인 전류 ID가 캐패시턴스에 직접 비례하기 때문에, 높은 값의 k를 갖는 물질이 바람직하다. 따라서, 낮은 동작 전압으로 높은 드레인 전류를 달성하기 위해서, 채널 영역 내에 얇은 유전체층을 갖는 OTFT가 바람직하다.
유전체 물질은 유기 또는 무기일 수 있다. 바람직한 무기 물질은, SiO2, SiNx 및 스핀 온 글래스(SOG; spin-on-glass)를 포함한다. 바람직한 유기 물질은 일반적으로 폴리머이며, 폴리 비닐알콜(PVA), 폴리비닐피로리돈(PVP)과 같은 절연성 폴리머, 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴레이트, 다우코닝사로부터 입수가능한 벤조시클부탄(BCB)을 포함한다. 절연층은 물질의 혼합물로부터 형성될 수 있거나 다층 구조를 포함한다.
유전체 물질은 종래기술에서 알려진 바와 같은 열증착, 진공 처리 또는 적층 기술에 의해 증착될 수 있다. 이와 달리, 유전체 물질은 예컨대 스핀 코팅 또는 잉크젯 프린팅 기술 및 상기한 다른 용액 증착 기술을 이용하여 용액으로부터 증착될 수 있다.
유전체 물질이 용액으로부터 유기 반도체 상에 증착되면, 유기 반도체의 용해를 일으키지 말아야 한다. 마찬가지로, 유기 반도체가 용액으로부터 유전체 물질 상에 증착되면, 유전체 물질은 용해되지 말아야 한다. 이러한 용해를 방지하는 기술은, 직교 용매(orthogonal solvents)의 이용, 즉 아래쪽에 있는 층을 용해시키지 않는 최상층의 증착을 위한 용매의 이용과, 아래쪽에 있는 층의 교차 결합을 포함한다.
게이트 유전체층의 두께는 바람직하게 2마이크로미터 미만이며, 보다 바람직하게는 500㎚ 미만이다.
추가적인 층
추가적인 층은 디바이스 구조에 포함될 수 있다. 예컨대, 자기 조립 모노층(SAM; self assembled monolayer)은 게이트, 소스 또는 드레인 전극, 기판, 절연층 및 유기 반도체 물질 상에 증착될 수 있어, 결정성을 촉진시키고, 접촉 저항을 저감시키고, 표면 특성을 보상하며, 요구되는 장소에서의 접착성을 촉진시킨다. 특히, 채널 영역에서의 유전체 표면은 결합(binding) 영역과 유기 영역을 포함하는 모노층으로 제공될 수 있으며, 예를 들어 유기 반도체의 모폴로지(특히 폴리머 정렬 및 결정성)을 개선하고, 특히 높은 k 유전체 표면에 대해 전하 트랩을 커버함으로써, 디바이스 성능을 개선할 수 있다. 이러한 모노층에 대한 예시적인 물질은, 긴 알킬 체인을 갖는 클로로- 또는 알콕시-실란, 예를 들어 옥타데실트리클로로실란을 포함한다. 마찬가지로, 소스 및 드레인 전극은 SAM으로 제공될 수 있어, 유기 반도체와 전극 사이의 접촉성을 개선할 수 있다. 예컨대, 금 SD 전극은, 티올 결합 그룹과, 높은 쌍극자 모멘트; 도펀트; 또는 결합 성분(conjugated moiety)을 갖는 그룹일 수 있는, 컨택트를 개선하기 위한 그룹을 포함하는 SAM으로 제공될 수 있다.
OTFT 응용
본 발명의 실시예에 따른 OTFT는 넓은 범위의 가능한 응용들을 갖는다. 하나의 응용은 광학 디바이스, 바람직하게는 유기 광학 디바이스에서 픽셀을 구동하는 것이다. 이러한 광학 디바이스의 예로는, 광반응성 디바이스, 특히 광검출기, 발광 디바이스, 특히 유기 발광 디바이스를 포함한다. OTFT는 액티브 매트릭스 유기 발광 디바이스와의 이용, 예를 들어 디스플레이 응용에서의 이용에 특히 적합하다.
도 7은 공통 기판(21) 상에 제조된 인접 유기 발광 디바이스와 유기 박막 트랜지스터를 포함하는 픽셀을 도시한다. OTFT는 게이트 전극(22), 유전체층(24), 소스 전극(23s), 드레인 전극(23d), OSC층(25)을 포함한다. OLED는 애노드(27), 캐소드(29), 애노드와 캐소드 사이에 제공된 전계 발광층(28)을 포함한다. 전하 수송층, 전하 주입층 또는 전하 차단층과 같은 다른 층이 애노드와 캐소드 사이에 위치할 수 있다. 도 7의 실시예에서, 캐소드 물질의 층은 OTFT와 OLED의 양쪽에 걸쳐서 연장되고, 절연층(26)은 OSC층(25)으로부터 캐소드층(29)을 전기적으로 고립시키도록 제공된다. 본 실시예에서, 유기 발광 디바이스를 발광과 비발광 상태 사이에서 전환시키기 위해, 드레인 전극(23d)은 유기 발광 디바이스의 애노드에 직접 접속되어 있다.
기판(21) 상에 포토레지스트층을 증착하여, 그것을 기판 상에서 OTFT와 OLED를 규정하도록 패터닝함으로써 형성된 공통의 뱅크 물질에 의해, OTFT와 OLED의 액티브 영역을 정의한다. 본 발명의 실시예에 의하면, OTFT와 OLED의 양쪽을 정의하는 웰은, OSC 및 유기 전계 발광 물질을 그 내부에 증착하기 전에, 도 5 및 6에 관련해서 설명된 것과 유사한 방식으로 제조하는 동안에, 보호층에 의해 보호될 수 있다. 다음에, 공통의 뱅크 물질은 제거된 보호 물질과 그 상부면 상에 비습윤면을 형성하도록 처리될 수 있다. 다음에, OTFT와 OLED의 나머지 층은 웰 내에서 증착될 수 있고, 비습윤면은 증착된 OSC의 용액 및 유기 전계 발광 물질이 그들 각각의 웰에서 흘러나오는 것을 방지한다. 다른 실시예에 의하면, OTFT만이 보호된다. 단지 일부 처리에서 OLED가 아니라 OTFT를 손상되는 것을 발견하였다. 그 결과, 단지 일부 처리에 있어서, OTFT가 보호되어야 한다.
도 8에 도시된 다른 구성에서, 유기 박막 트랜지스터는 유기 발광 디바이스에 대해 적층 관계로 제조될 수 있다. 이러한 실시예에서, 유기 박막 트랜지스터는 탑 또는 바텀 게이트 구조에 있어서 상기한 바와 같이 구성된다. 도 7의 실시예와 마찬가지로, OTFT 및 OLED의 액티브 영역은 포토레지스트(33)의 패터닝층에 의해 정의되지만, 이러한 적층 구성에서는, OLED에 대한 것과 OTFT에 대한 것인 2개의 별도의 뱅크층(33)이 존재한다. 본 발명의 실시예에 의하면, 이들 2개의 별도의 뱅크층은 제조시에 도 5, 6, 및 7에 관련해서 설명한 것과 유사한 방식으로 보호되고 처리될 수 있다. 상기한 바와 같이, 단지 일부 처리에 있어서, OLDE가 아니라 OTFT가 보호되어야 한다.
평탄화층(31)(패시베이션층으로도 알려져 있음)은 OTFT 위에 증착된다. 예시적인 패시베이션층은 BCB 및 파릴렌(parylenes)을 포함한다. 유기 발광 디바이스는 패시베이션층 위에서 제조된다. 유기 발광 디바이스의 애노드(34)는, 패시베이션층(31)과 뱅크층(33)을 관통하는 전도성 비아(32)에 의해, 유기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된다.
OTFT 및 광학적으로 액티브한 영역(예를 들면, 발광 또는 광감지 영역)을 포함하는 픽셀 회로가 추가적인 요소를 포함할 수 있음이 이해되어야 한다. 특히, 도 7 및 8의 OLED 픽셀 회로는, 도시된 구동 트랜지스터에 부가하여 적어도 하나의 추가적인 트랜지스터와, 적어도 하나의 캐패시터를 통상적으로 포함한다.
여기서 설명되는 유기 발광 디바이스는 탑 또는 바텀 발산 디바이스일 수도 있음이 이해되어야 한다. 즉, 디바이스는 디바이스의 애노드측 또는 캐소드측을 통해서 광을 발산할 수 있다. 투명 디바이스에서, 애노드 및 캐소드의 양쪽은 투명하다. 투명 캐소드 디바이스는 투명 애노드(물론 완전히 투명한 디바이스가 요구되지 않는 한)를 가질 필요가 없기 때문에, 바텀 발산 디바이스에 사용되는 투명 애노드가 알루미늄층과 같은 반사 물질의 층으로 대체 또는 보충될 수 있음이 이해되어야 한다.
이러한 디바이스에 있어서 투명 애노드를 통한 발산은, 도 8에 도시된 실시예로부터 알 수 있는 바와 같이, 발산 픽셀 아래쪽에 위치한 OTFT 구동 회로에 의해 적어도 부분적으로 차단될 수 있기 때문에, 액티브 매트릭스 디바이스에 있어서 투명 캐소드가 특히 유리하다.
본 발명은 그 바람직한 실시예를 참조하여 특정하게 도시되고 설명되었지만, 당업자라면 첨부된 청구범위에 의해 정의되는 본 발명의 범위를 벗어나지 않으면서 형태 및 세부 사항에서의 다양한 변경이 이루어질 수 있음을 이해할 것이다.

Claims (23)

  1. 유기 박막 트랜지스터를 제조하는 방법으로서,
    채널 영역을 정의하는 소스 및 드레인 전극을 포함하는 기판을 제공하는 단계와,
    상기 채널 영역을 둘러싸는 웰(well)을 정의하는 절연 물질의 패터닝층을 형성하는 단계와,
    상기 웰 내에 보호층을 증착하는 단계와,
    상기 절연 물질의 패터닝층의 노출 부분에 대해, 그 노출된 부분의 습윤성(wettability)이 낮아지도록, 비습윤(de-wetting) 처리를 실시하는 단계와,
    상기 보호층을 제거하는 단계와,
    용액으로부터 유기 반도체 물질을 상기 웰 내로 증착하는 단계를 포함하는
    유기 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제공하는 단계는,
    게이트 전극을 증착하는 단계와,
    상기 게이트 전극 위에 게이트 유전체를 증착하는 단계와,
    상기 게이트 유전체 위에 상기 소스 및 드레인 전극을 증착하여 상기 채널 영역을 형성하는 단계를 포함하는
    유기 박막 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    게이트 전극은 OSC 위에 증착되고, 게이트 전극은 상기 게이트 유전체 위에 증착되는
    유기 박막 트랜지스터의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 보호층은 레지스트 물질인
    유기 박막 트랜지스터의 제조 방법.
  5. 제 4 항에 있어서,
    상기 보호층은 포지티브 작용성(positive-acting)의 레지스트인
    유기 박막 트랜지스터의 제조 방법.

  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연 물질의 패터닝층은 레지스트 물질인
    유기 박막 트랜지스터의 제조 방법.
  7. 제 6 항에 있어서,
    상기 절연 물질의 패터닝층은 포지티브 작용성의 레지스트인
    유기 박막 트랜지스터의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 보호층은, 상기 절연 물질의 패터닝층을 패터닝하는 데 사용된 것과 동일한 마스크를 이용하여 패터닝되는
    유기 박막 트랜지스터의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 보호층은 상기 웰의 바닥부 전체를 덮도록 패터닝되는
    유기 박막 트랜지스터의 제조 방법.
  10. 제 9 항에 있어서,
    상기 보호층은 상기 웰의 벽부의 적어도 일부를 더 덮도록 패터닝되는
    유기 박막 트랜지스터의 제조 방법.
  11. 제 10 항에 있어서,
    상기 보호층은, 상기 웰 둘레의 상기 절연 물질의 패터닝층의 상부 가장자리 부분을 더 덮도록 패터닝되는
    유기 박막 트랜지스터의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 보호층은 용매 기반(solvent-based)이거나 또는 수용성의 현상액 기반(aqueous develop-based)의 기술을 이용하여 제거되는
    유기 박막 트랜지스터의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 비습윤 처리는 플라즈마 처리인
    유기 박막 트랜지스터의 제조 방법.
  14. 제 13 항에 있어서,
    상기 플라즈마 처리는 불소 기반의 플라즈마 처리 단계를 포함하는
    유기 박막 트랜지스터의 제조 방법.
  15. 제 14 항에 있어서,
    상기 불소 기반의 플라즈마 처리 단계는 CF4 플라즈마를 이용하는
    유기 박막 트랜지스터의 제조 방법.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리는 산소 플라즈마 처리 단계를 포함하는
    유기 박막 트랜지스터의 제조 방법.
  17. 액티브 매트릭스 유기 광학 디바이스를 제조하는 방법으로서,
    패터닝된 전극층을 포함하는 기판 상에, 복수의 웰을 정의하는 적어도 하나의 뱅크층을 형성하는 단계와,
    상기 웰 내에 보호층을 증착하는 단계와,
    절연 물질의 상기 적어도 하나의 뱅크층의 노출된 부분에 대해, 상기 노출된 부분의 습윤성이 낮아지도록, 비습윤 처리를 실시하는 단계와,
    상기 보호층을 제거하는 단계와,
    내부에 유기 박막 트랜지스터를 형성하기 위해 용액으로부터 상기 복수의 웰 중 일부의 웰 내로 유기 반도체 물질을 증착하고, 내부에 발광 픽셀을 형성하기 위해 상기 복수의 웰 중 다른 웰 내로 유기 광학 액티브 물질을 증착하는 단계
    를 포함하는 액티브 매트릭스 유기 광학 디바이스의 제조 방법.
  18. 제 17 항에 있어서,
    상기 형성하는 단계는, 상기 유기 박막 트랜지터와 상기 픽셀의 양쪽에 제공된 공통 뱅크층을 공통 기판 상에 형성하는 단계를 포함하고,
    상기 증착하는 단계는, 상기 유기 박막 트랜지스터에서의 상기 웰과 상기 픽셀에서의 상기 웰의 양쪽에 동시에 상기 보호층을 증착하는 단계를 포함하고,
    상기 실시하는 단계는, 상기 유기 박막 트랜지스터에서의 상기 웰과 상기 픽셀에서의 상기 웰의 양쪽 둘레에서 상기 공통 뱅크층의 부분을 동시에 노출하는 단계를 포함하는
    액티브 매트릭스 유기 광학 디바이스의 제조 방법.
  19. 채널 영역을 정의하는 소스 및 드레인 전극을 포함하는 기판과,
    상기 채널 영역을 둘러싸는 웰을 정의하는 절연 물질의 패터닝층과,
    상기 웰 내의 채널 영역에 배치된 유기 반도체 물질
    을 포함하고,
    상기 절연 물질의 패터닝층의 상부는 그 위에 배치되는 비습윤면을 갖는
    유기 박막 트랜지스터.
  20. 제 19 항에 있어서,
    상기 비습윤면은 불소 물질을 포함하는
    유기 박막 트랜지스터.
  21. 제 20 항에 있어서,
    상기 불소 물질은 CF4를 포함하는
    유기 박막 트랜지스터.
  22. 복수의 유기 박막 트랜지스터와 복수의 픽셀을 포함하는 액티브 매트릭스 유기 광학 디바이스로서,
    상기 유기 박막 트랜지스터와 상기 픽셀에 대해, 복수의 웰을 정의하는 적어도 하나의 뱅크층을 제공하고,
    상기 복수의 웰 중 일부는 상기 유기 박막 트랜지스터 내부에 유기 반도체 물질을 포함하고, 상기 복수의 웰 중 나머지는 상기 픽셀의 내부에 유기 광학 액티브 물질을 포함하고,
    상기 적어도 하나의 뱅크층의 상부는 그 위에 배치된 비습윤면을 갖는
    액티브 매트릭스 유기 광학 디바이스.
  23. 제 22 항에 있어서,
    상기 복수의 유기 박막 트랜지스터와 상기 복수의 픽셀은 공통 기판 상에 배치되고,
    상기 적어도 하나의 뱅크층은, 복수의 웰을 정의하고, 상기 유기 박막 트랜지스터와 상기 픽셀의 양쪽에 제공된 공통 뱅크층이고,
    상기 공통 뱅크층은, 상기 유기 박막 트랜지스터의 상기 유기 반도체 물질을 포함하는 상기 웰과, 상기 픽셀의 상기 유기 광학 액티브 물질을 포함하는 상기 웰의 양쪽을 둘러싸는 부분 상에 배치되는 비습윤면을 갖는
    액티브 매트릭스 유기 광학 디바이스.
KR1020107013561A 2007-11-20 2008-11-18 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법 KR20100106404A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0722750.7 2007-11-20
GBGB0722750.7A GB0722750D0 (en) 2007-11-20 2007-11-20 Organic thin film transistors active matrix organic optical devices and emthods of making the same

Publications (1)

Publication Number Publication Date
KR20100106404A true KR20100106404A (ko) 2010-10-01

Family

ID=38925756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013561A KR20100106404A (ko) 2007-11-20 2008-11-18 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법

Country Status (7)

Country Link
US (1) US20100264408A1 (ko)
JP (1) JP2011505687A (ko)
KR (1) KR20100106404A (ko)
CN (1) CN101911328A (ko)
DE (1) DE112008003142T5 (ko)
GB (2) GB0722750D0 (ko)
WO (1) WO2009066059A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047851A (ko) * 2007-08-07 2010-05-10 파나소닉 주식회사 반도체 장치와 그 제조 방법 및 화상 표시 장치
KR20100054630A (ko) * 2008-11-14 2010-05-25 엘지디스플레이 주식회사 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치
KR101603666B1 (ko) 2009-07-27 2016-03-28 삼성디스플레이 주식회사 센싱 장치 및 이를 사용한 감광 방법
JP5565609B2 (ja) * 2009-10-02 2014-08-06 ソニー株式会社 半導体装置の製造方法
DE102011053665B4 (de) * 2010-09-20 2016-06-30 Lg Display Co., Ltd. Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
KR20140033671A (ko) * 2012-09-10 2014-03-19 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
FR2999234B1 (fr) * 2012-12-11 2014-12-19 Renault Sa Procede de gestion d'un groupe motopropulseur mettant en oeuvre une estimation de la temperature moteur a la fin d'un temps d'arret d'un element du groupe motopropulseur
KR20140081314A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
JP6488815B2 (ja) * 2015-03-26 2019-03-27 株式会社デンソー 有機トランジスタ
CN105161620A (zh) * 2015-07-10 2015-12-16 广州奥翼电子科技有限公司 一种有机半导体元件结构与其制作方法
US11257728B2 (en) * 2017-06-02 2022-02-22 Corning Incorporated Fluidic assembly substrates and methods for making such
WO2019202738A1 (ja) * 2018-04-20 2019-10-24 堺ディスプレイプロダクト株式会社 有機ｅｌデバイスおよびその製造方法
CN118039702A (zh) * 2019-09-30 2024-05-14 北京大学深圳研究生院 一种顶栅肖特基氧化物薄膜晶体管及制备方法
CN110854304B (zh) * 2019-11-20 2021-03-26 云谷（固安）科技有限公司 显示面板的制备方法
KR20230057017A (ko) * 2021-10-21 2023-04-28 삼성전자주식회사 유기 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 어레이 패널 및 전자 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
EP1243032B1 (en) * 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
US7176104B1 (en) * 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US7276453B2 (en) * 2004-08-10 2007-10-02 E.I. Du Pont De Nemours And Company Methods for forming an undercut region and electronic devices incorporating the same
US20060138403A1 (en) * 2004-12-29 2006-06-29 Gang Yu Organic electronic devices including pixels
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
US20060275947A1 (en) * 2005-06-03 2006-12-07 Jian Wang Process for forming an electronic device including reflowing a conductive member
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
EP2494617A1 (en) * 2009-10-26 2012-09-05 Imec Method for fabricating organic devices

Also Published As

Publication number Publication date
WO2009066059A1 (en) 2009-05-28
GB0722750D0 (en) 2008-01-02
CN101911328A (zh) 2010-12-08
GB201008126D0 (en) 2010-06-30
GB2467259B (en) 2011-08-24
GB2467259A (en) 2010-07-28
US20100264408A1 (en) 2010-10-21
DE112008003142T5 (de) 2010-10-14
JP2011505687A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
KR101467507B1 (ko) 유기 박막 트랜지스터들
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
JP5565732B2 (ja) 有機薄膜トランジスタ
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
US20120037907A1 (en) Method of Forming Source and Drain Electrodes of Organic Thin Film Transistors by Electroless Plating
KR20110008182A (ko) 유기 박막 트랜지스터
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid