KR20100054630A - 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치 - Google Patents

유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치 Download PDF

Info

Publication number
KR20100054630A
KR20100054630A KR1020080113619A KR20080113619A KR20100054630A KR 20100054630 A KR20100054630 A KR 20100054630A KR 1020080113619 A KR1020080113619 A KR 1020080113619A KR 20080113619 A KR20080113619 A KR 20080113619A KR 20100054630 A KR20100054630 A KR 20100054630A
Authority
KR
South Korea
Prior art keywords
bank
substrate
thin film
film transistor
organic
Prior art date
Application number
KR1020080113619A
Other languages
English (en)
Inventor
이명호
이재윤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080113619A priority Critical patent/KR20100054630A/ko
Priority to GB1100357A priority patent/GB2473987B/en
Priority to GB0917873A priority patent/GB2465258B/en
Priority to CN200910205793XA priority patent/CN101740720B/zh
Priority to US12/606,600 priority patent/US20100123125A1/en
Publication of KR20100054630A publication Critical patent/KR20100054630A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예는, 기판 상에 형성된 소오스 드레인; 소오스 드레인 상에 위치하며 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크; 및 뱅크 사이에 형성된 유기 반도체층을 포함하는 유기 박막 트랜지스터를 제공한다.
유기 박막 트랜지스터, 반도체층, 소수성

Description

유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한 표시장치{Organic Thin Film Transistor, Manufacturing Method of the same and Display Device using the same}
본 발명의 실시예는 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.
위와 같은 표시장치 중 일부는 기판 상에 형성된 박막 트랜지스터에 의해 구동되어 영상을 표현할 수 있다. 박막 트랜지스터는 게이트, 반도체층, 소오스 및 드레인을 포함할 수 있다.
최근에는 박막 트랜지스터 제작시 잉크젯을 이용하여 유기 박막 트랜지스터 를 제조하는 방법이 제안되고 있다. 잉크젯을 이용하여 유기물 형성하는 경우 대부분 뱅크를 형성한 후 그 안에 유기물을 포함하는 잉크를 형성하는 공정을 진행하게 된다.
한편, 뱅크 내에 잉크를 떨어트린 경우 초기에는 잉크젯 공정에 의한 운동에너지에 의해 잉크의 중심부가 낮고 뱅크 쪽으로 밀려나는 형태를 보인다. 그러나 뱅크에 잉크가 닿은 후에는 뱅크의 소수성 성질에 의해 잉크가 다시 뱅크 내부 중심부로 밀려 들어와 중심부가 두껍게 형성된다. 이로 인해, 종래 방법은 유기 반도체의 채널의 두께를 제어 하는데 어려움이 있을뿐만 아니라 결정성 제어에도 어려운 단점이 있어 이를 해결할 수 있는 방법이 마련되어야 할 것이다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 잉크젯으로 형성되는 유기 반도체층의 두께를 균일하게 형성하고 막 특성 및 평탄도를 개선하여 유기 박막 트랜지스터의 성능을 향상시키는 것이다. 또한, 본 발명의 실시예는 유기 박막 트랜지스터를 이용하여 대면적 및 플렉서블한 표시장치를 구현하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 기판 상에 형성된 소오스 드레인; 소오스 드레인 상에 위치하며 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크; 및 뱅크 사이에 형성된 유기 반도체층을 포함하는 유기 박막 트랜지스터를 제공한다.
뱅크의 두께는, 유기 반도체층의 채널부 두께 대비 2 ~ 8배로 형성할 수 있다.
뱅크는, 소오스 드레인의 일부 영역을 노출하는 영역이 역테이퍼 형상일 수 있다.
한편, 다른 측면에서 본 발명의 실시예는, 기판 상에 소오스 드레인을 형성하는 단계; 소오스 드레인 상에 위치하며 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 형성하는 단계; 및 뱅크 사이에 유기물을 포함하는 잉크를 토출하여 유기 반도체층을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법을 제공한다.
뱅크 형성 단계는, 뱅크가 비소수성 재료로 형성된 경우, 뱅크의 상부 표면이 소수성을 갖도록 표면처리를 할 수 있다.
유기 반도체층 형성 단계는, 유기 반도체층 형성시 기판 또는 뱅크가 위치하는 영역을 가열할 수 있다.
뱅크 형성 단계는, 뱅크의 두께를 상기 유기 반도체층의 채널부 두께 대비 2 ~ 8배로 형성할 수 있다.
뱅크는, 소오스 드레인의 일부 영역을 노출하는 영역이 역테이퍼 형상일 수 있다.
한편, 다른 측면에서 본 발명의 실시예는, 기판 상에 형성된 소오스 드레인과, 소오스 드레인 상에 위치하며 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 포함하는 유기 박막 트랜지스터; 및 유기 박막 트랜지스터의 소오스 또는 드레인에 연결된 하부전극과, 하부전극 상에 위치하는 유기 발광층과, 유기 발광층 상에 위치하는 상부전극을 포함하는 발광부를 포함하는 표시장치를 제공한다.
한편, 다른 측면에서 본 발명의 실시예는, 제1기판 상에 형성된 소오스 드레인과, 소오스 드레인 상에 위치하며 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 포함하는 유기 박막 트랜지스터; 유기 박막 트랜지스터의 소오스 또는 드레인에 연결된 화소전극과, 화소전극보다 낮은 전압이 공급되는 공 통전극을 포함하는 전극부; 제1기판과 이격 대향하여 제1기판과 밀봉된 제2기판; 및 제1기판과 제2기판 사이에 위치하는 액정층을 포함하는 표시장치를 제공한다.
본 발명의 실시예는, 잉크젯으로 형성되는 유기 반도체층의 두께를 균일하게 형성하고 막 특성 및 평탄도를 개선하여 유기 박막 트랜지스터의 성능을 향상시킬 수 있는 효과가 있다. 또한, 본 발명의 실시예는, 유기 박막 트랜지스터를 이용하여 대면적 및 플렉서블한 표시장치를 구현할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 단면도 이다.
도 1은 본 발명의 실시예에 따른 바탐 게이트형 유기 박막 트랜지스터이고, 도 2는 본 발명의 실시예에 따른 탑 게이트형 유기 박막 트랜지스터이다.
먼저, 도 1을 참조하면, 기판(110) 상에는 게이트(102)가 위치한다. 그리고 게이트(102) 상에는 제1절연막(103)이 위치한다. 그리고 제1절연막(103) 상에는 소오스 드레인(104a, 104b)이 위치한다. 그리고 소오스 드레인(104a, 104b) 상에는 소오스 드레인(104a, 104b)의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅 크(106)가 위치한다. 그리고 뱅크(106) 사이에는 유기 반도체층(105)이 위치한다.
다음, 도 2를 참조하면, 기판(110) 상에는 소오스 드레인(104a, 104b)이 위치한다. 그리고 소오스 드레인(104a, 104b) 상에는 소오스 드레인(104a, 104b)의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크(106)가 위치한다. 그리고 뱅크(106) 사이에는 유기 반도체층(105)이 위치한다. 그리고 뱅크(106) 상에는 제1절연막(103)이 위치한다. 그리고 제1절연막(103) 상에는 게이트(102)가 위치한다.
이하, 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법에 대해 설명한다. 단, 탑 게이트형 유기 박막 트랜지스터를 실시예의 일례로 한다.
도 3 내지 도 6은 본 발명의 실시예에 따른 유기 박막 트랜지스터의 공정 흐름도이다.
도 3을 참조하면, 기판(110) 상에 소오스 드레인(104a, 104b)을 형성하는 단계를 실시한다. 소오스 드레인(104a, 104b)은 단일층 또는 다중층으로 이루어질 수 있다.
다음, 소오스 드레인(104a, 104b) 상에는 소오스 드레인(104a, 104b)의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크(106)를 형성하는 단계를 실시한다. 뱅크(106) 형성시, 뱅크(106)의 형상은 소오스 드레인(104a, 104b)의 일부 영역을 노출하는 영역을 역테이퍼 형상으로하고 소오스 드레인(104a, 104b)의 일부 영역을 노출하지 않는 영역은 역테이퍼 형상이 아닌 다른 형상을 가질 수도 있다. 한편, 뱅크(106)는 소수성 재료 또는 비소수성 재료로 형성할 수 있다. 뱅크(106) 형성 단계에서, 뱅크(106)를 비소수성 재료로 형성한 경우, 뱅크(106)의 상부 표면이 소수성을 갖도록 표면처리를 할 수 있다. 표면처리를 할 때에는 소수성 플라즈마 예컨대, 4플루오르화탄소(CF4), 6불화황(SF6) 등의 플로린 가스와 산소(O2) 등을 적절한 비율로 섞어 진행할 수 있으나 표면처리 방법은 이에 한정되지 않는다. 한편, 위와 같은 방법으로 뱅크(106)를 표면처리를할 경우, 플라즈마가 역테이퍼 안쪽으로 진행되지 않으므로, 뱅크(106)의 상부 표면만 소수성을 띄게되고 역테이퍼 안쪽은 친수성을 띄게 된다. 이와 달리, 뱅크(106) 형성 단계에서, 뱅크(106)를 소수성 재료로 형성한 경우, 재료의 특성상 소프트 베이크 과정에서 소수성 기가 뱅크(106) 상부로 모이게 되므로 역테이퍼에 의해 형성된 뱅크(106)의 하단부는 소수성 기의 비율이 작아 친수성에 가깝게 된다.
다음, 뱅크(106) 사이에 유기물을 포함하는 잉크(105a)를 토출하여 유기 반도체층을 형성하는 단계를 실시한다. 여기서, 유기물은 펜타센(Pentacene)계열이나 티오펜 (thiophene)계열을 이용할 수 있으나 이에 한정되지 않는다. 한편, 잉크(105a)를 토출하는 장비로는 잉크젯을 사용할 수 있다. 도시된 "HD"는 잉크젯의 헤드를 나타낸 것이다.
도 4 및 도 5를 참조하면, 잉크젯의 헤드(HD)로부터 토출된 잉크(105a)는 뱅크(106) 주위로 퍼져 나간 후 뱅크(106)의 역테이퍼 안쪽의 친수성 쪽에 닿게 되고 친수성의 표면에너지가 잉크를 당기는 역할을 하게 됨으로써 잉크(105a)가 뱅크(106)의 역테이퍼 안쪽으로 더 빨려 올라가는 등의 힘이 작용하게 되어 잉크(105a)가 다시 안쪽으로 들어오는 현상은 발생하지 않게 된다. 그러므로, 뱅 크(106) 내에 위치하는 잉크(105a)의 경우 뱅크(106)의 양 내측 방향으로 고르게 퍼져나갈 수 있게 된다.
도 6을 참조하면, 잉크(105a)가 건조된 후 뱅크(106) 사이에 형성된 유기 반도체층(105b)은 채널부가 얇고 균일한 막 형태로 균일한 방향으로 굳어진 결정성을 갖게 된다.
위의 공정 중 뱅크(106) 형성 단계에서는 뱅크(106)의 두께를 형성하고자 하는 유기 반도체층(105b)의 채널부 두께 대비 2 ~ 8배로 형성한다. 뱅크(106)의 두께를 유기 반도체층(105b)의 채널부 두께 대비 2배 이상으로 형성하면, 잉크(105a) 토출 후 뱅크(106)의 역테이퍼 안쪽의 친수성 표면에너지에 의해 채널부 결정이 불균일하게 되거나 평탄도가 떨어지는 문제를 방지할 수 있다. 이와 달리 뱅크(106)의 두께를 유기 반도체층(105b)의 채널부 두께 대비 8배 이하로 형성하면, 잉크(105a) 토출 후 뱅크(106)의 역테이퍼 안쪽의 친수성 표면에너지에 의해 채널부 공핍 현상이 발생하거나 소자의 성능 저하 문제를 방지할 수 있다.
이와 같이, 뱅크(106)의 두께는 형성하고자 하는 유기 반도체층(105b)의 채널부 두게와 밀접한 상관관계를 가지고 있다. 한편, 실험에 의하면, 뱅크(106)의 두께가 유기 반도체층(105b)의 채널부 두께 대비 4 ~ 7배의 조건에서 채널부 결정의 균일도, 평탄도가 우수했으며 향상된 소자 성능을 나타내었다.
위의 공정 중 유기 반도체층 형성 단계에서는 유기 반도체층(105b) 형성시 기판(110) 또는 뱅크(106)가 위치하는 영역을 대략 40 ℃ ~ 80 ℃로 가열할 수 있다. 기판(110)을 가열하는 방식으로는 스테이지 자체를 가열하는 방식 또는 자외 선(UV)이나 적외선(IR) 등을 통해 잉크(105a)가 떨어지는 부위를 가열하는 방식을 사용할 수 있으나 이에 한정되지 않는다.
이하, 도 7을 참조하여 뱅크의 형상에 따른 유기 반도체층의 결정성 및 균일성에 대해 설명한다.
도 7은 뱅크의 형상에 따른 유기 반도체층의 결정성 및 균일성을 설명하기 위한 도면이다.
도 7의 (a)는 본 발명의 실시예에 의해 형성된 유기 박막 트랜지스터의 일부를 나타낸 것이고, 도 7의 (b)는 종래 기술에 의해 형성된 유기 박막 트랜지스터의 일부를 나타낸 것이다.
도 7의 (a)를 참조하면, 본 발명의 실시예에 의해 형성된 유기 박막 트랜지스터의 경우 채널부(Z)의 두께가 얇고 균일하며 한 방향으로 결정성을 갖도록 형성될 수 있음을 알 수 있다.
반면, 도 7의 (b)를 참조하면, 종래 기술에 의해 형성된 유기 박막 트랜지스터의 경우 채널부(Z)의 두께가 두껍고 불균일하며 서로 다른 방향으로 결정성을 갖도록 형성될 수 있음을 알 수 있다.
앞서 설명한 바와 같은 유기 박막 트랜지스터는 유기전계발광표시장치 또는 액정표시장치에 적용할 수 있다.
도 8은 본 발명의 실시예에 따른 유기전계발광표시장치의 예시도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 유기전계발광표시장치는 기판(210) 상에 형성된 유기 박막 트랜지스터와, 유기 박막 트랜지스터의 구동에 의해 발광하는 발광부를 포함할 수 있다. 그리고 기판(210) 상에 형성된 소자를 보호하기 위해 밀봉기판(240)을 구비하고 기판(210)과 밀봉기판(240)을 접착부재(250)로 합착할 수 있다. 이하, 본 발명의 실시예에 따른 유기전계발광표시장치를 더욱 자세히 설명하면 다음과 같다.
기판(210) 상에는 게이트(202)가 위치할 수 있다. 게이트(202)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(202)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(202)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트(202) 상에는 제1절연막(203)이 위치할 수 있다. 제1절연막(203)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(203)은 게이트 절연막이다.
제1절연막(203) 상에는 소오스 드레인(204a, 204b)이 위치할 수 있다.
소오스 드레인(204a, 204b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스 드레인(204a, 204b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군 에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스 드레인(204a, 204b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스 드레인(204a, 204b) 상에는 소오스 드레인(204a, 204b)의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크(206)이 위치할 수 있다. 뱅크(206)는 소수성 또는 비수성 재료로 형성할 수 있다. 뱅크(206)이 비소수성 재료로 형성된 경우, 뱅크(206)의 상부 표면이 소수성을 갖도록 표면처리를 할 수 있다. 표면처리를 할 때에는 소수성 플라즈마 예컨대, 4플루오르화탄소(CF4), 6불화황(SF6) 등의 플로린 가스와 산소(O2) 등을 적절한 비율로 섞어 진행할 수 있으나 표면처리 방법은 이에 한정되지 않는다. 한편, 위와 같은 방법으로 뱅크(206)를 표면처리를할 경우, 플라즈마가 역테이퍼 안쪽으로 진행되지 않으므로, 뱅크(206)의 상부 표면만 소수성을 띄게되고 역테이퍼 안쪽은 친수성을 띄게 된다.
뱅크(206) 사이에는 유기 반도체층(205)이 위치할 수 있다. 뱅크(206) 사이에 형성된 유기 반도체층(205)은 잉크젯에 의해 형성될 수 있다. 잉크젯에 의해 형성된 유기 반도체층(205)은 도 3 내지 도 6에 설명된 바와 같은 방법에 의해 채널부는 얇고 균일한 막 형태로 굳어져 균일한 방향으로의 결정성을 갖게 된다. 뱅크(206)의 두께는 형성하고자 하는 유기 반도체층(205)의 채널부 두께 대비 2 ~ 8배로 형성한다. 뱅크(206)의 두께를 유기 반도체층(205)의 채널부 두께 대비 2배 이상으로 형성하면, 채널부 결정이 불균일하게 되거나 평탄도가 떨어지는 문제를 방지할 수 있다. 이와 달리 뱅크(206)의 두께를 유기 반도체층(205)의 채널부 두께 대비 8배 이하로 형성하면, 채널부 공핍 현상이 발생하거나 소자의 성능 저하 문제를 방지할 수 있다.
뱅크(206) 및 유기 반도체층(205) 상에는 뱅크(206) 및 유기 반도체층(205)을 덮도록 제2절연막(207)이 위치한다. 제2절연막(207)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(207)은 패시베이션막일 수 있다.
제2절연막(207) 상에는 제3절연막(208)이 위치할 수 있다. 제3절연막(208)은 표면의 평탄도를 높이기 위한 평탄화막으로서 폴리이미드 등의 유기물로 형성할 수 있다.
제3절연막(208) 상에는 소오스(204a) 또는 드레인(204b)에 연결되는 하부전극(209)이 위치할 수 있다. 하부전극(209)은 애노드 또는 캐소드로 선택될 수 있다. 하부전극(209)이 애노드로 선택된 경우 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 등과 같이 투명한 재료를 사용할 수 있으나 이에 한정되지 않는다.
하부전극(209) 상에는 하부전극(209)의 일부를 노출하는 제4절연막(220)이 위치할 수 있다. 제4절연막(220)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.
하부전극(209) 상에는 제4절연막(220)을 통해 노출된 하부전극(209) 상에 유기 발광층(221)이 위치할 수 있다. 유기 발광층(221)은 적색, 녹색 및 청색 중 어 느 하나의 색을 발광하도록 형성될 수 있다.
유기 발광층(221) 상에는 상부전극(222)이 위치할 수 있다. 상부전극(222)은 캐소드 또는 애노드로 선택될 수 있다. 상부전극(222)이 캐소드로 선택된 경우 알루미늄(Al), 알루미늄 합금(Al alloy)과 같이 불투명하고 일 함수가 낮은 금속으로 형성될 수 있으나 이에 한정되지 않는다.
여기서, 유기 박막 트랜지스터가 바탐 게이트형이고, 발광부가 하부 발광형인 유기전계발광표시장치의 일례를 설명하였지만, 본 발명의 실시예는 이에 한정되지 않는다.
이와 같이 형성된 유기전계발광표시장치는 스캔 구동부와 데이터 구동부에 공급된 스캔 신호와 데이터 신호 등에 의해 유기 박막 트랜지스터가 구동하면 발광부를 통해 출사된 빛을 이용하여 영상을 표현할 수 있게 된다.
도 9는 본 발명의 실시예에 따른 액정표시장치의 예시도 이다.
도 9를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 제1기판(310) 상에 형성된 유기 박막 트랜지스터와, 유기 박막 트랜지스터의 소오스 또는 드레인에 연결된 화소전극과, 화소전극보다 낮은 전압이 공급되는 공통전극을 포함하는 전극부를 포함할 수 있다. 그리고 제1기판(310)과 밀봉되는 제2기판(340)을 포함할 수 있다. 그리고 제1기판(310)과 제2기판(340) 사이에 위치하는 액정층(380)을 포함할 수 있다. 이하, 본 발명의 실시예에 따른 액정표시장치를 더욱 자세히 설명하면 다음과 같다.
기판(310) 상에는 게이트(302)가 위치할 수 있다. 게이트(302)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(302)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(302)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트(302) 상에는 제1절연막(303)이 위치할 수 있다. 제1절연막(303)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(303)은 게이트 절연막이다.
제1절연막(303) 상에는 소오스 드레인(304a, 304b)이 위치할 수 있다. 소오스 드레인(304a, 304b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스 드레인(204a, 204b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스 드레인(304a, 304b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스 드레인(304a, 304b) 상에는 소오스 드레인(304a, 304b)의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크(306)이 위치할 수 있다. 뱅크(306)는 소 수성 또는 비수성 재료로 형성할 수 있다. 뱅크(306)이 비소수성 재료로 형성된 경우, 뱅크(306)의 상부 표면이 소수성을 갖도록 표면처리를 할 수 있다. 표면처리를 할 때에는 소수성 플라즈마 예컨대, 4플루오르화탄소(CF4), 6불화황(SF6) 등의 플로린 가스와 산소(O2) 등을 적절한 비율로 섞어 진행할 수 있으나 표면처리 방법은 이에 한정되지 않는다. 한편, 위와 같은 방법으로 뱅크(306)를 표면처리를할 경우, 플라즈마가 역테이퍼 안쪽으로 진행되지 않으므로, 뱅크(306)의 상부 표면만 소수성을 띄게되고 역테이퍼 안쪽은 친수성을 띄게 된다.
뱅크(306) 사이에는 유기 반도체층(305)이 위치할 수 있다. 뱅크(306) 사이에 형성된 유기 반도체층(305)은 잉크젯에 의해 형성될 수 있다. 잉크젯에 의해 형성된 유기 반도체층(305)은 도 3 내지 도 6에 설명된 바와 같은 방법에 의해 채널부는 얇고 균일한 막 형태로 굳어져 균일한 방향으로의 결정성을 갖게 된다. 뱅크(306)의 두께는 형성하고자 하는 유기 반도체층(305)의 채널부 두께 대비 2 ~ 8배로 형성한다. 뱅크(306)의 두께를 유기 반도체층(305)의 채널부 두께 대비 2배 이상으로 형성하면, 채널부 결정이 불균일하게 되거나 평탄도가 떨어지는 문제를 방지할 수 있다. 이와 달리 뱅크(306)의 두께를 유기 반도체층(305)의 채널부 두께 대비 8배 이하로 형성하면, 채널부 공핍 현상이 발생하거나 소자의 성능 저하 문제를 방지할 수 있다.
뱅크(306) 및 유기 반도체층(305) 상에는 뱅크(306) 및 유기 반도체층(305)을 덮도록 제2절연막(307)이 위치한다. 제2절연막(307)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절 연막(307)은 패시베이션막일 수 있다.
제2절연막(307) 상에는 소오스(304a) 또는 드레인(304b)에 연결된 화소전극(309)이 위치할 수 있다. 화소전극(309)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 등과 같이 투명한 재료를 사용할 수 있으나 이에 한정되지 않는다.
제2기판(340) 상에는 블랙매트릭스(331)가 위치할 수 있다. 블랙매트릭스(331)는 검은색 안료가 첨가된 감광성 유기물질을 포함할 수 있으며 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있으나 이에 한정되지 않는다.
블랙매트릭스(331) 사이에는 적색, 녹색 및 청색을 포함하는 컬러필터(332)가 위치할 수 있다. 컬러필터(332)는 적색, 녹색 및 청색뿐만 아니라 다른 색을 가질 수도 있다.
컬러필터(332) 상에는 블랙매트릭스(331) 및 컬러필터(332)를 덮도록 오버코팅층(333)이 위치할 수 있다. 그러나 경우에 따라서 오버코팅층(333)은 생략될 수도 있다.
오버코팅층(333) 상에는 화소전극(309)보다 낮은 전압이 공급되는 공통전극(334)이 위치할 수 있다. 공통전극(334)의 경우 화소전극(309)과 동일한 재료를 사용할 수 있으나 이에 한정되지 않는다.
여기서, 도시되어 있진 않지만, 제1기판(310)과 제2기판(340) 사이에는 셀갭을 유지하기 위한 스페이서가 위치할 수 있다. 이러한 스페이서는 제1기판(310) 상에 위치하는 유기 박막 트랜지스터의 상부에 위치할 수 있으나 이에 한정되지 않는 다. 그리고 도시되어 있진 않지만, 제1기판(310)과 제2기판(340)에는 액정배향막이 위치할 수 있다. 한편, 공통전극(334)의 경우, 제2기판(340) 상에 형성된 오버코팅층(333) 상에 위치하는 것을 일례로 하였지만, 공통전극(334)은 액정층의 구동방식에 따라 제1기판(310)에 위치할 수도 있다.
이와 같이 형성된 액정표시장치는 스캔 구동부와 데이터 구동부에 공급된 스캔 신호와 데이터 신호 등에 의해 유기 박막 트랜지스터가 구동하면 백라이트 유닛으로부터 출사된 빛을 액정층(380)으로 제어할 수 있고, 컬러필터(332)를 통해 출사된 빛을 이용하여 영상을 표현할 수 있게 된다.
이상 본 발명의 실시예에 의하면, 잉크젯으로 형성되는 유기 반도체층의 두께를 균일하게 형성하고 막 특성 및 평탄도를 개선하여 유기 박막 트랜지스터의 성능을 향상시킬 수 있는 효과가 있다. 또한, 본 발명의 실시예에 의하면, 유기 박막 트랜지스터를 이용하여 대면적 및 플렉서블한 표시장치를 구현할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진 다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 바탐 게이트형 유기 박막 트랜지스터.
도 2는 본 발명의 실시예에 따른 탑 게이트형 유기 박막 트랜지스터.
도 3 내지 도 6은 본 발명의 실시예에 따른 유기 박막 트랜지스터의 공정 흐름도.
도 7은 뱅크의 형상에 따른 유기 반도체층의 결정성 및 균일성을 설명하기 위한 도면.
도 8은 본 발명의 실시예에 따른 유기전계발광표시장치의 예시도.
도 9는 본 발명의 실시예에 따른 액정표시장치의 예시도.
<도면의 주요 부분에 관한 부호의 설명>
110: 기판 102: 게이트
103: 제1절연막 104a, 104b: 소오스 드레인
105: 유기 반도체층 106: 뱅크

Claims (10)

  1. 기판 상에 형성된 소오스 드레인;
    상기 소오스 드레인 상에 위치하며 상기 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크; 및
    상기 뱅크 사이에 형성된 유기 반도체층을 포함하는 유기 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 뱅크의 두께는,
    상기 유기 반도체층의 채널부 두께 대비 2 ~ 8배로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 뱅크는,
    상기 소오스 드레인의 일부 영역을 노출하는 영역이 상기 역테이퍼 형상인 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 기판 상에 소오스 드레인을 형성하는 단계;
    상기 소오스 드레인 상에 위치하며 상기 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 형성하는 단계; 및
    상기 뱅크 사이에 유기물을 포함하는 잉크를 토출하여 유기 반도체층을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.
  5. 제4항에 있어서,
    상기 뱅크 형성 단계는,
    상기 뱅크가 비소수성 재료로 형성된 경우, 상기 뱅크의 상부 표면이 소수성을 갖도록 표면처리를 하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제4항에 있어서,
    상기 유기 반도체층 형성 단계는,
    상기 유기 반도체층 형성시 상기 기판 또는 상기 뱅크가 위치하는 영역을 가열하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제4항에 있어서,
    상기 뱅크 형성 단계는,
    상기 뱅크의 두께를 상기 유기 반도체층의 채널부 두께 대비 2 ~ 8배로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제1항에 있어서,
    상기 뱅크는,
    상기 소오스 드레인의 일부 영역을 노출하는 영역이 상기 역테이퍼 형상인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 기판 상에 형성된 소오스 드레인과, 상기 소오스 드레인 상에 위치하며 상기 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터의 상기 소오스 또는 드레인에 연결된 하부전극과, 상기 하부전극 상에 위치하는 유기 발광층과, 상기 유기 발광층 상에 위치하는 상부전극을 포함하는 발광부를 포함하는 표시장치.
  10. 제1기판 상에 형성된 소오스 드레인과, 상기 소오스 드레인 상에 위치하며 상기 소오스 드레인의 일부 영역을 노출하도록 역테이퍼 형상을 갖는 뱅크를 포함하는 유기 박막 트랜지스터;
    상기 유기 박막 트랜지스터의 상기 소오스 또는 드레인에 연결된 화소전극과, 상기 화소전극보다 낮은 전압이 공급되는 공통전극을 포함하는 전극부;
    상기 제1기판과 이격 대향하여 상기 제1기판과 밀봉된 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에 위치하는 액정층을 포함하는 표시장치.
KR1020080113619A 2008-11-14 2008-11-14 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치 KR20100054630A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080113619A KR20100054630A (ko) 2008-11-14 2008-11-14 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치
GB1100357A GB2473987B (en) 2008-11-14 2009-10-12 Organic thin film transistor, method of manufacturing the same and display device using the same
GB0917873A GB2465258B (en) 2008-11-14 2009-10-12 Organic thin film transistor, method of manufacturing the same and display device using the same
CN200910205793XA CN101740720B (zh) 2008-11-14 2009-10-23 有机薄膜晶体管及其制造方法,和使用其的显示设备
US12/606,600 US20100123125A1 (en) 2008-11-14 2009-10-27 Organic thin film transistor, method of manufacturing the same and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113619A KR20100054630A (ko) 2008-11-14 2008-11-14 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치

Publications (1)

Publication Number Publication Date
KR20100054630A true KR20100054630A (ko) 2010-05-25

Family

ID=41402916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113619A KR20100054630A (ko) 2008-11-14 2008-11-14 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치

Country Status (4)

Country Link
US (1) US20100123125A1 (ko)
KR (1) KR20100054630A (ko)
CN (1) CN101740720B (ko)
GB (2) GB2473987B (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140147A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
US11043636B2 (en) 2017-05-17 2021-06-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
US11088327B2 (en) 2015-10-26 2021-08-10 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11581487B2 (en) 2017-04-26 2023-02-14 Oti Lumionics Inc. Patterned conductive coating for surface of an opto-electronic device
US11700747B2 (en) 2019-06-26 2023-07-11 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US11730012B2 (en) 2019-03-07 2023-08-15 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
US11744101B2 (en) 2019-08-09 2023-08-29 Oti Lumionics Inc. Opto-electronic device including an auxiliary electrode and a partition
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
US11997864B2 (en) 2018-05-07 2024-05-28 Oti Lumionics Inc. Device including patterning a conductive coating

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103472640A (zh) * 2012-06-07 2013-12-25 瀚宇彩晶股份有限公司 液晶显示面板及其制造方法
CN102881827A (zh) * 2012-10-10 2013-01-16 上海交通大学 用于溶液法小分子有机薄膜晶体管的接触式印刷工艺
JP6488815B2 (ja) * 2015-03-26 2019-03-27 株式会社デンソー 有機トランジスタ
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
CN105529337B (zh) * 2016-01-28 2018-12-11 深圳市华星光电技术有限公司 柔性阵列基板结构及其制造方法
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180076832A (ko) 2016-12-28 2018-07-06 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN108305938B (zh) * 2017-01-12 2020-03-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
GB2567897A (en) * 2017-10-31 2019-05-01 Flexenable Ltd Source-drain conductors for organic TFTS
CN109256464A (zh) * 2018-11-08 2019-01-22 深圳市万普拉斯科技有限公司 Oled显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP2001093666A (ja) * 1999-09-22 2001-04-06 Sharp Corp 有機ledディスプレイおよびその製造方法
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
JP3915806B2 (ja) * 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
JP2008251872A (ja) * 2007-03-30 2008-10-16 Nippon Telegr & Teleph Corp <Ntt> 複合型有機発光トランジスタ素子およびその製造方法
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140147A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
US11706969B2 (en) 2015-10-26 2023-07-18 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11158802B2 (en) 2015-10-26 2021-10-26 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11785831B2 (en) 2015-10-26 2023-10-10 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11158803B2 (en) 2015-10-26 2021-10-26 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11335855B2 (en) 2015-10-26 2022-05-17 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11088327B2 (en) 2015-10-26 2021-08-10 Oti Lumionics Inc. Method for patterning a coating on a surface and device including a patterned coating
US11581487B2 (en) 2017-04-26 2023-02-14 Oti Lumionics Inc. Patterned conductive coating for surface of an opto-electronic device
US11730048B2 (en) 2017-05-17 2023-08-15 OTI Lumionic Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
US11043636B2 (en) 2017-05-17 2021-06-22 Oti Lumionics Inc. Method for selectively depositing a conductive coating over a patterning coating and device including a conductive coating
US11751415B2 (en) 2018-02-02 2023-09-05 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
US11997864B2 (en) 2018-05-07 2024-05-28 Oti Lumionics Inc. Device including patterning a conductive coating
US11730012B2 (en) 2019-03-07 2023-08-15 Oti Lumionics Inc. Materials for forming a nucleation-inhibiting coating and devices incorporating same
US11700747B2 (en) 2019-06-26 2023-07-11 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US12004383B2 (en) 2019-06-26 2024-06-04 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
US11744101B2 (en) 2019-08-09 2023-08-29 Oti Lumionics Inc. Opto-electronic device including an auxiliary electrode and a partition
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Also Published As

Publication number Publication date
GB2473987A (en) 2011-03-30
US20100123125A1 (en) 2010-05-20
GB201100357D0 (en) 2011-02-23
GB0917873D0 (en) 2009-11-25
CN101740720B (zh) 2012-08-29
GB2465258B (en) 2011-06-22
GB2473987B (en) 2011-06-22
CN101740720A (zh) 2010-06-16
GB2465258A (en) 2010-05-19

Similar Documents

Publication Publication Date Title
KR20100054630A (ko) 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치
US10714557B2 (en) Substrate for display device and display device including the same
EP3343616B1 (en) Substrate for display device and display device including the same
US8188475B2 (en) Top emission type organic electroluminescent device and method of fabricating the same
US10985347B2 (en) Display apparatus
CN104637438A (zh) 柔性显示器及其制造方法
KR101254747B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
CN108538902B (zh) Oled背板的制作方法及oled背板
KR20100062235A (ko) 유기 발광표시 장치 및 그 제조 방법
US20100141566A1 (en) Organic light emitting diode display
US8064023B2 (en) Display apparatus
CN108417734B (zh) 有机发光装置
KR20100033866A (ko) 플렉서블 유기발광 표시장치 및 그의 제조 방법
CN108364985A (zh) 一种oled显示面板
JP2011017890A (ja) 電子機器の製造方法
WO2018158840A1 (ja) アクティブマトリクス基板の製造方法および有機el表示装置の製造方法
KR102220681B1 (ko) 유기전계 발광소자 광원을 구비한 표시장치
KR20130055329A (ko) 산화물 박막트랜지스터 및 이의 제조방법
KR20130046098A (ko) 유기발광 표시소자
KR101963785B1 (ko) 유기발광장치
JP2023552008A (ja) 有機発光ダイオード表示パネル及びその製造方法
KR102256308B1 (ko) 표시장치
KR20170045618A (ko) 균일한 배향막을 가진 액정표시소자
EP4398301A2 (en) Substrate for display device and display device including the same
KR102210729B1 (ko) 유기발광표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application