JP2011017890A

JP2011017890A - 電子機器の製造方法

Info

Publication number: JP2011017890A
Application number: JP2009162459A
Authority: JP
Inventors: Kazunori Sakurai; 和徳桜井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2009-07-09
Filing date: 2009-07-09
Publication date: 2011-01-27

Abstract

【課題】従来の電子機器の製造方法では、電子機器の信頼性を向上させることが困難である。
【解決手段】マザー基板８１と、素子層５３を介してマザー基板８１に対向するマザー基板８３とを、シール材１７と第２シール材９９とを介して接合する接合工程と、接合工程の後に、間隙領域９３に、マザー基板８３からマザー基板８１に向けて、シール材１７及び第２シール材９９をマスクとしてエッチングを施すことによって溝１１１を形成する溝形成工程と、前記溝形成工程の後に、マザー基板８１の反対面８１ａから、少なくとも溝１１１に到達するまで、マザー基板８１の厚みを薄くする薄化工程と、前記接合工程の前に、マザー基板８１の第１面５２ａにおいて、被保護領域９７に、前記エッチングに対する耐性を有する材料で保護膜１０１を形成する保護膜形成工程と、を含む、ことを特徴とする電子機器の製造方法。
【選択図】図１７

Description

本発明は、電子機器の製造方法等に関する。

電子機器の１つである電気光学装置には、画像を表示する表示装置が含まれている。表示装置としては、例えば、液晶ディスプレー、プラズマディスプレー、有機ＥＬ（Electro Luminescence）ディスプレー等が知られている。
例えば、液晶ディスプレーなどの液晶装置では、互いに対向する一対の基板間に液晶が介在した構成を有する液晶パネルが電気光学パネルとして用いられる。また、有機ＥＬディスプレーなどの有機ＥＬ装置では、互いに対向する一対の基板間に発光層が介在した構成を有する有機ＥＬパネルが電気光学パネルとして用いられる。

ところで、電子機器の他の例として、半導体装置が挙げられる。半導体装置では、半導体ウエハーから個々の半導体素子（半導体チップ）を分離する方法として、分離するラインに沿ってダイシング加工で溝を形成し、溝とは反対側の面をバックグラインド加工で研削する方法が知られている（例えば、特許文献１参照）。この方法によれば、個々の半導体チップの薄型化も図られ得る。

特開平４−３０７７５６号公報

前述した電気光学パネルの製造方法に対して、上記特許文献１に記載された方法を適用することが考えられる。
一般的に、電気光学パネルの製造では、マザー基板に複数の電気光学パネルが一連した状態（以下、マザーパネルと呼ぶ）で形成される。マザーパネルから複数の電気光学パネルを個々に分離することによって、個別の電気光学パネルが製造され得る。
マザーパネルから複数の電気光学パネルを個々に分離する方法として、上記特許文献１に記載された方法が適用され得る。これにより、マザーパネルから複数の電気光学パネルを個々に分離することができるとともに、各電気光学パネルの薄型化も図られ得る。

電気光学パネルにおける基板の厚みを薄くすることによって、可撓性に富んだ電気光学パネルを製造することができる場合がある。例えば、基板がガラスなどの脆性材料で構成される場合でも、基板の厚みを薄くすることによって、可撓性に富んだ電気光学パネルを実現し得る。
しかしながら、上記特許文献１に記載された方法では、溝の形成にダイシング加工などの切削加工が採用されている。ダイシング加工で形成された溝の内側の側面は、分離された電気光学パネルにおける基板の側面（縁端面）となる。切削加工や研削加工などの機械加工では、基板の側面に微小なクラックが発生することがある。そして、基板の側面に発生したクラックは、基板へのストレスによって、基板の割れに発展することがある。例えば、電気光学パネルを撓ませたときに、基板が割れてしまう事態が発生し得る。このような事態は、外力によるストレスのみならず、温度変化などによるストレスによっても発生し得る。

このことは、電気光学パネルひいては電子機器の信頼性の向上を阻害する要因の１つとなる。
つまり、従来の電子機器の製造方法では、電子機器の信頼性を向上させることが困難であるという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現され得る。

［適用例１］電子素子を有する第１基板と、前記電子素子を介して前記第１基板に対向する第２基板とを、平面視で前記電子素子に重なる領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材と、前記シール領域の外側で前記シール領域から離間し、且つ前記シール領域を囲む第２シール領域に設けられた第２シール材とを介して接合する接合工程と、前記接合工程の後に、平面視で前記シール領域と前記第２シール領域との間の隙間の領域である間隙領域に、前記第１基板及び前記第２基板のうちの一方の基板から他方の基板に向けて、前記一方の基板を貫いて前記他方の基板の途中まで、前記シール材及び前記第２シール材をマスクとしてエッチングを施すことによって溝を形成する溝形成工程と、前記溝形成工程の後に、前記他方の基板の前記電子素子側とは反対側の面から、少なくとも前記溝に到達するまで、前記他方の基板の厚みを薄くする薄化工程と、前記接合工程の前に、前記第１基板及び前記第２基板の少なくとも一方における前記電子素子側の面において、平面視で、前記間隙領域内で前記第２シール領域から離間した領域である被保護領域に、前記第１基板及び前記第２基板よりも前記エッチングに対する耐性が高い材料で保護膜を形成する保護膜形成工程と、を含む、ことを特徴とする電子機器の製造方法。

この適用例の電子機器の製造方法は、接合工程と、溝形成工程と、薄化工程と、保護膜形成工程と、を含む。
接合工程では、電子素子を有する第１基板と、電子素子を介して第１基板に対向する第２基板と、を接合する。接合工程では、シール領域に設けられたシール材と、第２シール領域に設けられた第２シール材とを介して、第１基板と第２基板とを接合する。シール領域は、平面視で、素子領域の外側で素子領域を囲む領域である。素子領域は、平面視で電子素子に重なる領域である。第２シール領域は、シール領域の外側でシール領域から離間し、且つシール領域を囲む領域である。
接合工程の後に、溝形成工程では、間隙領域に溝を形成する。間隙領域は、平面視でシール領域と第２シール領域との間の隙間の領域である。溝形成工程では、第１基板及び第２基板のうちの一方の基板から他方の基板に向けて、一方の基板を貫いて他方の基板の途中まで、エッチングを施すことによって溝を形成する。このとき、シール材及び第２シール材をマスクとしてエッチングを施す。
溝形成工程の後に、薄化工程では、他方の基板の電子素子側とは反対側の面から、少なくとも溝に到達するまで、他方の基板の厚みを薄くする。
これにより、第１基板と第２基板とを接合した接合体を、シール材による接合状態を維持したまま、溝を境に分断することができる。この方法によれば、溝の内側面をエッチングで形成するので、例えば切削加工や研削加工などの機械加工で溝を形成する場合に比較して、溝の内側面に微小なクラックが発生することを低く抑えやすくすることができる。このため、電子機器における信頼性を向上させやすくすることができる。また、この製造方法では、第１基板及び第２基板のうちの他方の基板の厚みを薄くするので、接合体の薄型化が図られる。

この製造方法は、接合工程の前に、保護膜形成工程を含んでいる。保護膜形成工程では、溝形成工程でのエッチングに対する耐性が第１基板及び第２基板よりも高い材料で、被保護領域に保護膜を形成する。被保護領域は、第１基板及び第２基板の少なくとも一方における電子素子側の面において、平面視で、間隙領域内で第２シール領域から離間した領域である。
これにより、溝形成工程において、エッチングを施すときに、一方の基板における被保護領域の少なくとも一部がエッチングされても、他方の基板の被保護領域がエッチングから保護される。これにより、他方の基板における被保護領域を、平面視で一方の基板よりも突出させることができる。

［適用例２］上記の電子機器の製造方法であって、前記薄化工程では、前記他方の基板にエッチングを施すことによって厚みを薄くする、ことを特徴とする電気機器の製造方法。

この適用例では、薄化工程において、他方の基板にエッチングを施すことによって、他方の基板の厚みを薄くするので、機械加工で薄くする場合に比較して、他方の基板にクラックを発生させにくくすることができる。

［適用例３］上記の電子機器の製造方法であって、前記薄化工程の後に、前記保護膜を前記他方の基板から除去する除去工程を含む、ことを特徴とする電気機器の製造方法。

この適用例では、薄化工程の後に除去工程があるので、他方の基板から保護膜を除去することができる。

［適用例４］上記の電子機器の製造方法であって、前記除去工程では、前記保護膜を前記他方の基板から剥離することによって除去する、ことを特徴とする電気機器の製造方法。

この適用例では、除去工程において、保護膜を剥離するので、他方の基板から保護膜を除去することができる。

［適用例５］上記の電子機器の製造方法であって、前記保護膜を構成する材料は、紫外光の照射及び加熱の少なくとも一方により気体を発生する材料を含んでいる、ことを特徴とする電気機器の製造方法。

この適用例では、保護膜を構成する材料が紫外光の照射及び加熱の少なくとも一方により気体を発生する材料を含んでいるので、紫外光の照射及び加熱の少なくとも一方を実施することによって保護膜を剥離しやすくすることができる。

［適用例６］上記の電子機器の製造方法であって、前記接合工程の前に、前記シール材を前記シール領域に設けるシール工程を有し、前記シール工程、前記保護膜形成工程及び前記接合工程のうちの少なくとも１つの工程において、前記シール材と前記保護膜とを接触させる、ことを特徴とする電気機器の製造方法。

この適用例の製造方法は、接合工程の前にシール工程を有している。シール工程では、シール材をシール領域に設ける。そして、この適用例では、シール工程、保護膜形成工程及び接合工程のうちの少なくとも１つの工程において、シール材と保護膜とを接触させるので、溝形成工程のときには、シール材と保護膜とが接触している。このため、溝形成工程において、エッチングを施すときに、一方の基板における被保護領域がエッチングされても、他方の基板の被保護領域をエッチングから保護しやすい。これにより、他方の基板における被保護領域を、平面視で一方の基板よりも突出させやすくすることができる。

［適用例７］上記の電子機器の製造方法であって、前記溝形成工程の前に、前記一方の基板の前記電子素子側とは反対側の面に、前記溝の形成における前記エッチングに対するレジスト層を形成するレジスト形成工程を含む、ことを特徴とする電気機器の製造方法。

この適用例の製造方法は、溝形成工程の前にレジスト形成工程を含む。レジスト形成工程では、一方の基板の電子素子側とは反対側の面に、溝の形成におけるエッチングに対するレジスト層を形成する。これにより、溝の形成位置を規定しやすくすることができる。

［適用例８］上記の電子機器の製造方法であって、前記レジスト形成工程では、平面視で、少なくとも前記素子領域を覆う第１レジスト層と、前記第１レジスト層から離間し、且つ前記被保護領域に重なる第２レジスト層と、前記第１レジスト層及び前記第２レジスト層から離間し、且つ前記第１レジスト層及び前記第２レジスト層を外側から囲む第３レジスト層と、を形成し、前記第１レジスト層の外縁を、前記シール領域の内縁よりも外側で、且つ前記第２シール領域の内縁よりも内側の範囲内にとどめ、前記第３レジスト層の内縁を、前記第２シール領域の外縁よりも内側で、且つ前記シール領域の外縁よりも外側にとどめる、ことを特徴とする電気機器の製造方法。

この適用例では、レジスト形成工程において、第１レジスト層と、第２レジスト層と、第３レジスト層と、を形成する。第１レジスト層は、平面視で、少なくとも素子領域を覆う。第２レジスト層は、第１レジスト層から離間し、且つ被保護領域に重なる。第３レジスト層は、第１レジスト層及び第２レジスト層から離間し、且つ第１レジスト層及び第２レジスト層を外側から囲む。
レジスト形成工程では、第１レジスト層の外縁を、シール領域の内縁よりも外側で、且つ第２シール領域の内縁よりも内側の範囲内にとどめる。また、レジスト形成工程では、第３レジスト層の内縁を、第２シール領域の外縁よりも内側で、且つシール領域の外縁よりも外側にとどめる。これにより、間隙領域に溝を形成しやすくすることができる。

［適用例９］電子素子を有する第１基板と、前記電子素子を介して前記第１基板に対向する第２基板とを、平面視で前記電子素子に重なる領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材と、前記シール領域の外側で前記シール領域から離間し、且つ前記シール領域を囲む第２シール領域に設けられた第２シール材とを介して接合する接合工程と、前記接合工程の後に、平面視で前記シール領域と前記第２シール領域との間の隙間の領域である間隙領域に、前記第１基板及び前記第２基板のうちの一方の基板から他方の基板にまたがって、前記シール材及び前記第２シール材をマスクとしてエッチングを施すエッチング工程と、を含む、ことを特徴とする電子機器の製造方法。

この適用例の電子機器の製造方法は、接合工程と、エッチング工程と、を含む。
接合工程では、電子素子を有する第１基板と、電子素子を介して第１基板に対向する第２基板と、を接合する。接合工程では、シール領域に設けられたシール材と、第２シール領域に設けられた第２シール材とを介して、第１基板と第２基板とを接合する。シール領域は、平面視で、素子領域の外側で素子領域を囲む領域である。素子領域は、平面視で電子素子に重なる領域である。第２シール領域は、シール領域の外側でシール領域から離間し、且つシール領域を囲む領域である。
接合工程の後に、エッチング工程では、間隙領域にエッチングを施す。間隙領域は、平面視でシール領域と第２シール領域との間の隙間の領域である。エッチング工程では、第１基板及び第２基板のうちの一方の基板から他方の基板にまたがってエッチングを施す。このとき、シール材及び第２シール材をマスクとしてエッチングを施す。
この製造方法では、第２シール材がシール材を囲むので、シール領域と第２シール領域との間の間隙領域に、第１基板及び第２基板のうちの一方の基板から他方の基板に向かってエッチングを施すと、シール材及び第２シール材をエッチングのマスクとして機能させることができる。このため、第１基板及び第２基板のうちの一方の基板から他方の基板にまたがってエッチングを施すことができる。

本実施形態における表示装置を示す斜視図。図１中のＡ−Ａ線における断面図。本実施形態における複数の画素の一部を示す平面図。本実施形態における表示装置の回路構成を示す図。図３中のＣ−Ｃ線における断面図。本実施形態での素子基板の製造工程を説明する図。本実施形態での素子基板の製造工程を説明する図。本実施形態での素子基板の製造工程を説明する図。本実施形態でのマザー基板を示す平面図。本実施形態でのマザー基板を示す平面図。図１０中のＤ−Ｄ線における断面図。本実施形態での素子基板の製造工程を説明する図。本実施形態でのマザーパネルを示す断面図。本実施形態でのマザー基板の厚みを薄くする工程を説明する断面図。本実施形態でのマザーパネルの取り扱いを説明する断面図。本実施形態でのレジスト層を形成する工程を説明する断面図。本実施形態での溝を形成する工程を説明する断面図。本実施形態でのマザー基板の厚みを薄くする工程を説明する断面図。本実施形態での個別パネルを説明する断面図。本実施形態における表示装置を適用した電子機器の斜視図。

実施形態について、電子機器の１つである有機ＥＬ装置を利用した表示装置を例に、図面を参照しながら説明する。
本実施形態における表示装置１は、図１に示すように、素子基板３と、封止基板５と、を有している。素子基板３と封止基板５とは、互いに対向している。
表示装置１では、封止基板５の素子基板３側とは反対側の面である表示面７に、画像などを表示することができる。

ここで、表示装置１には、複数の画素９が設定されている。複数の画素９は、表示領域１１内で、図中のＸ方向及びＹ方向に配列しており、Ｘ方向を行方向とし、Ｙ方向を列方向とするマトリクスＭを構成している。Ｘ方向及びＹ方向は、平面視で互いに交差（直交）する方向である。本実施形態では、Ｘ方向は、後述する走査線が延在する方向でもある。また、Ｙ方向は、後述する信号線が延在する方向でもある。
表示装置１は、複数の画素９から選択的に表示面７を介して表示装置１の外に光を射出することで、表示面７に画像などを表示する。なお、表示領域１１とは、画像が表示され得る領域である。図１では、構成をわかりやすく示すため、画素９が誇張され、且つ画素９の個数が減じられている。

表示装置１において、素子基板３は、図１中のＡ−Ａ線における断面図である図２に示すように、封止基板５側とは反対側の面である底面１３を有している。
素子基板３には、表示面７側すなわち封止基板５側に、後述する有機ＥＬ素子などが設けられている。なお、表示装置１において、表示面７と底面１３とは、互いに表裏の関係にある。

封止基板５は、素子基板３よりも表示面７側で素子基板３に対向した状態で設けられている。素子基板３と封止基板５とは、接着剤１６を介して接合されている。表示装置１では、有機ＥＬ素子は、接着剤１６によって表示面７側から覆われている。
また、素子基板３と封止基板５との間は、表示装置１の周縁よりも内側で表示領域１１を囲むシール材１７によって封止されている。つまり、表示装置１では、有機ＥＬ素子と接着剤１６とが、素子基板３及び封止基板５並びにシール材１７によって封止されている。

ここで、表示装置１における複数の画素９は、それぞれ、表示面７から射出する光の色が、図３に示すように、赤系（Ｒ）、緑系（Ｇ）及び青系（Ｂ）のうちの１つに設定されている。つまり、マトリクスＭを構成する複数の画素９は、Ｒの光を射出する画素９Ｒと、Ｇの光を射出する画素９Ｇと、Ｂの光を射出する画素９Ｂとを含んでいる。
なお、以下においては、画素９という表記と、画素９Ｒ、画素９Ｇ及び画素９Ｂという表記とが、適宜、使いわけられる。

ここで、Ｒの色は、純粋な赤の色相に限定されず、橙等を含む。Ｇの色は、純粋な緑の色相に限定されず、青緑や黄緑等を含む。Ｂの色は、純粋な青の色相に限定されず、青紫や青緑等を含む。他の観点から、Ｒの色を呈する光は、光の波長のピークが、可視光領域で５７０ｎｍ以上の範囲にある光であると定義され得る。また、Ｇの色を呈する光は、光の波長のピークが５００ｎｍ〜５６５ｎｍの範囲にある光であると定義され得る。Ｂの色を呈する光は、光の波長のピークが４１５ｎｍ〜４９５ｎｍの範囲にある光であると定義され得る。

マトリクスＭでは、Ｙ方向に沿って一列に並ぶ複数の画素９が、１つの画素列１８を構成している。また、Ｘ方向に沿って一列に並ぶ複数の画素９が、１つの画素行１９を構成している。
１つの画素列１８内の各画素９は、光の色がＲ、Ｇ及びＢのうちの１つに設定されている。つまり、マトリクスＭは、複数の画素９ＲがＹ方向に配列した画素列１８Ｒと、複数の画素９ＧがＹ方向に配列した画素列１８Ｇと、複数の画素９ＢがＹ方向に配列した画素列１８Ｂとを有している。そして、表示装置１では、画素列１８Ｒ、画素列１８Ｇ及び画素列１８Ｂが、この順でＸ方向に沿って反復して並んでいる。
なお、以下においては、画素列１８という表記と、画素列１８Ｒ、画素列１８Ｇ及び画素列１８Ｂという表記とが、適宜、使いわけられる。

表示装置１は、回路構成を示す図である図４に示すように、画素９ごとに、選択トランジスター３１と、駆動トランジスター３３と、容量素子３５と、有機ＥＬ素子３７とを有している。有機ＥＬ素子３７は、画素電極３９と、有機層４１と、共通電極４３とを有している。選択トランジスター３１及び駆動トランジスター３３は、それぞれ、ＴＦＴ（Thin Film Transistor）素子で構成されており、スイッチング素子としての機能を有する。
また、表示装置１は、走査線駆動回路４５と、信号線駆動回路４７と、複数の走査線ＧＴと、複数の信号線ＳＩと、複数の電源線ＰＷとを有している。

複数の走査線ＧＴは、それぞれ走査線駆動回路４５につながっており、Ｙ方向に互いに間隔をあけた状態でＸ方向に延びている。
複数の信号線ＳＩは、それぞれ信号線駆動回路４７につながっており、Ｘ方向に互いに間隔をあけた状態でＹ方向に延びている。
複数の電源線ＰＷは、Ｘ方向に互いに間隔をあけた状態で、且つ各電源線ＰＷと各信号線ＳＩとがＸ方向に間隔をあけた状態でＹ方向に延びている。

各画素９は、各走査線ＧＴと各信号線ＳＩとの交差に対応して設定されている。各走査線ＧＴは、図３に示す各画素行１９に対応している。各信号線ＳＩ及び各電源線ＰＷは、それぞれ、図３に示す各画素列１８に対応している。
図４に示す各選択トランジスター３１のゲート電極は、対応する各走査線ＧＴに電気的につながっている。各選択トランジスター３１のソース電極は、対応する各信号線ＳＩに電気的につながっている。各選択トランジスター３１のドレイン電極は、各駆動トランジスター３３のゲート電極及び各容量素子３５の一方の電極に電気的につながっている。

容量素子３５の他方の電極と、駆動トランジスター３３のソース電極は、それぞれ、対応する各電源線ＰＷに電気的につながっている。
各駆動トランジスター３３のドレイン電極は、各画素電極３９に電気的につながっている。各画素電極３９と共通電極４３とは、画素電極３９を陽極とし、共通電極４３を陰極とする一対の電極を構成している。
ここで、共通電極４３は、マトリクスＭを構成する複数の画素９間にわたって一連した状態で設けられており、複数の画素９間にわたって共通して機能する。
各画素電極３９と共通電極４３との間に介在する有機層４１は、後述する発光層を含んでいる。有機層４１では、画素電極３９と共通電極４３との間に発生する電流によって、発光層が発光する。

選択トランジスター３１は、この選択トランジスター３１につながる走査線ＧＴに選択信号が供給されるとＯＮ状態となる。このとき、この選択トランジスター３１につながる信号線ＳＩからデータ信号が供給され、駆動トランジスター３３がＯＮ状態になる。駆動トランジスター３３のゲート電位は、データ信号の電位が容量素子３５に一定の期間だけ保持されることによって、一定の期間だけ保持される。これにより、駆動トランジスター３３のＯＮ状態が一定の期間だけ保持される。なお、各データ信号は、階調表示に応じた電位に生成される。

駆動トランジスター３３のＯＮ状態が保持されているときに、駆動トランジスター３３のゲート電位に応じた電流が、電源線ＰＷから画素電極３９と有機層４１を経て共通電極４３に流れる。そして、有機層４１に含まれる発光層が、有機層４１を流れる電流量に応じた輝度で発光する。これにより、表示装置１では、階調表示が行われ得る。
表示装置１は、有機層４１に含まれる発光層が発光し、発光層からの光が封止基板５を介して表示面７から射出されるトップエミッション型の有機ＥＬ装置の１つである。なお、表示装置１では、表示面７側という表現が上側とも表現され、底面１３側という表現が下側とも表現される。

ここで、素子基板３及び封止基板５のそれぞれの構成について、詳細を説明する。
素子基板３は、図３中のＣ−Ｃ線における断面図である図５に示すように、基板５１と、素子層５３と、を有している。素子層５３は、駆動素子層５５を含んでいる。
なお、図５では、構成をわかりやすく示すため、図４に示す選択トランジスター３１、駆動トランジスター３３、容量素子３５、走査線ＧＴ、信号線ＳＩ及び電源線ＰＷが省略されている。選択トランジスター３１、駆動トランジスター３３、容量素子３５、走査線ＧＴ、信号線ＳＩ及び電源線ＰＷは、駆動素子層５５に含まれている。

基板５１は、表示面７側に向けられた第１面５２ａと、底面１３側に向けられた第２面５２ｂとを有している。基板５１の材料としては、例えば、ガラスや石英などの光透過性を有する無機材料が採用され得る。本実施形態では、基板５１の材料として、ガラスが採用されている。
駆動素子層５５は、基板５１の第１面５２ａに設けられている。
駆動素子層５５の表示面７側には、画素電極３９が設けられている。画素電極３９の材料としては、例えば、銀、白金、アルミニウム、銅などの光反射性を有する金属や、これらを含む合金などが採用され得る。

画素電極３９を陽極として機能させる場合には、画素電極３９の材料として、銀、白金などの仕事関数が比較的高い材料を用いることが好ましい。また、画素電極３９の材料としてＩＴＯ（Indium Tin Oxide）やインジウム亜鉛酸化物（Indium Zinc Oxide）などを用い、光反射性を有する部材を画素電極３９と駆動素子層５５との間に設けた構成も採用され得る。本実施形態では、画素電極３９の材料としてＩＴＯが採用されている。

隣り合う画素電極３９同士の間には、各画素９を区画する絶縁膜（第１隔壁）５７が領域５８にわたって設けられている。絶縁膜５７は、例えば、酸化シリコン、窒化シリコン、アクリル系の樹脂などの光透過性を有する材料で構成されている。絶縁膜５７は、平面視で、表示領域１１にわたって格子状に設けられている。このため、表示領域１１は、絶縁膜５７によって複数の画素９の領域に区画されている。１つの画素９に着目すると、絶縁膜５７は、平面視で環状に設けられている。なお、各画素電極３９は、絶縁膜５７によって囲まれた各画素９の領域に平面視で重なっている。本実施形態では、絶縁膜５７の材料として酸化シリコンが採用されている。

絶縁膜５７の表示面７側には、各画素９の領域を囲む絶縁膜（第２隔壁）５９が設けられている。絶縁膜５９は、例えば、カーボンブラックやクロムなどの光吸収性が高い材料を含有するアクリル系の樹脂やポリイミド樹脂などの有機材料で構成されており、平面視で絶縁膜５７に沿って格子状に設けられている。１つの画素９に着目すると、絶縁膜５９は、平面視で各画素９の領域を囲んでいる。このため、絶縁膜５９は、画素９ごとに環状に設けられているとみなされ得る。本実施形態では、絶縁膜５９の材料としてアクリル系の樹脂が採用されている。
画素電極３９の表示面７側には、絶縁膜５９に囲まれた領域内に、有機層４１が設けられている。

有機層４１は、各画素９に対応して設けられており、正孔注入層６１と、正孔輸送層６３と、発光層６５と、を有している。
正孔注入層６１は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、画素電極３９の表示面７側に設けられている。
正孔注入層６１の有機材料としては、３，４−ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等のポリチオフェン誘導体と、ポリスチレンスルホン酸（ＰＳＳ）等との混合物が採用され得る。正孔注入層６１の有機材料としては、ポリスチレン、ポリピロール、ポリアニリン、ポリアセチレンやこれらの誘導体なども採用され得る。

正孔輸送層６３は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、正孔注入層６１の表示面７側に設けられている。
正孔輸送層６３の有機材料としては、例えば、下記化合物１として示されるＴＦＢなどのトリフェニルアミン系ポリマーを含んだ構成が採用され得る。

発光層６５は、有機材料で構成されており、平面視で絶縁膜５９によって囲まれた領域内で、正孔輸送層６３の表示面７側に設けられている。
画素９Ｒに対応する発光層６５の有機材料としては、例えば、下記化合物２として示されるＦ８（ポリジオクチルフルオレン）と、ペリレン染料とを混合したものが採用され得る。

画素９Ｇに対応する発光層６５の有機材料としては、例えば、下記化合物３として示されるＦ８ＢＴと、上記化合物１として示されるＴＦＢと、上記化合物２として示されるＦ８とを混合したものが採用され得る。

画素９Ｂに対応する発光層６５の有機材料としては、例えば、上記化合物２として示されるＦ８が採用され得る。

有機層４１の表示面７側には、図５に示すように、絶縁膜５９に囲まれた領域内に、電子注入層６７が設けられている。電子注入層６７の材料としては、例えば、マグネシウムと銀とを含む合金や、カルシウムなどが採用され得る。本実施形態では、電子注入層６７の材料として、マグネシウムと銀とを含む合金が採用されている。
電子注入層６７の表示面７側には、共通電極４３が設けられている。共通電極４３は、例えば、アルミニウム等の金属を薄膜化して光透過性を付与したものなどが採用され得る。また、共通電極４３は、例えば、マグネシウムと銀とを含む合金等を薄膜化して光透過性を付与したものなどによっても構成され得る。本実施形態では、共通電極４３として、アルミニウムの薄膜が採用されている。共通電極４３は、電子注入層６７及び絶縁膜５９を表示面７側から複数の画素９間にわたって覆っている。

なお、表示装置１では、各画素９において発光する領域（以下、発光領域と呼ぶ）は、平面視で画素電極３９と有機層４１と共通電極４３とが重なる領域であると定義され得る。また、画素９ごとに発光領域を構成する要素の一群が１つの有機ＥＬ素子３７であると定義され得る。表示装置１では、１つの有機ＥＬ素子３７は、１つの画素電極３９と、１つの有機層４１と、１つの電子注入層６７と、１つの画素９に対応する共通電極４３とを含んだ構成を有している。

封止基板５は、例えばガラスや石英などの光透過性を有する材料で構成されており、表示面７側に向けられた外向面５ａと、底面１３側に向けられた対向面５ｂとを有している。
上記の構成を有する素子基板３及び封止基板５は、素子基板３の共通電極４３と封止基板５の対向面５ｂとの間が、接着剤１６を介して接合されている。

表示装置１では、図２に示すシール材１７は、図５に示す基板５１の第１面５２ａと、封止基板５の対向面５ｂとによって挟持されている。つまり、表示装置１では、有機ＥＬ素子３７及び接着剤１６が、基板５１及び封止基板５並びにシール材１７によって封止されている。なお、シール材１７は、対向面５ｂ及び共通電極４３の間に設けられていてもよい。この場合、有機ＥＬ素子３７及び接着剤１６は、素子基板３及び封止基板５並びにシール材１７によって封止されているとみなされ得る。

ここで、表示装置１の製造方法について説明する。
表示装置１の製造方法は、素子基板３を製造する工程と、表示装置１を組み立てる工程とに大別される。
素子基板３を製造する工程では、図６（ａ）に示すように、まず、基板５１の第１面５２ａに駆動素子層５５を形成する。
次いで、駆動素子層５５の表示面７側に、各画素９に対応した画素電極３９を形成する。
画素電極３９の形成では、例えばスパッタリング技術や真空蒸着技術などの成膜技術や、フォトリソグラフィー技術及びエッチング技術などのパターニング技術が活用され得る。画素電極３９の形成では、まず、例えばスパッタリング技術や真空蒸着技術などを活用して、駆動素子層５５の表示面７にＩＴＯの膜を形成する。次いで、フォトリソグラフィー技術及びエッチング技術などのパターニング技術を活用して、ＩＴＯの膜をパターニングすることによって画素電極３９が形成され得る。

次いで、図６（ｂ）に示すように、隣り合う画素電極３９間に、絶縁膜５７を、各画素電極３９の周縁に重ねて形成する。
絶縁膜５７の形成では、ＣＶＤ（Chemical Vapor Deposition）技術や、ＰＶＤ（Physical Vapor Deposition）技術などの成膜技術や、フォトリソグラフィー技術及びエッチング技術などのパターニング技術が活用され得る。絶縁膜５７の形成では、まず、例えばＣＶＤ技術やＰＶＤ技術などを活用して酸化シリコンの膜を形成する。次いで、フォトリソグラフィー技術及びエッチング技術などのパターニング技術を活用して、酸化シリコンの膜をパターニングすることによって絶縁膜５７が形成され得る。

次いで、絶縁膜５７の表示面７側に絶縁膜５９を形成する。
絶縁膜５９の形成では、まず、ネガ型の感光物質を含むアクリル系の樹脂で、平面視で画素電極３９及び絶縁膜５７を覆う樹脂膜を形成する。この樹脂膜の形成では、スピンコート技術や印刷技術などが活用され得る。次いで、例えばフォトリソグラフィー技術を活用することによって、樹脂膜をパターニングする。これにより、絶縁膜５９が形成され得る。
なお、駆動素子層５５から絶縁膜５９までの構成が形成された基板５１は、以下において基板５１ａと呼ばれる。

次いで、図６（ｃ）に示すように、基板５１ａにプラズマ処理を施す。このプラズマ処理では、基板５１ａに酸素プラズマ処理を施してから、基板５１ａにＣＦ₄プラズマ処理を施す。基板５１ａに酸素プラズマ処理を施すことにより、画素電極３９や絶縁膜５７に、後述する液状体６１ａ、液状体６３ａ、液状体６５ａ等に対する親液性が付与される。また、基板５１ａにＣＦ₄プラズマ処理を施すことにより、絶縁膜５９に、後述する液状体６１ａ、液状体６３ａ、液状体６５ａ等に対する撥液性が付与される。
本実施形態では、処理室内を所定の真空度に保った状態で処理室内に処理ガスを導入しながら、処理室内にプラズマを発生させる方法が採用されている。本実施形態では、酸素プラズマ処理において、処理ガスとして酸素を含むガスが採用されている。また、ＣＦ₄プラズマ処理において、処理ガスとして、フッ素化合物を含むガスであるＣＦ₄ガスが採用されている。なお、ＣＦ₄プラズマ処理では、処理ガスは、ＣＦ₄ガスに限定されず、ＳＦ₆やＣＨＦ₃などのハロゲンガスや、フッ素ガスなども採用され得る。

基板５１ａにプラズマ処理を施す工程に次いで、図７（ａ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に液状体６１ａを配置する。液状体６１ａには、正孔注入層６１を構成する有機材料が含まれている。液状体６１ａの配置には、液滴吐出ヘッド７１を利用したインクジェット法が活用され得る。
液滴吐出ヘッド７１から液状体６１ａなどを液滴６１ｂとして吐出する技術は、インクジェット技術と呼ばれる。そして、インクジェット技術を活用して液状体６１ａなどを所定の位置に配置する方法は、インクジェット法と呼ばれる。このインクジェット法は、塗布法の１つである。

各画素９の領域内に配置された液状体６１ａを減圧乾燥法で乾燥させてから焼成を行うことによって、図７（ｂ）に示す正孔注入層６１が形成され得る。なお、液状体６１ａには、ＰＥＤＯＴとＰＳＳとの混合物を、溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、ジエチレングリコール、イソプロピルアルコール、ノルマルブタノールなどが採用され得る。
なお、減圧乾燥法は、減圧環境下で行う乾燥方法であり、真空乾燥法とも呼ばれる。減圧環境とは、大気圧よりも低い圧力が保たれる環境である。また、液状体６１ａの焼成条件は、環境温度が約２００℃で、保持時間が約１０分間である。

次いで、図７（ｂ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に、液状体６３ａを配置する。液状体６３ａには、正孔輸送層６３を構成する有機材料が含まれている。液状体６３ａは、液滴吐出ヘッド７１から液状体６３ａを液滴６３ｂとして吐出することによって配置される。このとき、正孔注入層６１は、液状体６３ａによって覆われる。なお、液状体６３ａには、ＴＦＢを溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、シクロヘキシルベンゼンなどが採用され得る。
次いで、液状体６３ａを減圧乾燥法で乾燥させてから、不活性ガス中で焼成を行うことによって、図８（ａ）に示す正孔輸送層６３が形成され得る。なお、液状体６３ａの焼成条件は、環境温度が約１３０℃で、保持時間が約１時間である。

次いで、図８（ａ）に示すように、絶縁膜５９によって囲まれた各画素９の領域内に、液状体６５ａを配置する。液状体６５ａには、発光層６５を構成する有機材料が含まれている。液状体６５ａは、液滴吐出ヘッド７１から液状体６５ａを液滴６５ｂとして吐出することによって配置される。このとき、正孔輸送層６３は、液状体６５ａによって覆われる。なお、液状体６５ａには、画素９Ｒ、画素９Ｇ及び画素９Ｂのそれぞれに対応する発光層６５を構成する有機材料を溶媒に溶解させた構成が採用され得る。溶媒としては、例えば、シクロヘキシルベンゼンなどが採用され得る。
次いで、液状体６５ａを減圧乾燥法で乾燥させてから、不活性ガス中で焼成を行うことによって、図８（ｂ）に示す発光層６５が形成され得る。液状体６５ａの焼成条件は、環境温度が約１３０℃で、保持時間が約１時間である。

次いで、蒸着技術などを活用してマグネシウムと銀とを含む合金の膜を、絶縁膜５９によって囲まれた各画素９の領域内に形成することにより、図８（ｃ）に示す電子注入層６７が形成され得る。このとき、電子注入層６７は、絶縁膜５９をマスクで表示面７側から覆った状態で形成され得る。
次いで、蒸着技術を活用してアルミニウム等の膜を形成することにより、図５に示す共通電極４３が形成され得る。これにより、素子基板３が製造され得る。

表示装置１を組み立てる工程では、図２に示すように、素子基板３及び封止基板５を、接着剤１６及びシール材１７を介して接合する。
このとき、素子基板３及び封止基板５は、図５に示すように、基板５１の第１面５２ａと、封止基板５の対向面５ｂとが向き合った状態で接合される。これにより、表示装置１が製造され得る。

ここで、上述した素子基板３の製造工程、及び表示装置１の組立工程は、それぞれ、マザー基板の状態で実施される。
複数の素子基板３が形成されるマザー基板８１は、平面図である図９（ａ）に示すように、複数の基板５１の領域を包含する大きさを有している。
また、複数の封止基板５が形成されるマザー基板８３は、平面図である図９（ｂ）に示すように、複数の封止基板５の領域を包含する大きさを有している。
マザー基板８１において、基板５１の領域は、図９（ａ）に示すように、基板領域８５と呼ばれる。

基板領域８５は、図１０に示すように、シール領域８７と、素子領域８９と、を包含している。また、マザー基板８１では、基板領域８５ごとに第２シール領域９１が設定される。なお、図１０では、構成をわかりやすく示すため、シール領域８７、素子領域８９及び第２シール領域９１のそれぞれにハッチングが施されている。
素子領域８９は、基板領域８５の周縁よりも内側で島状に設定される。素子領域８９には、前述した素子層５３が設けられる。シール領域８７は、基板領域８５の内側且つ素子領域８９の外側で、素子領域８９を囲む領域に設定される。シール領域８７には、シール材１７が設けられる。第２シール領域９１は、基板領域８５の外側に設けられており、基板領域８５を外側から環状に囲んでいる。第２シール領域９１には、後述する第２シール材が設けられる。

基板領域８５と第２シール領域９１との間には、隙間が設けられている。つまり、基板領域８５と第２シール領域９１とは、互いに離間している。このため、シール領域８７と第２シール領域９１との間にも、隙間が設けられている。よって、シール領域８７と第２シール領域９１とも、互いに離間している。
シール領域８７と第２シール領域９１との間の領域は、図１０中のＤ−Ｄ線における断面図である図１１に示すように、間隙領域９３と呼ばれる。

また、基板領域８５と第２シール領域９１との間の領域は、切断領域９５と呼ばれる。間隙領域９３は、切断領域９５を包含している。
本実施形態では、基板領域８５が素子領域８９とシール領域８７とを包含している。本実施形態では、素子領域８９とシール領域８７との総和が、基板領域８５よりも狭く設定されている。このため、本実施形態では、基板領域８５内で間隙領域９３に重なる領域９７が存在する。本実施形態において、この領域９７は、被保護領域９７と呼ばれる。被保護領域９７は、間隙領域９３において、切断領域９５に重ならない領域でもある。つまり、本実施形態では、被保護領域９７は、間隙領域９３から切断領域９５を除いた領域である。
なお、マザー基板８１は、基板５１の第１面５２ａに対応する第１面５２ａと、第１面５２ａとは反対側（裏側）の面である反対面８１ａと、を有している。

前述した素子基板３の製造工程は、マザー基板８１の状態で実施される。前述した素子層５３は、図１２（ａ）に示すように、マザー基板８１の第１面５２ａにおいて、素子領域８９に形成される。
素子層５３の形成に次いで、マザー基板８１の第１面５２ａに、シール材１７と第２シール材９９とを設ける。このとき、シール領域８７にシール材１７を設け、第２シール領域９１に第２シール材９９を設ける。
シール材１７や第２シール材９９を設ける方法としては、それぞれ、例えば、ディスペンサーなどを用いた塗布法や、フレキソ印刷やスクリーン印刷などの印刷法等が採用され得る。シール材１７と第２シール材９９とを設ける順序は、いずれが先でも後でもかまわない。

次いで、図１２（ｂ）に示すように、被保護領域９７に保護膜１０１を設ける。保護膜１０１は、マザー基板８１の第１面５２ａにおいて、被保護領域９７を覆う領域にわたって設けられる。このとき、保護膜１０１は、シール材１７に接触した状態で設けられる。
保護膜１０１の材料としては、例えば、感光性を有するアクリル系の樹脂などが採用され得る。
なお、シール材１７及び第２シール材９９を設ける工程と、保護膜１０１を設ける工程とは、いずれが先でも後でもかまわない。

保護膜１０１の形成に次いで、図１３に示すように、マザー基板８１とマザー基板８３とを、接着剤１６、シール材１７、第２シール材９９、及び保護膜１０１を介して接合する。これにより、マザーパネル１１０が製造され得る。
マザー基板８１とマザー基板８３とは、マザー基板８３の対向面５ｂと、マザー基板８１の第１面５２ａとが向き合った状態で接合される。なお、マザー基板８３は、封止基板５の対向面５ｂに対応する対向面５ｂと、対向面５ｂとは反対側（裏側）の面である反対面８３ａと、を有している。
マザー基板８１とマザー基板８３との接合では、保護膜１０１の硬化も行う。保護膜１０１の硬化では、保護膜１０１の材料である感光性を有する樹脂に、紫外線を照射する。感光性を有する樹脂は、紫外線の照射を受けて硬化する。

紫外線の照射では、マザー基板８３側からマザー基板８３を介して保護膜１０１に紫外線を照射する方法が採用され得る。
紫外線の照射方法としては、マザー基板８１側からマザー基板８１を介して保護膜１０１に紫外線を照射する方法も採用され得る。しかしながら、被保護領域９７には、表示装置１の電気的な接続点となる図示しない端子部が設けられていることがある。このような場合に、マザー基板８３側からマザー基板８３を介して保護膜１０１に紫外線を照射する方法が、端子部による遮光を避ける観点から好ましい。
本実施形態では、マザー基板８１の第１面５２ａ側における被保護領域９７内に、図示しない端子部が設けられている。このため、紫外線の照射方法として、マザー基板８３側からマザー基板８３を介して保護膜１０１に紫外線を照射する方法が採用されている。

マザーパネル１１０の形成に次いで、図１４に示すように、マザー基板８３の厚みを薄くする。
マザー基板８３の厚みを薄くする工程では、例えばフッ酸などを用いたエッチング技術が活用され得る。本実施形態では、フッ酸をエッチャントとして、マザー基板８３の反対面８３ａにエッチングを施すことによってマザー基板８３の厚みを薄くする方法が採用されている。そして、マザー基板８３の反対面８３ａは、エッチングによって外向面５ａに変化する。
なお、マザー基板８３の厚みを薄くする工程では、マザーパネル１１０は、キャリアフィルム１０３に載置された状態で取り扱われる。キャリアフィルム１０３には、マザーパネル１１０側に図示しない粘着層が設けられている。マザーパネル１１０は、粘着層によってキャリアフィルム１０３に粘着されている。
マザーパネル１１０の外側には、図１５に示すように、キャリア１０４が設けられている。キャリア１０４は、キャリアフィルム１０３のマザーパネル１１０側に設けられており、粘着層によってキャリアフィルム１０３に粘着されている。キャリア１０４は、マザーパネル１１０の外側において、マザーパネル１１０を環状に囲んでいる。
マザーパネル１１０は、キャリアフィルム１０３を介してキャリア１０４によって支持される。

マザー基板８３の厚みを薄くする工程に次いで、図１６に示すように、マザー基板８３の外向面５ａにレジスト層１０７を形成する。レジスト層１０７には、基板領域８５ごとに、第１レジスト層１０７ａと、第２レジスト層１０７ｂと、第３レジスト層１０７ｃと、が含まれている。レジスト層１０７の形成では、例えば、フォトリソグラフィー技術が活用され得る。
第１レジスト層１０７ａは、少なくとも素子領域８９を覆う領域にわたって設けられる。第１レジスト層１０７ａの外縁は、シール領域８７の内縁よりも外側で、且つ第２シール領域９１の内縁よりも内側の範囲内にとどめられる。本実施形態では、第１レジスト層１０７ａを、シール領域８７の外縁によって囲まれる領域内にわたって形成する。

第２レジスト層１０７ｂは、被保護領域９７に重なる領域に設けられる。第２レジスト層１０７ｂは、第１レジスト層１０７ａから離間した状態で設けられる。第２レジスト層１０７ｂの外縁は、第２シール領域９１の内縁よりも内側の範囲内にとどめられる。本実施形態では、第２レジスト層１０７ｂを、第１レジスト層１０７ａから離間させた状態で、被保護領域９７に重なる領域にわたって形成する。
第３レジスト層１０７ｃは、基板領域８５の外側の領域に設けられる。第３レジスト層１０７ｃは、第１レジスト層１０７ａ及び第２レジスト層１０７ｂから離間した状態で設けられる。第３レジスト層１０７ｃは、第１レジスト層１０７ａ及び第２レジスト層１０７ｂを、基板領域８５の外側から囲んでいる。第３レジスト層１０７ｃの内縁は、第２シール領域９１の外縁よりも内側で、且つシール領域８７の外縁よりも外側にとどめられる。本実施形態では、第３レジスト層１０７ｃを、切断領域９５の外側にわたって形成する。
なお、レジスト層１０７を形成する工程においても、マザーパネル１１０は、キャリアフィルム１０３を介してキャリア１０４（図１５）に支持された状態で取り扱われる。

レジスト層１０７を形成する工程に次いで、図１７に示すように、マザーパネル１１０に溝１１１及び溝１１３を形成する。溝１１１は、切断領域９５に重なっている。溝１１３は、被保護領域９７に重なっており、第１レジスト層１０７ａと第２レジスト層１０７ｂとの間に位置している。
マザーパネル１１０に溝１１１及び溝１１３を形成する工程では、例えばフッ酸などを用いたエッチング技術が活用され得る。本実施形態では、フッ酸をエッチャントとして、マザー基板８３の外向面５ａにエッチングを施すことによって溝１１１及び溝１１３を形成する方法が採用されている。

なお、上述したレジスト層１０７は、マザー基板８３やマザー基板８１に比較して、溝１１１及び溝１１３の形成におけるエッチャントに対する耐性が高い。このため、マザー基板８１において、レジスト層１０７に重なる領域は、溝１１１及び溝１１３の形成におけるエッチングから保護される。また、シール材１７、第２シール材９９及び保護膜１０１も、それぞれ、マザー基板８３やマザー基板８１に比較して、溝１１１及び溝１１３の形成におけるエッチャントに対する耐性が高い。

マザーパネル１１０に溝１１１及び溝１１３を形成する工程では、マザー基板８３の外向面５ａ側からマザー基板８１側に向かってエッチングが進行する。切断領域９５に重なる領域においては、マザー基板８３を貫通し、且つマザー基板８１の途中までエッチングを施す。これにより、マザー基板８３を貫通し、且つマザー基板８１の途中で行き止まる溝１１１が形成され得る。
このとき、溝１１１におけるエッチングの進行では、基板領域８５内において、マザー基板８１とマザー基板８３との間は、シール材１７及び保護膜１０１によってマスクされる。
また、溝１１１におけるエッチングの進行では、基板領域８５よりも外側、すなわち第２シール領域９１及び第２シール領域９１の外側において、マザー基板８１とマザー基板８３との間は、第２シール材９９によってマスクされる。
上記により、本実施形態では、間隙領域９３内の切断領域９５にわたって溝１１１が形成され得る。

他方で、被保護領域９７に重なり、且つ第１レジスト層１０７ａと第２レジスト層１０７ｂとの間に位置する領域においては、マザー基板８３を貫通し、且つ保護膜１０１で行き止まる溝１１３が形成され得る。
このとき、溝１１３がマザー基板８３を貫通すると、保護膜１０１によってエッチングの進行が停止する。つまり、溝１１３においては、保護膜１０１がマスクとして機能し、溝１１３がマザー基板８３を貫通したところでエッチングの進行が停止する。これにより、被保護領域９７が保護膜１０１によって、溝１１１及び溝１１３の形成におけるエッチングから保護され得る。
なお、マザーパネル１１０に溝１１１及び溝１１３を形成する工程においても、マザーパネル１１０は、キャリアフィルム１０３を介してキャリア１０４（図１５）に支持された状態で取り扱われる。

マザーパネル１１０に溝１１１及び溝１１３を形成する工程に次いで、図１８に示すように、マザー基板８１の厚みを薄くする。
マザー基板８１の厚みを薄くする工程では、例えばフッ酸などを用いたエッチング技術が活用され得る。本実施形態では、フッ酸をエッチャントとして、マザー基板８１の反対面８１ａにエッチングを施すことによってマザー基板８１の厚みを薄くする方法が採用されている。そして、マザー基板８１の反対面８１ａは、エッチングによって第２面５２ｂに変化する。

なお、マザー基板８１の厚みを薄くする工程においても、マザーパネル１１０は、キャリアフィルム１０３を介してキャリア１０４（図１５）に支持された状態で取り扱われる。ただし、マザー基板８１の厚みを薄くする工程の前に、マザーパネル１１０の表裏の向きが入れ替えられる。マザー基板８１の厚みを薄くする工程では、マザー基板８３がキャリアフィルム１０３側に向けられる。
マザー基板８１の厚みを薄くする工程では、エッチングの深さが少なくとも溝１１１に到達するまで、マザー基板８１の厚みを薄くする。
マザー基板８１の厚みを薄くする工程により、マザーパネル１１０は、溝１１１を境にして複数に分断され得る。

マザー基板８１の厚みを薄くする工程によって、マザーパネル１１０から、図１９に示す複数の個別パネル１１５が切り出される。個別パネル１１５には、保護膜１０１と、不要基板１１７と、が含まれている。不要基板１１７は、被保護領域９７において、保護膜１０１に重なっている。
マザー基板８１の厚みを薄くする工程に次いで、基板５１から保護膜１０１を除去することによって、図２に示す表示装置１が製造され得る。本実施形態では、基板５１から保護膜１０１を剥離することによって、基板５１から保護膜１０１を除去する方法が採用されている。

ここで、保護膜１０１を構成する材料は、硬化後に紫外線の照射や加熱を受けると、気体を発生（発泡）する性質を有している。本実施形態では、保護膜１０１に不要基板１１７側から紫外線を照射することによって保護膜１０１の材料を発泡させる方法が採用されている。このとき照射する紫外線の照射エネルギーは、保護膜１０１を硬化させるときに照射する紫外線の照射エネルギーよりも高く設定される。
本実施形態では、紫外線の照射によって保護膜１０１の材料が発泡するので、保護膜１０１を基板５１から剥離しやすくすることができる。

本実施形態において、マザー基板８１が第１基板に対応し、マザー基板８３が第２基板に対応し、選択トランジスター３１や駆動トランジスター３３、有機ＥＬ素子３７がそれぞれ電子素子に対応している。
また、マザー基板８１とマザー基板８３とを接合する工程が接合工程に対応している。
また、マザー基板８３にレジスト層１０７を形成する工程がレジスト形成工程に対応している。
また、マザーパネル１１０に溝１１１及び溝１１３を形成する工程が溝形成工程に対応している。
また、マザー基板８１の厚みを薄くする工程が薄化工程に対応している。
また、被保護領域９７に保護膜１０１を設ける工程が保護膜形成工程に対応している。
また、シール領域８７にシール材１７を設ける工程がシール工程に対応している。
また、基板５１から保護膜１０１を除去する工程が除去工程に対応している。
また、マザーパネル１１０に溝１１１を形成する工程がエッチング工程に対応している。

本実施形態では、マザーパネル１１０において、マザー基板８１とマザー基板８３との間に設けられるシール材１７と第２シール材９９とが、平面視で切断領域９５を仕切っている。シール材１７と第２シール材９９とは、それぞれ、マザー基板８１及びマザー基板８３に比較して、溝１１１を形成するためのエッチングに対する耐性が高い。これらのことから、マザー基板８３の外向面５ａ側からエッチングを施すことによって、マザー基板８３を貫通してマザー基板８１にまたがる溝１１１を形成することができる。つまり、本実施形態の方法を採用すれば、互いに対向する２枚の基板のうちの一方から、これらの２枚の基板にまたがってエッチングを施すことが可能となる。

また、本実施形態では、表示装置１の縁端面（基板５１や封止基板５の側面）をエッチングで形成するので、例えば切削加工や研削加工などの機械加工に比較して、表示装置１の縁端面に微小なクラックが発生することを低く抑えやすくすることができる。このため、表示装置１における基板５１や封止基板５に、微小なクラックに起因する割れが発生することを低く抑えやすくすることができる。この結果、表示装置１の信頼性を向上させやすくすることができる。
さらに、本実施形態では、マザー基板８３の厚みを薄くする工程、及びマザー基板８１の厚みを薄くする工程のそれぞれにおいて、エッチング技術が活用されている。このため、例えば切削加工や研削加工などの機械加工で薄くする場合に比較して、封止基板５や基板５１の信頼性を一層向上させやすくすることができる。

また、本実施形態では、マザー基板８１とマザー基板８３との間に、平面視で被保護領域９７に重なる保護膜１０１を設けるので、溝１１３の形成におけるエッチングから被保護領域９７を保護することができる。これにより、基板５１に、封止基板５よりも突出した張り出し部を形成することができる。
また、本実施形態では、保護膜１０１とシール材１７とを互いに接触させた状態で設けるので、溝１１３を形成するときに、保護膜１０１とシール材１７との間からエッチャントがマザー基板８１側に進入することを極めて低く抑えることができる。このため、基板５１にエッチングによる損傷が発生することを低く抑えやすくすることができる。これにより、基板５１の信頼性を一層向上させることができ、この結果、表示装置１の信頼性を向上させることができる。

なお、本実施形態では、表示装置１の製造方法において、マザー基板８３の厚みを薄くしてから、マザーパネル１１０に溝１１１及び溝１１３を形成する順序が採用されている。しかしながら、マザー基板８３の厚みを薄くする工程と、溝１１１及び溝１１３を形成する工程との順序は、これに限定されない。マザー基板８３の厚みを薄くする工程と、溝１１１及び溝１１３を形成する工程との順序としては、マザーパネル１１０に溝１１１及び溝１１３を形成してから、マザー基板８３の厚みを薄くする順序も採用され得る。
溝１１１及び溝１１３を形成してから、マザー基板８３の厚みを薄くする順序では、マザー基板８３の厚みを薄くするためのエッチングで、溝１１１の深さが深くなることがある。このことを考慮して、溝１１１の及び溝１１３を形成する工程において、溝１１１の深さを浅く設定する方法が採用され得る。

本実施形態では、複数の画素９が設定され、画素９ごとに有機ＥＬ素子３７を有する表示装置１を例に説明したが、実施の形態はこれに限定されない。実施の形態としては、有機ＥＬ素子３７を表示領域１１にわたって一連した状態で設けた照明装置などの形態もある。このような照明装置は、例えば液晶表示装置などの光源に好適である。

また、本実施形態では、絶縁膜５７が光透過性を有する材料で構成されているが、絶縁膜５７の材料はこれに限定されない。絶縁膜５７の材料としては、光吸収性が高い材料も採用され得る。絶縁膜５７の材料に光吸収性が高い材料を採用すれば、隣り合う画素９同士間における遮光性が高められる。これにより、表示におけるコントラストを向上させやすくすることができ、表示品位を向上させやすくすることができる。

また、本実施形態では、有機層４１からの光を封止基板５を介して表示面７から射出するトップエミッション型の有機ＥＬ装置を例に説明したが、有機ＥＬ装置はこれに限定されない。有機ＥＬ装置は、有機層４１からの光を素子基板３を介して底面１３から射出するボトムエミッション型も採用され得る。
ボトムエミッション型の場合、有機層４１からの光が底面１３から射出されるので、底面１３側に表示面７が設定される。つまり、ボトムエミッション型では、表示装置１の底面１３と表示面７とが入れ替わる。そして、ボトムエミッション型では、底面１３側が上側に対応し、表示面７側が下側に対応する。

また、本実施形態では、有機層４１をインクジェット法で形成する場合を例に説明したが、有機層４１の形成方法は、これに限定されず、蒸着法も採用され得る。

また、本実施形態では、表示装置１として有機ＥＬ装置を例に説明したが、表示装置１はこれに限定されない。表示装置１としては、光を変調することができる液晶を有する液晶装置も適用され得る。液晶装置の場合、マザー基板８１にシール材１７を設けてから、素子領域８９に液晶を配置する方法が採用され得る。このような方法は、滴下法（ＯＤＦ法とも呼ばれる）として知られている。
また、マザー基板８１は、有機ＥＬ装置や液晶装置への適用に限定されず、半導体用シリコン基板や、半導体装置、太陽電池などの種々の電子機器にも適用され得る。

上述した表示装置１は、例えば、図２０に示す電子機器５００の表示部５１０に適用され得る。この電子機器５００は、携帯電話機である。この電子機器５００は、操作ボタン５１１を有している。表示部５１０は、操作ボタン５１１で入力した内容や着信情報を始めとする様々な情報について表示を行うことができる。この電子機器５００では、表示部５１０に表示装置１が適用されているので、表示部５１０における表示品位を向上させやすくすることができる。

なお、電子機器５００としては、携帯電話機に限られず、モバイルコンピューター、デジタルスチルカメラ、デジタルビデオカメラ、カーナビゲーションシステム用の表示機器などの車載機器、オーディオ機器等の種々の電子機器が挙げられる。

１…表示装置、３…素子基板、５…封止基板、５ａ…外向面、５ｂ…対向面、７…表示面、９…画素、１３…底面、１６…接着剤、１７…シール材、３１…選択トランジスター、３３…駆動トランジスター、３７…有機ＥＬ素子、３９…画素電極、４１…有機層、５１…基板、５２ａ…第１面、５２ｂ…第２面、５３…素子層、６１…正孔注入層、６３…正孔輸送層、６５…発光層、８１…マザー基板、８１ａ…反対面、８３…マザー基板、８３ａ…反対面、８５…基板領域、８７…シール領域、８９…素子領域、９１…第２シール領域、９３…間隙領域、９５…切断領域、９７…被保護領域、９９…第２シール材、１０１…保護膜、１０７…レジスト層、１０７ａ…第１レジスト層、１０７ｂ…第２レジスト層、１０７ｃ…第３レジスト層、１１０…マザーパネル、１１１…溝、１１３…溝、１１５…個別パネル、１１７…不要基板、５００…電子機器、５１０…表示部、５１１…操作ボタン。

Claims

電子素子を有する第１基板と、前記電子素子を介して前記第１基板に対向する第２基板とを、平面視で前記電子素子に重なる領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材と、前記シール領域の外側で前記シール領域から離間し、且つ前記シール領域を囲む第２シール領域に設けられた第２シール材とを介して接合する接合工程と、
前記接合工程の後に、平面視で前記シール領域と前記第２シール領域との間の隙間の領域である間隙領域に、前記第１基板及び前記第２基板のうちの一方の基板から他方の基板に向けて、前記一方の基板を貫いて前記他方の基板の途中まで、前記シール材及び前記第２シール材をマスクとしてエッチングを施すことによって溝を形成する溝形成工程と、
前記溝形成工程の後に、前記他方の基板の前記電子素子側とは反対側の面から、少なくとも前記溝に到達するまで、前記他方の基板の厚みを薄くする薄化工程と、
前記接合工程の前に、前記第１基板及び前記第２基板の少なくとも一方における前記電子素子側の面において、平面視で、前記間隙領域内で前記第２シール領域から離間した領域である被保護領域に、前記第１基板及び前記第２基板よりも前記エッチングに対する耐性が高い材料で保護膜を形成する保護膜形成工程と、を含む、
ことを特徴とする電子機器の製造方法。
前記薄化工程では、前記他方の基板にエッチングを施すことによって厚みを薄くする、ことを特徴とする請求項１に記載の電子機器の製造方法。
前記薄化工程の後に、前記保護膜を前記他方の基板から除去する除去工程を含む、ことを特徴とする請求項１又は２に記載の電子機器の製造方法。
前記除去工程では、前記保護膜を前記他方の基板から剥離することによって除去する、ことを特徴とする請求項３に記載の電子機器の製造方法。
前記保護膜を構成する材料は、紫外光の照射及び加熱の少なくとも一方により気体を発生する材料を含んでいる、
ことを特徴とする請求項４に記載の電子機器の製造方法。
前記接合工程の前に、前記シール材を前記シール領域に設けるシール工程を有し、
前記シール工程、前記保護膜形成工程及び前記接合工程のうちの少なくとも１つの工程において、前記シール材と前記保護膜とを接触させる、
ことを特徴とする請求項１乃至５のいずれか一項に記載の電子機器の製造方法。
前記溝形成工程の前に、前記一方の基板の前記電子素子側とは反対側の面に、前記溝の形成における前記エッチングに対するレジスト層を形成するレジスト形成工程を含む、
ことを特徴とする請求項１乃至６のいずれか一項に記載の電子機器の製造方法。
前記レジスト形成工程では、
平面視で、少なくとも前記素子領域を覆う第１レジスト層と、前記第１レジスト層から離間し、且つ前記被保護領域に重なる第２レジスト層と、前記第１レジスト層及び前記第２レジスト層から離間し、且つ前記第１レジスト層及び前記第２レジスト層を外側から囲む第３レジスト層と、を形成し、
前記第１レジスト層の外縁を、前記シール領域の内縁よりも外側で、且つ前記第２シール領域の内縁よりも内側の範囲内にとどめ、
前記第３レジスト層の内縁を、前記第２シール領域の外縁よりも内側で、且つ前記シール領域の外縁よりも外側にとどめる、
ことを特徴とする請求項７に記載の電子機器の製造方法。
電子素子を有する第１基板と、前記電子素子を介して前記第１基板に対向する第２基板とを、平面視で前記電子素子に重なる領域である素子領域の外側で前記素子領域を囲むシール領域に設けられたシール材と、前記シール領域の外側で前記シール領域から離間し、且つ前記シール領域を囲む第２シール領域に設けられた第２シール材とを介して接合する接合工程と、
前記接合工程の後に、平面視で前記シール領域と前記第２シール領域との間の隙間の領域である間隙領域に、前記第１基板及び前記第２基板のうちの一方の基板から他方の基板にまたがって、前記シール材及び前記第２シール材をマスクとしてエッチングを施すエッチング工程と、を含む、
ことを特徴とする電子機器の製造方法。