JP5565732B2 - 有機薄膜トランジスタ - Google Patents

有機薄膜トランジスタ Download PDF

Info

Publication number
JP5565732B2
JP5565732B2 JP2010501587A JP2010501587A JP5565732B2 JP 5565732 B2 JP5565732 B2 JP 5565732B2 JP 2010501587 A JP2010501587 A JP 2010501587A JP 2010501587 A JP2010501587 A JP 2010501587A JP 5565732 B2 JP5565732 B2 JP 5565732B2
Authority
JP
Japan
Prior art keywords
dielectric layer
channel region
dielectric
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010501587A
Other languages
English (en)
Other versions
JP2010524218A (ja
Inventor
ホールズ,ジョナサン
ホワイティング,グレゴリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2010524218A publication Critical patent/JP2010524218A/ja
Application granted granted Critical
Publication of JP5565732B2 publication Critical patent/JP5565732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は有機薄膜トランジスタに関する。
トランジスタは2つの主要種類、すなわち、バイポーラ接合トランジスタと電界効果トランジスタとに分類できる。2つの種類は、チャンネル領域において半導体材料を介在させた3つ電極を備える共通の構造を持つ。バイポーラ接合トランジスタの3つの電極はエミッタ、コレクタ、ベースとして知られるのに対して、電界効果トランジスタでは、この3つの電極はソース、ドレイン、ゲートとして知られる。バイポーラ接合トランジスタは、エミッタ・コレクタ間の電流がベース・エミッタ間を流れる電流によって制御されるので、電流動作型デバイスと記述してもよい。これに対して、電界効果トランジスタは、ソース・ドレイン間を流れる電流がゲート・ソース間の電圧によって制御されるので、電圧動作型デバイスと記述してもよい。
また、トランジスタは、正電荷キャリア(正孔)を伝導する半導体材料から構成されるか負電荷キャリア(電子)を伝導する半導体材料から構成されるかによってp型とn型に分類できる。半導体材料は、電荷を受容、伝導、提供できる能力に応じて選択してもよい。半導体材料の正孔や電子を受容、伝導、提供できる能力は、その材料に不純物を加えることによって強化可能である。ソース電極及びドレイン電極に使用する材料は、正孔又は電極を受容・注入する能力に応じて選択してよい。例えば、p型トランジスタデバイスは、正孔を受容、伝導、提供するのに効率的な半導体材料を選択し、その半導体材料から正孔を注入・受容するのに効率的な材料をソース電極及びドレイン電極用に選択することによって形成することができる。これらの電極のフェルミ準位と半導体材料のHOMO準位とのエネルギー準位を上手く整合させると、正孔の注入及び受容を強化することができる。これに対して、n型トランジスタデバイスは、電子を受容、伝導、提供するのに効率的な半導体材料を選択し、その半導体材料に電子を注入し、その半導体材料から電子を受容するのに効率的な材料をソース電極及びドレイン電極用に選択することによって形成することができる。これらの電極のフェルミ準位と半導体材料のLUMO準位とのエネルギー準位を上手く整合させると、電子の注入及び受容を強化することができる。
トランジスタは前記成分を薄膜に堆積させて薄膜トランジスタを形成することによって形成することができる。有機材料をこのようなデバイスにおける半導体材料として使用することは、有機薄膜トランジスタ(OTFT)として知られている。OTFTは溶液処理などの低コストで低温の方法で製造できる。更に、OTFTは、可撓性プラスチック基板と両立可能であり、ロールツーロール法で可撓性基板上にOTFTを大量生産する可能性を提供する。
有機薄膜トランジスタの構成には種々のものが知られる。こうしたデバイスの1つは、絶縁ゲート電界効果トランジスタである。絶縁ゲート電界効果トランジスタは、チャンネル領域において間に半導体材料を配置したソース電極及びドレイン電極と、半導体材料に隣接配置したゲート電極と、チャンネル領域においてゲート電極と半導体材料の間に配置した絶縁材料の層とを備えている。
このような有機薄膜トランジスタの一例を図1に示す。図示の構造は、基板(図示せず)上に配置してよく、間隔を空けたソース電極2及びドレイン電極4を有し、チャンネル領域6が両電極間に位置する。有機半導体(OSC)8はチャンネル領域6に堆積させるが、ソース電極2及びドレイン電極4上の少なくとも一部に伸張してもよい。誘電体の絶縁層10は有機半導体8上に堆積させるが、ソース電極2及びドレイン電極4上の少なくとも一部に伸張してもよい。最後に、ゲート電極12を絶縁層10上に堆積させる。ゲート電極12はチャンネル領域6上に位置するが、ソース電極2及びドレイン電極4上の少なくとも一部に伸張してもよい。
上述の構造は、ゲートがデバイスの上面側に配置するので、トップゲート型有機薄膜トランジスタとして知られる。また、ゲートをデバイスの底面側に設けて所謂ボトムゲート型有機薄膜トランジスタを形成することも知られる。
このようなボトムゲート型有機薄膜トランジスタの一例を図2に示す。図1と図2に示す構造同士の関係をより明確に示すために、対応する部分には同じ参照番号が使用されている。図2に示すボトムゲート型構造は、誘電体の絶縁層10を表面に堆積された基板1上に堆積させたゲート電極12を有する。ソース電極2及びドレイン電極4は誘電体の絶縁層10上に堆積させる。ソース電極2及びドレイン電極4は間隔を空けられ、その間にはゲート電極上にチャンネル領域6が配置される。有機半導体(OSC)8はチャンネル領域6に堆積させるが、ソース電極2及びドレイン電極4上の少なくとも一部に伸張してもよい。
チャンネルの導電率は、ゲートにおける電圧の印加によって変更可能である。このようにしてトランジスタは、印加されるゲート電圧を用いてスイッチオンオフ可能である。有機薄膜トランジスタに対して実現可能なドレイン電流は、そのデバイスのアクティブ領域(ソース電極・ドレイン電極間のチャンネル)における誘電体の厚さに反比例する。従って、低動作電圧で高ドレイン電流を実現するためには、有機薄膜トランジスタはチャンネル領域において薄い誘電体層を持たなければならない。
それ故、低動作電圧で高ドレイン電流を実現するためには、チャンネル領域では薄い誘電体層が望ましい。しかし、非常に薄い誘電体層(<100nm)を溶液処理するのは一般的には困難である。というのも、この結果、しばしば、この薄い誘電体層における欠陥によってゲート電極への実質上の漏出路が生じるからである。したがって、薄い誘電体層は、しばしば、誘電体層の両側に存在する金属被膜間の短絡あるいは漏出路となり、寄生容量の増加に繋がり得る。
図1及び2に示すような従来の構成では、この問題は、ゲート絶縁材料の厚さを増加することによって解決できるかも知れない。しかし、ゲート絶縁材料の厚さをチャンネル領域において増加させると、トランジスタをスイッチオンするのにより大きな電圧が必要となり、所定の電流を達成するためにはより大きな動作電圧が必要となる。例えば、有機誘電体では、約1mのフィルムを信頼性高くスピン堆積して良好な均質フィルムを提供することができる。しかし、このような誘電体層は、妥当な動作電流を達成するためにゲートに30〜60ボルトの電圧を印加しなければならなくなるかも知れない。
従って、1つの解決策は、ゲートとソース・ドレインが重なる領域でゲート絶縁材料の厚さを増加させるだけにしてチャンネル領域では薄い誘電体層を提供することであろう。このような解決策は以下で述べる文献から知られる。
米国特許出願公開第2006/060855号明細書は、ゲートとソース電極・ドレイン電極が重なる領域においてのみ追加絶縁層を有するトップゲート型デバイスを開示した。この追加絶縁層は、主要なゲート誘電体層上に堆積させ、ゲートの堆積前にパターニングされる。本文献に開示される別のトップゲート型デバイス構成では、ゲート絶縁体材料の単一層を堆積させる。ゲート絶縁体は、ゲート電極の下でかつソース領域及びドレイン領域の上に堆積するゲート絶縁体が有機半導体層のチャンネル領域上に堆積するゲート絶縁体の一部の厚さよりも大きくなるようにマスキングすることによって形成される。あるいは、ゲート絶縁体は、有機半導体層の全上面上にゲート絶縁体を堆積した後に、有機半導体層のチャンネル領域上に堆積したゲート絶縁体の少なくとも一部を除去することによって形成することも可能である。
米国特許出願公開第2006/220022号明細書は、可変の厚さを持つゲート絶縁層を有するトップゲート型デバイスを開示した。このゲート絶縁層は、チャンネルを覆うその中央領域においてより薄く、ゲートがソース・ドレインに重なる周辺領域においてより厚くなっている。このゲート絶縁層の厚さの変化は、周辺領域がチャンネル上の中央領域より早く乾くように形成中の層の乾燥速度を調整することによって実現される。その結果、中央領域よりも多くの材料が周辺領域に析出する。
上述の構成のどちらにも付随する1つの問題は、追加誘電体を有機半導体層上に堆積する必要があり、それによって有機半導体層を損傷するかも知れないという点である。上述の構成のどちらにも付随する別の問題は、ゲート誘電体層の薄い部分をチャンネル領域に整列させることなど、デバイスにおいて重なり合う層を全て整列させることは難しいという点である。更に又、チャンネル領域への有機半導体材料の閉じ込めも問題となる可能性がある。
米国特許出願公開第2006/060855号明細書に開示の構成に付随する更なる問題は、誘電体層をパターニングするための追加マスキング工程を必要とする点である(特許文献1参照)。
米国特許出願公開第2006/220022号明細書に開示の構成に付随する更なる問題は、均一な特性を持つデバイスを形成するには再現可能な方法で可変の厚さを持つゲート誘電体層を形成するのが難しいかも知れない点である(特許文献2参照)。
特開2005−108949号公報は、ゲート誘電体と有機半導体との接触領域がゲート誘電体とソース電極・ドレイン電極との接触領域から10〜40nmの高さだけずらされたOTFTを開示した。この構成は、寄生容量を減少させるために提供されるものではない。また、有機半導体は溶液処理法ではなく熱蒸発によって堆積させる(特許文献3参照)。
米国特許出願公開第2006/060855号明細書 米国特許出願公開第2006/220022号明細書 特開2005−108949号公報
本発明の実施例の目的は上述の問題点の1つ以上に対して解決策を提供することである。
本発明の第1の態様によれば、有機薄膜トランジスタを形成する方法が提供され、この方法は、チャンネル領域を介在させたソース電極及びドレイン電極と、ゲート電極と、前記ソース電極及びドレイン電極と前記ゲート電極の間に配置した誘電体層とを備える構造を提供する工程と、前記ソース電極及びドレイン電極をマスクとして用いて前記誘電体層をパターニングし、前記チャンネル領域に隣接する誘電体の領域よりも薄い誘電体の領域を前記チャンネル領域に形成する工程とを含んでいる。
本発明の一実施例によれば、ボトムゲート型有機薄膜トランジスタを形成する方法が提供され、この方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上に誘電体層を形成する工程と、前記ゲート電極上に位置するチャンネル領域を間に置いて間隔を隔てるようにソース電極及びドレイン電極を前記誘電体層上に形成する工程と、前記ソース電極及びドレイン電極をエッチングマスクとして用いて前記チャンネル領域における前記誘電体層をエッチングして前記チャンネル領域における前記誘電体層の厚さを減少させる工程と、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域において有機半導体材料の層を形成する工程とを含んでいる。
本発明の実施例は、ソース電極・ドレイン電極とゲート電極が重なり合う有機薄膜トランジスタの周囲領域においてより厚い誘電体領域を設ける。このより厚い領域は、ゲートの周囲領域をソース及びドレインから隔離して容量とソース及びドレインへのゲート漏出とを最小化する働きを持つ。動作電圧を最小化するために、ソース電極及びドレイン電極間のチャンネル領域により薄い誘電体領域が設けられる。
更に又、ソース電極及びドレイン電極をエッチングマスクとして用いることによって、誘電体層のより薄い領域は電極層に自動的に整列される。また、ソース電極及びドレイン電極をエッチングマスクとして用いることによって、誘電体層をパターニングしてチャンネル領域において誘電体層のより薄い領域を形成するのに更なるマスキング工程を必要としない。
誘電体層のエッチング後には、有機半導体材料が配置されるウェルが形成される。このウェルはチャンネル領域に半導体材料を収容する働きを持つ。更に又、有機半導体層の堆積前に誘電体層を堆積するので、有機半導体層を損傷することなしに誘電体層を堆積しエッチングすることができる。この構造は、公知の堆積及びエッチング技術を使用する再現可能な方法で形成でき、低動作電圧で低容量でソース及びドレインへのゲート漏出も低いという均一な特性を持つデバイスを生産することができる。
本発明の別の一実施例によれば、トップゲート型有機薄膜トランジスタを形成する方法が提供され、この方法は、チャンネル領域を間に置いて間隔を隔てるようにソース電極及びドレイン電極を透明基板上に形成する工程と、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域において有機半導体材料の層を形成する工程と、前記有機半導体材料層上に誘電体層を形成し、光を前記透明基板に投影して前記チャンネル領域における前記誘電体層を処理し、前記ソース電極及びドレイン電極上の前記誘電体層の領域に対して優先的にエッチングされうる前記誘電体層の領域を前記チャンネル領域に形成する工程と、前記チャンネル領域における前記誘電体層の前記領域をエッチングして前記チャンネル領域における前記誘電体層の厚さを減少させる工程と、少なくとも前記チャンネル領域において前記誘電体層上にゲート電極を堆積する工程とを含んでいる。
本発明の本実施例は、本発明の先述の実施例によって提供されるボトムゲート型有機薄膜トランジスタと同様の有利な特性を持つトップゲート型有機薄膜トランジスタを提供する。
これらの実施例は全て、トップゲート型でもボトムゲート型でも、ソース電極及びドレイン電極は誘電体層をパターニングするためのマスクとして働き、ソース電極及びドレイン電極がゲート電極に重なるかも知れないチャンネル領域の周囲における誘電体の領域よりも薄い誘電体の領域をチャンネル領域に設ける。
本発明の実施例は、ソース電極及びドレイン電極によって画成されるチャンネル領域に対してこの誘電体層のより薄い領域を自動整列させる。この自動整列処理によって処理工程を減らすことができ、チャンネル領域から離れた重なり領域においてソース・ドレインとゲートの間に厚い誘電体層を生じる。この解決策は、また、ゲートの物理的な幅を、容量及び電流漏出の不適当な増加なしに拡大可能に(即ち、ゲートを印刷可能に)する。即ち、重なり領域により厚い誘電体領域が設けられるので、電極間の大きな重なりは容量や電流漏出を不適当に増加させない。従って、本発明の実施例は、容量やゲート漏出を減少しながらソース電極及びドレイン電極間のチャンネル領域に薄い誘電体領域を整列可能とする単純な製法を提供する。更に、ゲートは印刷、または、他の単純なパターニング技術を用いて堆積可能となる。
本発明の他の利点は、誘電体層は、例えば、発光ディスプレイにおいて、ゲート金属被覆とソース・ドレイン金属被覆によって画成される行列間の絶縁スペーサとして働くように要求されてもよい点である。この場合、より厚い誘電体は、寄生容量、漏出、行列交点における短絡確率を減少するように求められる。もしエッチバック技術がなければ、より厚い誘電体層のために有機薄膜トランジスタは高ゲート電圧を必要条件とすることになるだろう。
更に又、ある領域では、露出した誘電体を薄くしない方が好ましいかも知れない。例えば、後の金属被覆(例えば、発光ディスプレイにおける陰極電極層)は基板上の金属被膜から十分に間隔を置いた方が好ましい。この場合、エッチングを阻止あるいは遅延する保護層を表面に堆積し、パターニングしてもよい。保護層の例としては、写真印刷術を用いてパターニング可能なフォトレジストがある。保護層はインクジェット印刷で堆積してもよい。
本発明の他の態様によれば、基板と、基板上に配置したゲート電極と、前記ゲート電極上に配置した誘電体層と、前記ゲート電極上に位置するチャンネル領域を間に置いて間隔を隔てるように前記誘電体層上に配置したソース電極及びドレイン電極と、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域に配置した有機半導体材料の層を備える有機薄膜トランジスタが提供される。この有機薄膜トランジスタにおいて、前記ソース電極及びドレイン電極間の前記チャンネル領域における前記誘電体層は前記ソース電極及びドレイン電極の下の領域よりも薄い。
本発明の他の態様によれば、チャンネル領域を間に置いて間隔を隔てるように透明基板上に配置したソース電極及びドレイン電極と、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域に配置した有機半導体材料の層と、前記有機半導体材料層上に配置した誘電体層と、少なくとも前記チャンネル領域において前記誘電体層上に配置したゲート電極とを備える有機薄膜トランジスタが提供される。この有機薄膜トランジスタにおいて、前記ソース電極及びドレイン電極間の前記チャンネル領域における前記誘電体層は前記ソース電極及びドレイン電極上の領域よりも薄く、前記誘電体のより薄い領域は、前記誘電体層のより厚い領域を形成する材料に対して優先的にエッチングされうる材料から構成される。
ここで本発明を付属図面を参照して更に詳細に説明するが、これは例示に過ぎない。
図1は、従来構成によるトップゲート型有機薄膜トランジスタを示す図である。 図2は、従来構成によるボトムゲート型有機薄膜トランジスタを示す図である。 図3は、本発明の一実施例による有機薄膜トランジスタを形成するのに関わる方法工程を示す図である。 図4は、本発明の代替実施例による有機薄膜トランジスタを形成するのに関わる方法工程を示す図である。
図3に、本技術を実施する一例としての方法を概略的に図示する。
まず初めに、ゲート電極12、肉厚誘電体層10(約1〜5μm)の形成によって基板を用意する。肉厚誘電体層10はポリマー又はSiOなどの無機材料から形成可能である。その後ソース接触2及びドレイン接触4を堆積する(これはボトムゲート型、ボトム接触型トランジスタ構造である)。
その後、工程1において制御された方法で誘電体層10をエッチバックする。この時、ソース接触2・ドレイン接触4がエッチングの自動整列マスクとしての役割を果たす。このエッチングは、誘電体層を完全にエッチングしてしまわないように制御できるならば、ドライエッチング技術でもウェットエッチング技術でもどちらで実施することも可能である。好適には、誘電体領域はその元の厚さの半分以上(即ち、パターニング前後の肉厚比が2:1以上)まで薄くする。基板表面から測定される誘電体層の厚さは、一般的には、ゲート電極の被覆を提供すると共にチャンネル領域外で寄生容量を減らすのに十分な厚さを提供するためには、1000nm超である。一般的に、ゲート電極と重複する誘電体層は300nm超の厚さになるまで堆積され、少なくとも300nmの深さまでパターニングされてより肉薄領域を形成する。
チャンネル領域における誘電体界面の物理および化学特性はデバイス動作にとって重要となりうるので、任意工程ではあるが、エッチング工程によって生じた誘電体表面の損傷を工程2で示すように修復してもよい。これは、例えば、自己組織化単層膜(SAM)などの蓋層14を、露出した誘電体表面に堆積することによって行うことができる。
SAM材料の例としては、SiOや他の酸化表面に付着物を形成する材料であるトリクロロシラン類がある。更に、このようなトリクロロシラン類には、オクタデシルトリクロロシランやフェニルエチルトリクロロシランがある。有機誘電体を使用するならば、例えば酸素プラズマ処理による酸化表面の形成によってトリクロロシランSAMの付着を確実にする必要があるかも知れない。
蓋層に他の材料を使用してもよい。これには、選択された特定の誘電体と共有結合を形成する紫外線活性化材料が含まれる。この種の反応は、表面における特定の化学基と相互作用するラジカル化学によって進行してもよい。この層は好適には連続的であり、高品質上面を形成し、下層のエッチングされた誘電体表面によく付着するものであるが、これらの材料で必ずしも自己組織化単層膜を形成しなければならないというわけではない。
その後有機薄膜トランジスタは、工程3に示すように有機半導体層8の堆積によって完成される。
結果として生じたトランジスタは、背景技術の部分で前述した図2に示す構造と同様な構造を持つ。分かりやすくするために、共通な層には図2と同じ参照番号が使用されている。重要な相違点は、図3の最終構造に示す構成では、誘電体の肉薄領域がチャンネル領域に堆積される一方、ソース及びドレインの下には誘電体の肉厚領域が設けられる点である。これらの誘電体肉厚領域は、ゲート電極の周囲領域をソース及びドレインから隔離し、容量及びソース・ドレインへのゲート漏出を最小化する。誘電体肉厚領域には、有機半導体材料が堆積されるウェルを形成する役割もある。ウェルが非常に深く作られると、ソース・ドレイン間の導電路長が増加することになるかも知れない。これは、有機半導体の電荷キャリアは誘電体近くのチャンネルの領域に輸送される傾向があるためである。従って、電荷キャリアはソースからウェルの基部内まで移動し、チャンネル領域を横切ってドレインまで戻る可能性がある。この場合、深いウェルが望ましいならば、ソース・ドレイン間の導電路長を減少させるために、ウェルの側面を金属化してもよい。
図3は、基板1が不透明又は透明であるボトムゲート型有機薄膜トランジスタを形成する方法の工程を示す。これに対して、図4は、下で述べられるトップゲート型有機薄膜トランジスタの形成に関わる方法の工程を示す。
まず初めに、ソース電極2及びドレイン電極4、有機半導体材料層8、肉厚誘電体層10(約1〜5μm)の形成によって透明基板1を用意する。肉厚誘電体層10は架橋ポリマーから形成可能である。この架橋は紫外光線への露光によって破壊可能である。
図4の工程1では、紫外光線を基板1に投射する。ソース電極2及びドレイン電極4がマスクとして働き、ソース・ドレイン間に位置する誘電体層10の領域16だけが露光されて誘電体層を形成するポリマーの架橋を破壊する。
工程3では、チャンネル領域における非架橋誘電体を優先的にエッチングする腐食液で誘電体層を制御可能にエッチングする。その結果、チャンネル領域には誘電体の肉薄部分が残される一方、ソース及びドレイン上には誘電体の肉厚架橋領域がそのまま残る。
最後に、工程3で、ゲート電極12を堆積する。任意に、図3の工程2に示すようにゲート電極を堆積する前に修復工程を設けることも可能である。
誘電体層を架橋し、チャンネル領域の架橋を破壊するためにチャンネル領域の誘電体層をUV処理するのにソース及びドレインをマスクとして使用する工程は、図3に示す方法で追加工程として用いてもよい。これは、腐食液がソース及びドレインを下方腐食するのを防ぐためにも有用である。
ある実施例では、架橋を紫外線処理で破壊可能な架橋可能材料など、特定種の材料を誘電体層に利用してもよい。しかし、誘電体層は、堆積可能で制御可能にエッチングできるなどのような絶縁材料から形成してもよい。誘電体は溶液処理可能なものでもよい。例えば、誘電体層は、容易にスピンコート及びパターニングが可能なポリイミドなどの有機フォトレジストでもよい。あるいは、誘電体層は、SiOなどの無機材料でもよい。このような材料の堆積とパターニングは当業において周知であり、ここではその詳細は述べない。
有機半導体材料は、例えばスピンコートやインクジェット印刷によって溶液から堆積可能な溶液処理可能なものでもよい。有機半導体材料は、ポリマーやデンドリマーから構成されてもよい。これらは良好な溶液処理可能材料であることが判明しているからである。このような多くの半導体材料、例えば、有機発光デバイスで利用される共役ポリマーやデンドリマーが当業では公知である。
ゲート電極は、当業で公知である他の簡単なパターニング技術を用いて印刷あるいは堆積することができる。
誘電体層のより肉厚領域は、ディスプレイ(例えばアクティブマトリックス有機発光ディスプレイ)などの装置におけるより低レベルの金属被膜とより高レベルの金属被膜の間のトラック漏出を減少させるのに利用してもよい。
本発明に適用可能な材料や処理の更なる詳細を以下に述べる。
(基板)
基板は剛性または可撓性である。剛性基板はガラス又はシリコンから選択してよく、可撓性基板は薄肉ガラスまたはポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート、ポリイミドなどのプラスチックから構成されてもよい。
有機半導体材料は、適当な溶媒を使用して溶液処理可能にしてもよい。溶媒の例としては、トルエンやキシレンなどのモノ又はポリアルキルベンゼン、テトラリン、クロロホルムがある。好適な溶液堆積技術としては、スピンコートやインクジェット印刷がある。他の溶液堆積技術としては、ディップコート、ロール印刷、スクリーン印刷がある。溶液をノズルから投入する場合、印刷処理は連続であっても不連続であってもよい。例えば、連続処理では一続きの細長い有機半導体材料がノズルから投入されるのに対し、不連続印刷処理では不連続な液滴がノズルから投入される。
(有機半導体材料)
好適な有機半導体材料としては、任意置換ペンタセンなどの小分子、ポリアリーレン、特にポリフルオレンやポリチオフェンなどの任意置換ポリマー、および、オリゴマーがある。異なる材料種の混合物(例えば、ポリマーと小分子の混合物)を含む、複数材料の混合物を用いてもよい。
(ソース電極及びドレイン電極)
pチャンネルOTFTでは、ソース電極及びドレイン電極は、3.5eVより大きな仕事関数を持つ高仕事関数材料、好適には金属、例えば、金、プラチナ、パラジウム、モリブデン、タングステン、あるいはクロム、から構成されることが好ましい。この金属は、より好適には、4.5〜5.5eVの範囲の仕事関数を持つ。他の適当な化合物、合金、三酸化モリブデンや酸化インジウムスズなどの酸化物も使用可能である。ソース電極及びドレイン電極は、熱蒸発によって堆積し、当業で公知の標準写真印刷術とリフトオフ技術を用いてパターニングしてもよい。
あるいは、導電性ポリマーをソース電極及びドレイン電極として堆積してもよい。このような導電性ポリマーの一例としてはポリエチレンジオキシチオフェン(PEDOT)があるが、他の導電性ポリマーも当業で公知である。このような導電性ポリマーは、例えば、スピンコートやインクジェット印刷技術、及び上述の他の溶液堆積技術を用いて溶液から堆積してもよい。
nチャンネルOTFTでは、ソース電極及びドレイン電極は、材料、例えば、3.5eVより小さな仕事関数を持つ金属、例えば、カルシウムやバリウムや薄膜金属化合物、特に、フッ化リチウム、フッ化バリウム、酸化バリウムなどのアルカリ又はアルカリ土類金属の酸化物やフッ化物、から構成されることが好ましい。あるいは、導電性ポリマーをソース電極及びドレイン電極として堆積してもよい。
ソース電極及びドレイン電極は、製造の容易さから同一材料で形成するのが好ましい。しかし、ソース電極及びドレイン電極はそれぞれ電荷注入及び抽出の最適化のために異なる材料から形成してもよいことは理解されるであろう。
ソース電極及びドレイン電極によって画成されるチャンネルの長さは最大500ミクロンでもよいが、この長さは200ミクロン未満であることが好ましく、100ミクロン未満であることがより好ましく、20ミクロン未満であることが最も好ましい。
(ゲート電極)
ゲート電極は、金属(例えば、金)や金属化合物(例えば、酸化インジウムスズ)などの広範囲な導電材料から選択することができる。あるいは、導電性ポリマーをゲート電極として堆積してもよい。このような導電性ポリマーは、例えば、スピンコートやインクジェット印刷技術、及び上述の他の溶液堆積技術を用いて溶液から堆積してもよい。
ゲート電極、ソース電極及びドレイン電極の厚さは5〜200nmの範囲であってよいが、典型的には、例えば、原子間力顕微鏡(AFM)での測定で50nmである。
(誘電体層)
誘電体層は、高抵抗率を持つ絶縁材料から選択した誘電体から構成される。この誘電体の誘電率kは典型的には2〜3程度であるが、OTFTに実現可能な容量はkに正比例し、ドレイン電流IDはこの容量に正比例するので、高い値のkを持つ材料が望ましい。従って、低動作電圧で高ドレイン電流を実現するためには、チャンネル領域において薄い誘電体層を持つOTFTが好ましい。
誘電体は有機でも無機でもよい。好ましい無機材料としては、SiO、SiNx、スピンオンガラス(SOG)がある。好ましい有機材料は一般的にポリマーであるが、ポリビニルアルコール(PVA)、ポリビニルピロリジン(PVP)などの絶縁ポリマー類、ポリメチルメタクリレート(PMMA)などのアクリレート類、ダウコーニングより入手可能なベンゾシクロブタン(BCB)類がある。この絶縁層は、複数材料の混合物から形成してもよいし、あるいは、複数層構造から構成されてもよい。
この誘電体は、当業で公知の熱蒸発、真空処理、あるいは積層技術によって堆積してもよい。あるいは、この誘電体は、例えば、スピンコートやインクジェット印刷技術、及び上述の他の溶液堆積技術を用いて溶液から堆積してもよい。
誘電体を溶液から有機半導体上に堆積する場合、有機半導体の溶解を生じてはいけない。同様に、有機半導体を溶液から誘電体に堆積する場合も、誘電体が溶解してはいけない。そうした溶解を回避する技術には、直交溶媒の使用や下層の架橋がある。直交溶媒の使用とは、下層を溶解しない溶媒を最上層堆積用に使用することである。
この絶縁層の厚さは2ミクロン未満が好ましい。
(他の層)
デバイス構造に他の層が含まれてもよい。例えば、自己組織化単層膜(SAM)をゲート電極、ソース電極、ドレイン電極、基板、絶縁層、有機半導体材料上に堆積して、必要に応じて、結晶性を促進したり、接触抵抗を減少したり、表面特性を修復したり、付着性を促進したりしてもよい。特に、チャンネル領域における誘電体表面には、結合領域と有機領域を備える単層を設けて、例えば有機半導体の形態(特にポリマー配列と結晶化度)を改善し、特に高k誘電体表面に対しては電荷トラップを覆うことによってデバイス性能を改善してもよい。このような単層の材料の例としては、例えばオクタデシルトリクロロシランなど、長鎖アルキル基を持つクロロシラン又はアルコキシシランがある。
(OTFT用途)
本発明の実施例によるOTFTは幅広い潜在用途範囲を持つ。このような用途の1つは、光学デバイス、好適には有機光学デバイスにおけるピクセルを駆動することである。このような光学デバイスの例としては、光反応デバイス、特に光検出器、そして発光デバイス、特に有機発光デバイスがある。OTFTは、特に、アクティブマトリックス有機発光デバイスでの使用、例えば、ディスプレイ用途での使用に適する。有機発光デバイスは、陽極と、陰極と、その間の有機発光材料から構成される層とを有する。この有機発光材料は、陽極と陰極に電位差が加わると発光する。発光材料の層の他、電荷輸送又は阻止層や励起子阻止層を陽極と陰極の間に設けてもよい。
本発明の実施例による有機薄膜トランジスタは、有機発光ディスプレイと多くの共通構造的特徴を持ち、同様な技術及び材料を用いて形成可能である。例えば、本発明の誘電体層は、有機発光ディスプレイのピクセルを画成するバンク構造に用いる誘電体層と同一材料で形成してもよい。従って、有利な一構成によれば、有機薄膜トランジスタとアクティブマトリックス有機発光ディスプレイの有機発光ピクセルは共通の基板上に形成され、ここで説明した誘電体層が有機発光ピクセルのバンク構造を形成する。
OTFTと光学的アクティブピクセル領域(例えば発光あるいは感光ピクセル領域)を備えるピクセル回路が更なる素子を有してもよいことは理解されるであろう。特に、OLEDピクセル回路は駆動トランジスタとして本発明によるOTFTを有してもよく、典型的には、駆動トランジスタと少なくとも1つのコンデンサに加えて少なくとも1つの別の(有機あるいは無機)トランジスタを有する。
本発明を特にその好適な実施例を参照して示して説明してきたが、付属請求項に定義される本発明の範囲から逸脱することなく形式や詳細の様々な変更を発明に施すことができることは当業者には理解されるであろう。

Claims (8)

  1. チャンネル領域を介在させたソース電極及びドレイン電極と、ゲート電極と、前記ソース電極及びドレイン電極と前記ゲート電極との間に配置した誘電体層とを備える構造を提供することと、
    前記ソース電極及びドレイン電極をマスクとして用いて前記誘電体層をパターニングし、前記チャンネル領域に隣接する誘電体の領域よりも薄い誘電体の領域を前記チャンネル領域に形成することと、
    を含む、有機薄膜トランジスタを形成する方法であって、
    前記チャンネル領域における前記誘電体は、300nmを超える厚さになるまで堆積され、前記厚さは、エッチングにより少なくとも300nm減少し、
    前記誘電体層のパターニング前後で前記チャンネル領域における前記誘電体層の厚さの比が少なくとも2:1であり、
    前記有機薄膜トランジスタはボトムゲート型であり、
    前記構造を提供することは、基板上に前記ゲート電極を形成することと、前記ゲート電極上に前記誘電体層を形成することと、前記ゲート電極上に位置するチャンネル領域を間に置いて間隔を隔てるように前記ソース電極及びドレイン電極を前記誘電体層上に形成することとを含み、
    前記パターニングをすることは、前記ソース電極及びドレイン電極をエッチングマスクとして用いて前記チャンネル領域における前記誘電体層をエッチングして、前記チャンネル領域における前記誘電体層の厚さを減少させることを含み、
    前記方法は、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域において有機半導体材料の層を形成することを更に含み、
    前記誘電体層は、有機材料から構成され、
    前記誘電体層は、溶液堆積技術により溶液から堆積可能な材料から構成され
    前記誘電体層は、有機フォトレジストから構成され、
    前記パターニングすることは、前記誘電体層を架橋することと、前記ソース電極及びドレイン電極をマスクとして用いて前記誘電体層を前記チャンネル領域では露出させて前記ソース電極及びドレイン電極の背後では陰にした状態で前記誘電体層を光で露光して、前記光がチャンネル領域における前記誘電体層の前記架橋を破壊することとを含むことを特徴とする有機薄膜トランジスタを形成する方法。
  2. 前記チャンネル領域における前記誘電体の表面を処理して前記パターニングによる損傷を修復することを更に含む、請求項1に記載の方法。
  3. 前記処理は、前記チャンネル領域における前記誘電体の前記表面上に蓋層を提供することを含む、請求項2に記載の方法。
  4. 前記蓋層は自己組織化単層膜から構成される、請求項3に記載の方法。
  5. 前記有機半導体材料は、前記誘電体のより薄い領域によって定められるウェル内にプリントされる、請求項1〜4のいずれか1つに記載の方法。
  6. 請求項1〜5のいずれか1つに記載の方法によって形成される有機薄膜トランジスタ。
  7. 請求項6に記載の有機薄膜トランジスタを備えた有機発光デバイス。
  8. 基板と、基板上に配置したゲート電極と、前記ゲート電極上に配置した誘電体層と、前記ゲート電極上に位置するチャンネル領域を間に置いて間隔を隔てるように前記誘電体層上に配置したソース電極及びドレイン電極と、前記ソース電極及びドレイン電極間の少なくとも前記チャンネル領域に配置した有機半導体材料の層とを備え、
    前記ソース電極及びドレイン電極間の前記チャンネル領域における前記誘電体層は、前記ソース電極及びドレイン電極の下の領域よりも薄い、有機薄膜トランジスタであって、
    前記チャンネル領域における前記誘電体層は、前記ソース電極及びドレイン電極をマスクとして用いて前記誘電体層をパターニングすることによって形成され、
    前記チャンネル領域における前記誘電体は、300nmを超える厚さになるまで堆積され、前記厚さは、エッチングにより少なくとも300nm減少し、
    前記誘電体層のパターニング前後で前記チャンネル領域における前記誘電体層の厚さの比が少なくとも2:1であり、
    前記有機薄膜トランジスタはボトムゲート型であり、
    前記パターニングは、前記ソース電極及びドレイン電極をエッチングマスクとして用いて前記チャンネル領域における前記誘電体層をエッチングして、前記チャンネル領域における前記誘電体層の厚さを減少させることを含み、
    前記誘電体層は、有機材料から構成され、
    前記誘電体層は、溶液堆積技術により溶液から堆積可能な材料から構成され
    前記誘電体層は、有機フォトレジストから構成され、
    前記パターニングは、前記誘電体層を架橋することと、前記ソース電極及びドレイン電極をマスクとして用いて前記誘電体層を前記チャンネル領域では露出させて前記ソース電極及びドレイン電極の背後では陰にした状態で前記誘電体層を光で露光して、前記光がチャンネル領域における前記誘電体層の前記架橋を破壊することとを含むことを特徴とする有機薄膜トランジスタ。
JP2010501587A 2007-04-04 2008-04-03 有機薄膜トランジスタ Expired - Fee Related JP5565732B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0706653.3A GB0706653D0 (en) 2007-04-04 2007-04-04 Organic thin film transistors
GB0706653.3 2007-04-04
PCT/GB2008/001183 WO2008122774A1 (en) 2007-04-04 2008-04-03 Organic thin film transistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014000097A Division JP2014123746A (ja) 2007-04-04 2014-01-06 有機薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2010524218A JP2010524218A (ja) 2010-07-15
JP5565732B2 true JP5565732B2 (ja) 2014-08-06

Family

ID=38090910

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010501587A Expired - Fee Related JP5565732B2 (ja) 2007-04-04 2008-04-03 有機薄膜トランジスタ
JP2014000097A Pending JP2014123746A (ja) 2007-04-04 2014-01-06 有機薄膜トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014000097A Pending JP2014123746A (ja) 2007-04-04 2014-01-06 有機薄膜トランジスタ

Country Status (7)

Country Link
US (1) US8089065B2 (ja)
EP (1) EP2132798B1 (ja)
JP (2) JP5565732B2 (ja)
KR (1) KR101471223B1 (ja)
CN (1) CN101663772B (ja)
GB (1) GB0706653D0 (ja)
WO (1) WO2008122774A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5779933B2 (ja) * 2011-03-25 2015-09-16 凸版印刷株式会社 薄膜トランジスタ装置およびその製造方法
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP2013062307A (ja) * 2011-09-12 2013-04-04 Sony Corp 薄膜トランジスタおよび電子機器
ITVI20120237A1 (it) * 2012-09-25 2014-03-26 St Microelectronics Srl Metodo per formare una microstruttura comprendente polimeri conduttivi
WO2014068916A1 (ja) * 2012-10-29 2014-05-08 シャープ株式会社 薄膜トランジスタ
GB2521139B (en) 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
CN104733536B (zh) * 2013-12-20 2018-02-13 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
CN104091886B (zh) * 2014-07-04 2016-11-23 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9634145B2 (en) 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
CN105470388B (zh) * 2015-11-18 2018-09-28 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
KR102421600B1 (ko) * 2015-11-20 2022-07-18 삼성디스플레이 주식회사 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법
CN105932157B (zh) * 2016-07-12 2020-02-28 武汉华星光电技术有限公司 有机薄膜晶体管制备方法及设备
US10964764B2 (en) * 2019-07-01 2021-03-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing thereof
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
CN113410385A (zh) * 2021-06-15 2021-09-17 南方科技大学 一种低压浮栅光电存储器及制备方法
CN114148985B (zh) * 2021-11-08 2024-09-10 歌尔微电子股份有限公司 静电微机电系统换能器、制造方法及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699441B2 (ja) * 1988-09-01 1998-01-19 富士通株式会社 薄膜トランジスタの製造方法
JPH09325365A (ja) * 1996-06-07 1997-12-16 Hitachi Ltd 液晶表示素子の製造方法および液晶表示装置
US5884397A (en) * 1996-08-06 1999-03-23 International Business Machines Corporation Method for fabricating chip carriers and printed circuit boards
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
WO2003067333A1 (en) * 2002-02-05 2003-08-14 Koninklijke Philips Electronics N.V. Photo-sensitive composition
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機el表示装置の製造方法
TWI238449B (en) * 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
JP2005108949A (ja) 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
GB0324189D0 (en) 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
JP2005158775A (ja) * 2003-11-20 2005-06-16 Hiroyuki Okada 有機薄膜電界効果型トランジスタの製造方法
JP2005223049A (ja) * 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP2005228968A (ja) * 2004-02-13 2005-08-25 Sharp Corp 電界効果型トランジスタ、これを用いた画像表示装置及び半導体装置
JP2005322895A (ja) * 2004-04-09 2005-11-17 Mitsubishi Chemicals Corp 有機電子デバイスの製造方法及び有機電子デバイス
KR100659055B1 (ko) * 2004-06-23 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
JP5264013B2 (ja) * 2004-08-13 2013-08-14 株式会社半導体エネルギー研究所 有機半導体層の成膜装置
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7968458B2 (en) * 2004-10-25 2011-06-28 Pioneer Corporation Electronic circuit board and its manufacturing method
JP4686232B2 (ja) 2005-03-30 2011-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
WO2007110671A2 (en) * 2006-03-29 2007-10-04 Plastic Logic Limited Techniques for device fabrication with self-aligned electrodes

Also Published As

Publication number Publication date
US8089065B2 (en) 2012-01-03
US20100032662A1 (en) 2010-02-11
EP2132798A1 (en) 2009-12-16
EP2132798B1 (en) 2012-06-20
JP2010524218A (ja) 2010-07-15
CN101663772A (zh) 2010-03-03
GB0706653D0 (en) 2007-05-16
CN101663772B (zh) 2012-08-22
JP2014123746A (ja) 2014-07-03
WO2008122774A1 (en) 2008-10-16
KR20090128446A (ko) 2009-12-15
KR101471223B1 (ko) 2014-12-09

Similar Documents

Publication Publication Date Title
JP5565732B2 (ja) 有機薄膜トランジスタ
JP5638944B2 (ja) 有機薄膜トランジスタ
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
KR101532759B1 (ko) 유기 박막 트랜지스터
JP2011505687A (ja) 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
US7932186B2 (en) Methods for fabricating an electronic device
KR20110052691A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 및 유기 발광 다이오드 디바이스
JP5770104B2 (ja) 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
US8546179B2 (en) Method of fabricating a self-aligned top-gate organic transistor
KR100741128B1 (ko) 유기 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140606

R150 Certificate of patent or registration of utility model

Ref document number: 5565732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees