JP5779933B2 - 薄膜トランジスタ装置およびその製造方法 - Google Patents

薄膜トランジスタ装置およびその製造方法 Download PDF

Info

Publication number
JP5779933B2
JP5779933B2 JP2011068602A JP2011068602A JP5779933B2 JP 5779933 B2 JP5779933 B2 JP 5779933B2 JP 2011068602 A JP2011068602 A JP 2011068602A JP 2011068602 A JP2011068602 A JP 2011068602A JP 5779933 B2 JP5779933 B2 JP 5779933B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
transfer plate
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011068602A
Other languages
English (en)
Other versions
JP2012204661A (ja
Inventor
喜納 修
修 喜納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2011068602A priority Critical patent/JP5779933B2/ja
Publication of JP2012204661A publication Critical patent/JP2012204661A/ja
Application granted granted Critical
Publication of JP5779933B2 publication Critical patent/JP5779933B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、微細なパターンを印刷する必要がある分野、具体的には液晶表示装置、有機EL表示装置、電気泳動表示装置、電子分流体表示装置、マイクロカプセル式表示装置、エレクトロウェッティング式表示装置、エレクトロクロミック式表示装置等の製造において背面版のレジストパターンや絶縁膜パターンを成膜する場合の技術に関する。
従来、回路基板、表示装置等の電子部品の形成にはフォトリソグラフィーと真空プロセスが用いられてきた。近年、電子技術の進歩に伴って、素子類のサイズは益々小さくなっており、それにつれて素子を形成するパターンも微細化することが要求されている一方で、マザー基板のサイズは大型化している。そこで、従来のフォトレジストを用いた製造方法に比べ、生産性、コスト、高精度、大面積化等の面や更なる微細化のため、フォトリソグラフィー法に代えて各種印刷方法を用いた微細パターンの製造方法が提案されている。
印刷法には凸版印刷や凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷などの印刷方法がある。これらの方法は解像限界が30μm程度と半導体装置や表示装置を形成するには低解像である。これらの印刷法はアライメント精度についても数10μm程度であり、仮に解像度の高いパターンを形成できたとしてもアライメント精度が悪いとパターン積層体としての精密さに欠ける。
印刷法のなかでも、微細な画線パターンを形成可能な印刷法として、マイクロコンタクト印刷法が挙げられる(非特許文献1、2)。これらの印刷法はポリジメチルシロキサン(PDMS)などの比較的柔らかく、表面エネルギーの低い版を用いて、インクの泣き別れ(凝集破壊)無しに乾燥(半乾燥)したインクを版から基板へと全転写をさせることで高詳細なパターンを得ることができる。
一般的な印刷法とマイクロコンタクト印刷法の違いを図5で説明する。凸版印刷や凹版印刷、インクジェット印刷、スクリーン印刷、オフセット印刷などの一般的な印刷法においては、液体状のインク400を被印刷基板500上に接触させたのち(図5a)、乾燥やアニール工程でインクパターンが流動し、流動したインクパターンが得られる(図5b)。この場合、インクの高流動性が低い解像度や不鮮明な画線を引き起こす。
一方、マイクロコンタクト印刷法においては、大方乾燥したインク410を版から被印刷基板500へ転写するため(図5c)、乾燥やアニール工程を経てもほとんど元の形状を保ち、形状を保ったインクパターンが得られる(図5d)。被印刷基板500上でのインク410の低流動性のために、マイクロコンタクト印刷法は高詳細で明瞭な形状のパターンを提供することができる。
印刷法で作製する薄膜トランジスタのゲート絶縁膜と層間絶縁膜に関する問題を以下に指摘する。
印刷法で作製する薄膜トランジスタのゲート絶縁膜は薄膜トランジスタとしては比較的厚膜であることが報告されている(非特許文献3、4)。ゲート絶縁膜が厚膜の場合、画素キャパシタ容量が不足する問題が指摘されている。
ゲート絶縁膜の厚みを薄くすることにより、画素キャパシタ容量の増加やオンオフ特性の向上、動作電圧の低減を図ることができるが、ゲート絶縁膜の厚みが薄すぎると、リーク電流が増加し、絶縁膜の耐電圧量も小さくなる。また、突き抜け電圧が大きくなり、ゲート電極とソース・ドレイン電極間の寄生容量が大きくなるので動作速度が低下する問題がある。
薄膜トランジスタに層間絶縁膜を設ける場合、層間絶縁膜の膜厚が厚すぎると前面版の動作に支障をきたし、薄すぎる場合はバス配線から前面版へのリーク電流が問題になる。
印刷法で作製する薄膜トランジスタの電気的動作の問題を解決するために、ゲート絶縁膜や層間絶縁膜の膜厚を一部が薄膜化もしくは厚膜化するような凹凸形状をつけた絶縁膜構造を具備する素子構成により電気的動作を適正化する方法が考えられる。そのような素子構成の薄膜トランジスタ装置を製造する方法を下記に説明する。
1995年Princeton大学のChouらによって提案された、鋳型に相当するスタンパをレジストなどに押し付けてパターン形成するナノインプリントは安価でありながら、高解像度を有する加工技術として注目されている(非特許文献5、6)。ナノインプリントを用いて凹凸形状をつけた絶縁膜構造を設けることが考えられるが、ナノインプリントはディスプレイなど、上層と下層との位置あわせの必要性がある大面積デバイスのアライメントには下記の問題がある。
ナノインプリントの位置合わせの方法としては、幾つかの方法が知られているが、その1つとして、「Molecular Imprints, Inc.」のナノインプリント装置に採用されている位置合わせ方法について説明する。この方法は、まず、被転写版の被転写面と、型の凹凸形状が形成された転写面とを対向して配置すると共に、その間の間隙に低粘性の液体を満たしている。そして、被転写面および型の上方から、被転写面に対して垂直な光軸を持つアライメント光学系によって2つのアライメントマーク(被転写面および転写面に設けられているマーク)を読みとり、その観測結果を用いて型と被転写版との位置合わせを行う方法である。
また、「SUSS MicroTec Inc.」のナノインプリント装置に採用されている位置合わせ方法について説明する。この方法は、まず、被転写版と型とを所定間隙を持って対向配置すると共に、両者の間に2つのCCDカメラを挿入する。そして、一方のCCDカメラにより被転写版に形成されているアライメントマークを検出すると共に、他方のCCDカメラにより、型に形成されているアライメントマークを検出する。最後に、この状態で型と被転写版との位置合わせを行い、面内方向の相対位置関係を変えないように両者を近づけてパターンを転写する方法である。
しかしながら、上述した従来の位置合わせ方法では、以下の課題が残されていた。即ち、従来の位置合わせ方法では、位置合わせ時にアライメントマークを検出するためのアライメントマーク検出用受光装置を、型の直上もしくは被転写版と型との間に挿入する必要がある。そのため、型の上方から光を照射する際に、アライメント検出用受光装置を露光の妨げにならないように待避する必要がある。その結果、スループットが低下してしまう。また、重ね合わせを厳密に行うためには、型と被転写版との平行度が出ていることが必要である。ところが、従来の位置合わせ方法では、型と被転写版との平行度を考慮していないので、正確な位置合わせを行うことが難しかった。
また、ナノインプリント用の材料は熱可塑とUV効果に限られ、選択性が低い。熱可塑材料は耐溶剤性の点で積層化が困難。UV材料はUV光が半導体を劣化させる問題がある。さらに、ナノインプリントによって段差を形成する場合、凸部の端部に角状の突起物が形成されることが往々にしてあり、オープンやショートを引き起こす問題がある。
ナノインプリントによる形成方法のほかに、凹凸形状をつけた絶縁膜構造を作製する方法として、ハーフトーンマスクを用いたフォトリソ法(特許文献1)やフォトリソ法や印刷法を複数回用いて凹凸形状の薄膜部と厚膜部を別途形成する方法などが挙げられるが、高コストである。
特許第4455517号公報
A. Kumar, H. A. Biebuyck and G. M. Whitesides, Langmuir, 10, 1498(1994) K. Matsuoka, O. Kina, M. Koutake, K. Noda, H. Yonehara, K. Nakanishi and K. Yase, Proceeding of The 16th International Display Workshops (IDW’09), (Miyazaki, Japan) 717-720 AMD6-2 (2009). H. Maeda, M. Matsuoka, M. Nagae, H. Honda, T. Suzuki, K. Ogawa, and H. Kobayashi, Society For Information Display 2008 International Symposium Digest Of Technical Papers (SID’08), (Los Angeles, USA) 314-317 (2008). O. Kina, M. Koutake, K. Matsuoka, and K. Yase, Japanese Journal of Applied Physics, 49 (2010) 01AB07 S. Y. Chou, P. R. Krauss, and P. J. Renstrom, Applied Physics Letters, 67, 3114 (1995). M. Komuro, J. Taniguchi, S. Inoue, N. Kimura, Y. Tokano, H. Hiroshima, and S. Matsui, Japanese Journal of Applied Physics, 39, 7075 (2000).
上記のような薄膜トランジスタ装置は、ゲート絶縁膜の膜厚が厚い場合、電気的動作を行う際に画素キャパシタ容量の不足や、オンオフ比の低下、駆動電圧の増加の問題がある。ゲート絶縁膜の膜厚が薄い場合はゲート電極とソース・ドレイン電極間のリーク電流や寄生容量、突き抜け電圧の増加が問題になる。また、層間絶縁膜の膜厚が厚すぎると前面版の動作に支障をきたし、薄すぎる場合はバス配線から前面版へのリーク電流が問題になる。
本発明の解決しようとする課題は、十分なキャパシタ容量が得られ、リーク電流や寄生容量を抑制した薄膜トランジスタ装置およびその製造方法を提供するものである。
請求項に記載の発明は、薄膜トランジスタを備え、前記薄膜トランジスタのゲート絶縁膜印刷法で形成され、薄膜トランジスタ装置の製造方法において、絶縁材料が溶媒へ溶解もしくは分散した薬液を用いて、第1の転写版の上に液膜形成を行う工程1と、前記第1の転写版上の前記薬液を乾燥させて乾燥液膜を形成する工程2と、前記第1の転写版上の前記乾燥液膜を前記薄膜トランジスタ基板の所定の位置へ転写することにより前記ゲート絶縁膜の形成を行う工程3と、を含み、前記第1の転写版は、複数の大突起と、前記複数の大突起上にそれぞれ形成された1又は複数の小突起とを含む凹凸形状を有することを特徴とする薄膜トランジスタ装置の製造方法である。
請求項2に記載の発明は、前記工程3が、前記基板上にゲート電極及びキャパシタ電極を形成する工程と、前記ゲート絶縁膜上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成し、前記チャネル部分に半導体層を形成する工程と、を含むか、又は、前記基板上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成する工程と、前記ゲート絶縁膜上にゲート電極及びキャパシタ電極を形成する工程と、を含むことを特徴とする請求項1に記載の薄膜トランジスタ装置の製造方法である。
請求項に記載の発明は、薄膜トランジスタを備え、前記薄膜トランジスタのゲート絶縁膜及び層間絶縁膜が印刷法で形成された、薄膜トランジスタ装置の製造方法において、絶縁材料が溶媒へ溶解もしくは分散した薬液を用いて、第1の転写版及び第2の転写版の上に液膜形成を行う工程1と、前記第1の転写版及び前記第2の転写版上の前記薬液を乾燥させて乾燥液膜を形成する工程2と、前記第1の転写版上の前記乾燥液膜を前記薄膜トランジスタの基板上の所定の位置へ転写することにより前記ゲート絶縁膜の形成を行う工程3であって、前記基板上にはゲート電極及びキャパシタ電極が形成されている、工程3と、当該形成されたゲート絶縁膜上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成し、前記チャネル部分に半導体層を形成する工程4と、前記第2の転写版上の前記乾燥液膜を前記薄膜トランジスタの前記ゲート絶縁膜上の所定の位置へ転写することにより前記層間絶縁膜を形成する工程5と、を含み、前記第1の転写版及び/又は前記第2の転写版は、複数の大突起と、前記複数の大突起上にそれぞれ形成された1又は複数の小突起とを含む凹凸形状を有することを特徴とする薄膜トランジスタ装置の製造方法である。
請求項4に記載の発明は、前記第1の転写版及び前記第2の転写版がシリコーンゴムもしくはフッ素ゴムで構成されることを特徴とする請求項1乃至3のいずれかに記載の薄膜トランジスタ装置の製造方法である。
請求項5に記載の発明は、前記液膜形成の方法がバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットであることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタ装置の製造方法である。
請求項6に記載の発明は、前記第2の転写版が、前記ドレイン電極に相当する部分に凸状の突起形状を有することを特徴とする請求項3乃至5のいずれかに記載の薄膜トランジスタ装置の製造方法である。
請求項7に記載の発明は、前記第1の転写版が、前記キャパシタ電極に相当する部分に凸状の突起形状を有することを特徴とする請求項1乃至6のいずれかに記載の薄膜トランジスタ装置の製造方法である。
請求項8に記載の発明は、前記第1の転写版が、前記チャネル部分に相当する部分に凸状の突起形状を有することを特徴とする請求項1乃至7のいずれかに記載の薄膜トランジスタ装置の製造方法である。
以上説明したように、本発明によれば、印刷法で作製するゲート絶縁膜および/もしくは層間絶縁膜に薄膜部と厚膜部の凹凸形状を設けることで、ディスプレイの動作に適した素子構成の薄膜トランジスタ装置を得ることができる。
本発明の実施の形態による薄膜トランジスタの断面図。 本発明の実施の形態によるゲート絶縁膜および/もしくは層間絶縁膜の形成方法を表す模式図。 本発明の実施の形態による薄膜トランジスタの形成方法を表す模式図。 本発明の実施の形態による薄膜トランジスタの形成方法を表す模式図。 一般的な印刷法とマイクロコンタクト印刷法との違いを示す説明図。
以下、本発明の実施の形態を図面と共に説明する。
図1は本発明の実施の形態による薄膜トランジスタの断面図である。
図1(a、b)は本実施の形態例のボトムゲート、ボトムコンタクト構造を有する薄膜トランジスタである。基板100上に形成されたゲート電極111とゲート電極111上に形成されたゲート絶縁膜121と、ゲート絶縁膜121上にチャネル部を挟んで対向するように形成されたソース電極131とドレイン電極132と、チャネル部分に形成された有機半導体層141と、画素電極133と、ソース電極131と画素電極133間および半導体141と画素電極133間を絶縁するように設けられた層間絶縁膜122とが設けられた構成である。なお、112はキャパシタ電極である。
図1(c)は画素電極と層間絶縁膜が省略された構成であり、トランジスタの応用製品によっては画素電極や画素電極と層間絶縁膜が省略された構成などでも良い。また、図1(d)はトップゲート、トップコンタクト構造を有する薄膜トランジスタであり、トランジスタの素子構造はボトムゲート、ボトムコンタクト構造やトップゲート、トップコンタクト構造に限定されない。
ゲート絶縁膜121に凹凸形状を設ける場合について説明する。ゲート絶縁膜121の薄膜部をキャパシタ電極112とドレイン電極132間に設置した場合、保持容量を増やしつつ、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間、図1に図示していないゲートバスラインとソースバスライン間のリーク電流を抑制することができる。キャパシタ電極112とドレイン電極132間の電圧は、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間、図1に図示していないゲートバスラインとソースバスライン間の電圧より低く、リーク電流の懸念は元々小さいので問題は無い。さらに、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間の容量を増やさないのでトランジスタの動作速度の低下が起こらない。
ゲート絶縁膜121の薄膜部をチャネル部に設置した場合、チャネル部の容量を大きくできるのでトランジスタを低電圧で駆動できる。
ゲート絶縁膜121の薄膜部をta、厚膜部をtbとしたとき、キャパシタ容量やリークの電気的要件を満たすためにta<tb、100nm<ta<1000nm、500nm<tb<1500nmの関係が成り立つことが求められるが、これらに限定されない。
層間絶縁膜122に凹凸形状を設ける場合について説明する。層間絶縁膜122の厚膜部分はソース電極131と画素電極133間および半導体層141と画素電極133間を絶縁する部分に設けられ、層間絶縁膜122の薄膜部はドレイン電極132上に設けられている。画素電極133はドレイン電極132に対して浮遊電極として機能する。もしくは画素電極133とドレイン電極132間のリーク電流が発生する程度の膜厚の薄膜部を形成し、リーク電流を介して画素電極133とドレイン電極132を接続しても良い。リーク電流が発生しない場合でも、電圧動作の全面版であれば全面版の動作に問題は無い。また、画素電極133を設けずにドレイン電極132上の層間絶縁膜122の薄膜部が画素領域として機能しても良い。
さらに、層間絶縁膜122は凹凸形状を有しているものの単一膜であり、層間絶縁膜122自体のガスや化学物質バリア性に優れる。層間絶縁膜122上にガスや化学物質バリア層を設けてもよく、単一膜ゆえにバリア層の製膜性に優れることが期待される。
本発明のゲート絶縁膜121および/もしくは層間絶縁膜122の形成に用いる転写版について説明する。
図2(a)は本発明に用いる転写版290を示してある。転写版290は小突起291と大突起292から構成されている。小突起291と大突起292は一体に形成されており、裏打ち基板などを具備していても良い。また、大突起292は画素単位でもアレイ単位でも基板全面に形成されていても良い。
転写版290の材料はPDMSを主体とするシリコーンゴムやフッ素ゴムを用いることができる。これらは低表面エネルギーを特徴とする材料であり、インクなどの液体が濡れ広がりにくい。転写版290の表面はUVやオゾン、アッシングなどで表面改質を適切強度で行ってもよいが、過剰に表面改質を行うと、転写性が悪化する。また、転写版290は複数の層で構成されても良いが、インクの良好な転写性のために最表層はシリコーンゴムやフッ素ゴムである必要がある。
転写版290はシリコンウェハーや石英ガラス、フォトレジストパターン、エレクトロフォーミングなどで作製したモールドから模する方法や、RIEやレーザー切削、サンドブラスト切削で形成することが出来るがこれらの方法に限定されない。
本発明のゲート絶縁膜121および/もしくは層間絶縁膜122の形成方法を以下に説明する。図2(b〜d)は、本発明の実施の形態を表す転写版290とゲート絶縁膜121および/もしくは層間絶縁膜122の形成方法を示してある。
[工程1]
機能性材料が溶媒へ溶解もしくは分散した薬液を用いて、凹凸形状を有する転写版290の上に液膜(インク塗布膜213)を形成する(図2b)。液膜形成の方法はバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットなどを用いることができる。
[工程2]
転写版290上の薬液を乾燥させて乾燥液膜(乾燥インク膜214)を形成する(図2c)。乾燥方法は自然乾燥や熱・冷・室温風乾燥、赤外光乾燥、減圧乾燥などを用いることができる。薬液の乾燥は薬液が実質的に流動性を持たない状態のことを指し、乾燥状態のインク膜を基板に転写することで、インクの流動性の少ない、転写版290の凹凸形状を再現したパターンが得られる。
[工程3]
転写版290上の乾燥液膜を薄膜トランジスタ基板200の所定の位置へ転写し、機能性膜の形成を行う(図2d)。転写する際の印圧方法は平圧、円圧、輪転の何れでも良く、室温転写でも加熱転写などの温調を行っても良い。転写版290上の乾燥状態のインク膜は転写版290の凹凸形状に対応して、転写版290の凹部の乾燥状態のインク膜面が転写版290の凸部の膜面より凹んだ形状をしている場合がある。転写を行う際には適切な印圧を加えることによって適切に転写を行うことができる。下層へのアライメント方法は転写版290を通して基板側を観察する方法や、2対2組のカメラで転写版290と基板を観察する方法や、捨て刷り位置を記録し本番基板を設置する方法などを用いることができる。
また、本発明ではインクを版部材上にウェットプロセスでインキングし、乾燥状態のインクを基板に転写し熱処理することで電極パターンを得る。インクを版部材上にウェットプロセスで薄膜形成する方法は、バーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットなどを用いることができる。
ゲート絶縁膜と層間絶縁膜はポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリ弗化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、ポリスチレン、ポリカーボネート、環状ポリオレフィン、フッ素樹脂、シリコーン樹脂やこれらの樹脂のポリマーアロイや共重合体を用いることができる。また、ゲート絶縁膜と層間絶縁膜は有機無機のフィーラーなどを含むコンポジット材料で構成されても良い。
本発明における薄膜トランジスタおよびその作製方法の実施の形態について図1を参照して、以下に説明する。本発明の薄膜トランジスタを構成するゲート絶縁膜121と層間絶縁膜122は印刷法で形成されるが、他の層は印刷法による形成に限定されることは無く、印刷法やフォトリソなど一般的な方法を用いることができる。ゲート絶縁膜121と層間絶縁膜122以外の層の構成材料は有機材料や無機材料、複合材料などを用いることができる。
まず、本実施の形態例をボトムゲート、ボトムコンタクト構造を有する薄膜トランジスタで説明を行うが、これには限定されない。基板100上に形成されたゲート電極111とゲート電極111上に形成されたゲート絶縁膜121と、ゲート絶縁膜121上にチャネル部を挟んで対向するようにして形成されたソース電極131とドレイン電極132と、チャネル部分に形成された有機半導体層141が設けられた構成である。ここで、図1の構成は1つの好ましい構成であり、本発明のインクは様々な構成の薄膜トランジスタに使用できる。
本実施の形態において、基板100はソーダガラスや石英ガラスなどのガラスやプラスチックフィルム状である。プラスチックフィルムの樹脂材料として例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、シクロオレフィンポリマー、ポリオレフィン、ポリ塩化ビニル、液晶ポリマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂などの材料を用いることができ、これらの樹脂を組み合わせたポリマーアロイや、1種または2種以上の上記樹脂材料を組み合わせて積層した多層構造の積層構造のプラスチックフィルムとして構成されることもある。
ゲート電極111とソース電極131、ドレイン電極132、画素電極133、バス配線、半導体はフォトリソ法や印刷法で形成することができる。
印刷法は凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷、マイクロコンタクトプリンティング、反転オフセット印刷、熱転写法、レーザー転写法などを用いることができる。
電極の印刷用インクに金属ナノ粒子を用いることができる。金属ナノ粒子は、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属からなるナノ粒子、または、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属から選択される2種類以上の金属からなる合金のナノ粒子や、酸化銀などの金属酸化物や有機銀などの有機金属化合物も用いることができる。用いる金属の平均粒径はインクへの分散性の点から50nm以下の平均粒径が好ましく、粒子の安定した製造の点から10から30nmの平均粒径が好ましいが、これに限定しない。
フォトリソ法による電極形成の方法は金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンなどの金属をPVDやCVDで製膜した後にフォトリソグラフィーでパターンを形成することができる。
半導体にはアモルファスシリコンや多結晶シリコン、IGZOやITO、ZnO、SnOなどの酸化物半導体、有機半導体、フラーレンやカーボンナノチューブ、グラフェンからなる炭素半導体を用いることができる。
有機半導体としてはπ共役ポリマーが用いられ、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ(P-フェニレンビニレン)類などを用いることができる。また、有機溶媒への溶解性を有する低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、チオフェン系オリゴマー、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができる。
半導体の工程以降は遮光層やガスバリア層、封止層などを設けても良く、薄膜トランジスタ素子の利用方法により、素子の構成を適宜決定することができる。
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものでは無い。作製する工程を図3の模式図を用いて説明する。
ボトムゲート・ボトムコンタクト型構造の薄膜トランジスタの作製方法について説明を行う。この薄膜トランジスタは、ベースとなる基板100にポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。
基板100上にアルミニウムをスパッタリングにて100nm成膜し、フォトリソグラフィーおよびエッチング処理によりパターニングしてゲート電極111を作製した(図3a)。
次に、ゲート電極111を覆うようにゲート絶縁膜121を作製する。ゲート絶縁材料としてポリビニルフェノール(Aldrich製)を用い、ゲート電極111を含む基板100上に印刷法によりゲート絶縁膜121を作製する。
図4に示すように、印刷に用いる転写版390はPDMSで構成され、画素キャパシタとチャネルに相当する部分が高さ750nmの突起状の凸部391,392を有している。この転写版390上にポリビニルフェノールの有機溶媒溶液をダイコートで塗布してポリビニルフェノール膜323を形成した(図4a)。塗布後、2分間の自然乾燥を行った(図4b)。乾燥状態となったポリビニルフェノール膜を、アライメント作業を行った後に、ゲート電極111を含む基板100上に押し当ててポリビニルフェノールの基板100への転写を行った(図4c)。この後に180℃で1時間の処理を行い、図3(b)に示すゲート絶縁膜121を作製した。
これにより、画素キャパシタとチャネルに相当する部分の膜厚が600nm、その他の部分の膜厚が1000nmの凹凸構造を有したゲート絶縁膜121が得られた。
続いて、ゲート絶縁膜121上にソース・ドレイン電極131,132を以下の順に作製する。
まず、ソース・ドレイン電極131,132は、反転オフセット印刷法によりナノ銀インキをゲート絶縁膜121上の所定位置に印刷して、180℃で1時間ベークして形成した(図3c)。
次に、ソース・ドレイン電極131,132間に半導体層141を形成する。
半導体材料としては、有機半導体材料であるポリ−3−ヘキシルチオフェン(Merck製)をクロロホルムで1重量%になるように溶解させた溶液をディスペンサにより、ソース・ドレイン電極131,132上の一部を覆うようにしてソース・ドレイン電極131,132間に印刷し、90℃で1時間乾燥させて有機半導体層141を作製した(図3d)。
次に、薄膜トランジスタを覆うように層間絶縁膜122を作製する。層間絶縁膜材料として塗布型フッ素樹脂を用い、薄膜トランジスタを含む基板100上に印刷法により層間絶縁膜122を作製する。印刷に用いる版は、ドレイン電極132に相当する部分に高さ900nmの突起状の凸部を有している以外はゲート絶縁膜121の形成に用いたものと同様の構成である。
版上にフッ素樹脂溶液をダイコートで塗布した。塗布後、3分の自然乾燥を行った。乾燥状態となったフッ素樹脂を、アライメント作業を行った後に、基板100上に押し当ててフッ素樹脂の基板100への転写を行った。この後に100℃で1時間の処理を行い、層間絶縁膜122を作製した(図3e)。
ドレイン電極132上の膜厚が150nm、その他の部分の膜厚が1200nmの凹凸構造を有した層間絶縁膜122が得られた。
次にスクリーン印刷法で銀ペーストを用いて画素電極133の印刷を行った。銀ペーストは層間絶縁膜122の凹部を充填するようにスキージのアタック角とスキージスピードを調整して行った。印刷後に100℃で1時間の処理を行い、画素電極133を作製した(図3f)。
以上のようにして作製した薄膜トランジスタ装置の輸送特性や出力特性の静特性と動特性を調べるためにゲート電極にプラス20Vからマイナス20V、ドレイン電極にマイナス15Vの電圧を印加しソース電流、画素キャパシタ容量を測定した。10-10A以下のリーク電流、106以上のオンオフ比、10V以下の突き抜け電圧、前面版の電圧保持率が90%以上の画素キャパシタ容量の電気特性が得られた。これにより、十分な画素キャパシタ容量とリーク電流や寄生容量などを抑制した良好な動作特性の薄膜トランジスタ装置が得られた。
本発明の薄膜トランジスタは、アクティブマトリックス型のトランジスタアレイを背面板として有する液晶表示素子、有機EL、電子ペーパー等の画像表示体や、メモリ、RFID、光もしくは熱、応力、磁気などの物理センサ、生物センサ、化学センサに利用される。特に、耐衝撃性に優れ、軽量で曲面加工が可能なフレキシブル電気装置に利用される。
100…基板
111…ゲート電極
112…キャパシタ電極
121…ゲート絶縁膜
122…層間絶縁膜
131…ソース電極
132…ドレイン電極
133…画素電極
141…半導体層
290…転写版
291…小突起
292…大突起
323…ポリビニルフェノール膜
390…転写版
391.392…凸部
1…基板

Claims (8)

  1. 薄膜トランジスタを備え、前記薄膜トランジスタのゲート絶縁膜印刷法で形成され、薄膜トランジスタ装置の製造方法において、
    絶縁材料が溶媒へ溶解もしくは分散した薬液を用いて、第1の転写版の上に液膜形成を行う工程1と、
    前記第1の転写版上の前記薬液を乾燥させて乾燥液膜を形成する工程2と、
    前記第1の転写版上の前記乾燥液膜を前記薄膜トランジスタ基板の所定の位置へ転写することにより前記ゲート絶縁膜の形成を行う工程3と、
    を含み、
    前記第1の転写版は、複数の大突起と、前記複数の大突起上にそれぞれ形成された1又は複数の小突起とを含む凹凸形状を有することを特徴とする薄膜トランジスタ装置の製造方法。
  2. 前記工程3は、前記基板上にゲート電極及びキャパシタ電極を形成する工程と、前記ゲート絶縁膜上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成し、前記チャネル部分に半導体層を形成する工程と、を含むか、又は、前記基板上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成する工程と、前記ゲート絶縁膜上にゲート電極及びキャパシタ電極を形成する工程と、を含むことを特徴とする請求項1に記載の薄膜トランジスタ装置の製造方法。
  3. 薄膜トランジスタを備え、前記薄膜トランジスタのゲート絶縁膜及び層間絶縁膜が印刷法で形成された、薄膜トランジスタ装置の製造方法において、
    絶縁材料が溶媒へ溶解もしくは分散した薬液を用いて、第1の転写版及び第2の転写版の上に液膜形成を行う工程1と、
    前記第1の転写版及び前記第2の転写版上の前記薬液を乾燥させて乾燥液膜を形成する工程2と、
    前記第1の転写版上の前記乾燥液膜を前記薄膜トランジスタの基板上の所定の位置へ転写することにより前記ゲート絶縁膜の形成を行う工程3であって、前記基板上にはゲート電極及びキャパシタ電極が形成されている、工程3と、
    当該形成されたゲート絶縁膜上にチャネル部分を挟んで対向するようにしてソース電極及びドレイン電極を形成し、前記チャネル部分に半導体層を形成する工程4と、
    前記第2の転写版上の前記乾燥液膜を前記薄膜トランジスタの前記ゲート絶縁膜上の所定の位置へ転写することにより前記層間絶縁膜を形成する工程5と、
    を含み、
    前記第1の転写版及び/又は前記第2の転写版は、複数の大突起と、前記複数の大突起上にそれぞれ形成された1又は複数の小突起とを含む凹凸形状を有することを特徴とする薄膜トランジスタ装置の製造方法。
  4. 前記転写版がシリコーンゴムもしくはフッ素ゴムで構成されることを特徴とする請求項1乃至3のいずれかに記載の薄膜トランジスタ装置の製造方法。
  5. 前記液膜形成の方法がバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットであることを特徴とする請求項1乃至4のいずれかに記載の薄膜トランジスタ装置の製造方法。
  6. 前記第2の転写版は、前記ドレイン電極に相当する部分に凸状の突起形状を有することを特徴とする請求項3乃至5のいずれかに記載の薄膜トランジスタ装置の製造方法。
  7. 前記第1の転写版は、前記キャパシタ電極に相当する部分に凸状の突起形状を有することを特徴とする請求項1乃至6のいずれかに記載の薄膜トランジスタ装置の製造方法。
  8. 前記第1の転写版は、前記チャネル部分に相当する部分に凸状の突起形状を有することを特徴とする請求項1乃至7のいずれかに記載の薄膜トランジスタ装置の製造方法。
JP2011068602A 2011-03-25 2011-03-25 薄膜トランジスタ装置およびその製造方法 Expired - Fee Related JP5779933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011068602A JP5779933B2 (ja) 2011-03-25 2011-03-25 薄膜トランジスタ装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068602A JP5779933B2 (ja) 2011-03-25 2011-03-25 薄膜トランジスタ装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012204661A JP2012204661A (ja) 2012-10-22
JP5779933B2 true JP5779933B2 (ja) 2015-09-16

Family

ID=47185287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068602A Expired - Fee Related JP5779933B2 (ja) 2011-03-25 2011-03-25 薄膜トランジスタ装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5779933B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031948B2 (ja) * 2012-10-31 2016-11-24 株式会社デンソー 半導体素子の製造方法
JP6101784B2 (ja) * 2013-03-06 2017-03-22 Jxエネルギー株式会社 凹凸構造を有する部材の製造方法及びそれにより製造された凹凸構造を有する部材
JP2017208378A (ja) * 2016-05-16 2017-11-24 凸版印刷株式会社 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687342B2 (ja) * 1987-03-27 1997-12-08 ソニー株式会社 半導体装置の製造方法
JP2535890B2 (ja) * 1987-03-27 1996-09-18 ソニー株式会社 半導体装置の製造方法
JPH09236826A (ja) * 1995-09-28 1997-09-09 Sharp Corp 液晶表示素子およびその製造方法
WO2001008242A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
JP3956190B2 (ja) * 2000-01-28 2007-08-08 セイコーエプソン株式会社 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法
KR100649722B1 (ko) * 2000-04-21 2006-11-24 엘지.필립스 엘시디 주식회사 일렉트로루미네센스 표시소자의 패터닝장치 및 이를이용한 패터닝방법
KR101216169B1 (ko) * 2005-06-30 2012-12-28 엘지디스플레이 주식회사 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
JP4831406B2 (ja) * 2006-01-10 2011-12-07 ソニー株式会社 半導体装置の製造方法
WO2007105405A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置
JP5326100B2 (ja) * 2006-08-04 2013-10-30 国立大学法人 千葉大学 有機薄膜トランジスタ及びその製造方法。
JP4952915B2 (ja) * 2007-03-08 2012-06-13 セイコーエプソン株式会社 インク層の転写方法および電子装置の製造方法
GB0706653D0 (en) * 2007-04-04 2007-05-16 Cambridge Display Tech Ltd Organic thin film transistors
EP2205169B1 (en) * 2007-09-28 2016-11-16 The Queen's University of Belfast Delivery device and method
JP5440031B2 (ja) * 2009-08-28 2014-03-12 コニカミノルタ株式会社 薄膜トランジスタアレイの製造方法

Also Published As

Publication number Publication date
JP2012204661A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
TWI470697B (zh) 薄膜電晶體及其製造方法
TWI278117B (en) Active matrix substrate, electro-optical device, electronic apparatus, and manufacturing method of active matrix substrate
US8253174B2 (en) Electronic circuit structure and method for forming same
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2008065225A (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP5779933B2 (ja) 薄膜トランジスタ装置およびその製造方法
JP5838692B2 (ja) Cmos半導体装置の製造方法
JP6050400B2 (ja) 有機電子デバイスを製造する方法および有機電子デバイス
JP4729843B2 (ja) 薄膜トランジスタの製造方法
JP5790075B2 (ja) 電界効果トランジスタの製造方法及びそれに用いる製造装置
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
TWI610423B (zh) 薄膜電晶體陣列及其製造方法
JP2007324510A (ja) 半導体装置の製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP4951868B2 (ja) 薄膜トランジスタの製造方法
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2006269476A (ja) 薄膜トランジスタの製造方法
JP5440031B2 (ja) 薄膜トランジスタアレイの製造方法
JP2006269475A (ja) 薄膜トランジスタの製造方法
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130919

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5779933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees