JP2535890B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2535890B2 JP2535890B2 JP62073161A JP7316187A JP2535890B2 JP 2535890 B2 JP2535890 B2 JP 2535890B2 JP 62073161 A JP62073161 A JP 62073161A JP 7316187 A JP7316187 A JP 7316187A JP 2535890 B2 JP2535890 B2 JP 2535890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide layer
- protective film
- polyimide
- sin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は保護膜を有する半導体装置、例えば樹脂によ
る表面保護膜を有する半導体集積回路装置の製造方法に
関する。
る表面保護膜を有する半導体集積回路装置の製造方法に
関する。
本発明は例えば樹脂による表面保護膜を有する半導体
集積回路装置を製造するに際し、この表面保護膜を凹版
印刷用の原版を用いる印刷法により形成することによ
り、半導体集積回路装置を少ない工程で効率良く製造で
きる様にしたものである。
集積回路装置を製造するに際し、この表面保護膜を凹版
印刷用の原版を用いる印刷法により形成することによ
り、半導体集積回路装置を少ない工程で効率良く製造で
きる様にしたものである。
一般に半導体集積回路装置は、第２図Ｆに示す様に構
成される。即ち、半導体集積回路素子（１）を接着剤
（２）を用いてリードフレーム（３）に固定し、半導体
集積回路素子（１）に設けられたボンディングパッド
（４）とリードフレーム（３）のリード（５）とを金線
（６）によって接続（ボンディング）すると共に、リー
ド（５）の先端部分を除いて全体をエポキシ樹脂（７）
によってモールドすることによって構成される。この場
合、半導体集積回路素子（１）は半導体基板（８）の表
面側にMOS FET等必要な回路素子を集積化し、この上方
に絶縁層をなすSiO2層（９）を介してアルミニウムによ
る配線層（10）を設けると共に、この配線層（10）上に
第１の表面保護膜をなすSiN層（11）と第２の表面保護
膜をなすポリイミド層（12）とを重畳して設けることに
よって構成される。
成される。即ち、半導体集積回路素子（１）を接着剤
（２）を用いてリードフレーム（３）に固定し、半導体
集積回路素子（１）に設けられたボンディングパッド
（４）とリードフレーム（３）のリード（５）とを金線
（６）によって接続（ボンディング）すると共に、リー
ド（５）の先端部分を除いて全体をエポキシ樹脂（７）
によってモールドすることによって構成される。この場
合、半導体集積回路素子（１）は半導体基板（８）の表
面側にMOS FET等必要な回路素子を集積化し、この上方
に絶縁層をなすSiO2層（９）を介してアルミニウムによ
る配線層（10）を設けると共に、この配線層（10）上に
第１の表面保護膜をなすSiN層（11）と第２の表面保護
膜をなすポリイミド層（12）とを重畳して設けることに
よって構成される。
ここに第１の表面保護膜をなすSiN層（11）は水分を
遮断し、配線層（10）が腐蝕，断線しない様にすると共
にNaイオンを遮断し、特性に劣化が生じない様にするた
めに設けられるものであり、また第２の表面保護膜をな
すポリイミド層（12）は、SiN層（11）におけるクラッ
クの発生やα線によるソフトエラーの発生を防止するた
めに設けられたものである。即ち、表面保護膜をSiN層
（11）のみとするときは、半導体ウエーハの裏面研削，
半導体ウエーハの分割（ダイシング，ブレーキング），
ワイヤボンディング，エポキシ樹脂（７）によるモール
ドの各工程でSiN層（11）が外部と接触したり、或いは
エポキシ樹脂（７）との熱膨張率の差に起因してSiN層
（11）にクラックが生ずることがあり、これを放置する
ときは、このクラックから水分が入り込み配線層（10）
を腐蝕，断線させてしまうという不都合があった。特に
第２図Ｆ例の様に軟かいアルミニウムによる配線層（1
0）上に硬いSiN層（11）が設けられる場合にあっては、
このSiN層（11）は外部との接触により割れ易いものと
なってしまう。
遮断し、配線層（10）が腐蝕，断線しない様にすると共
にNaイオンを遮断し、特性に劣化が生じない様にするた
めに設けられるものであり、また第２の表面保護膜をな
すポリイミド層（12）は、SiN層（11）におけるクラッ
クの発生やα線によるソフトエラーの発生を防止するた
めに設けられたものである。即ち、表面保護膜をSiN層
（11）のみとするときは、半導体ウエーハの裏面研削，
半導体ウエーハの分割（ダイシング，ブレーキング），
ワイヤボンディング，エポキシ樹脂（７）によるモール
ドの各工程でSiN層（11）が外部と接触したり、或いは
エポキシ樹脂（７）との熱膨張率の差に起因してSiN層
（11）にクラックが生ずることがあり、これを放置する
ときは、このクラックから水分が入り込み配線層（10）
を腐蝕，断線させてしまうという不都合があった。特に
第２図Ｆ例の様に軟かいアルミニウムによる配線層（1
0）上に硬いSiN層（11）が設けられる場合にあっては、
このSiN層（11）は外部との接触により割れ易いものと
なってしまう。
そこで、近年製造される半導体集積回路装置において
は、第２図Ｆに示す様にSiN層（11）上に比較的軟い材
料でなるポリイミドからなる表面保護膜（12）を設け、
SiN層（11）が外部と接触したり、或いはエポキシ樹脂
（７）との熱膨張率の差に起因して生ずるクラックを防
止し、配線層（10）に腐蝕，断線が生じない様にしてい
る。またポリイミド樹脂は低α線有機材料であるため、
斯るポリイミド層（12）を設けることはエポキシ樹脂
（７）のフィラに含有されているウラン，トリウム等か
ら発生するα線を減衰させることが可能となり、これは
特にDRAM等メモリ装置を製造する場合に重要となる。
は、第２図Ｆに示す様にSiN層（11）上に比較的軟い材
料でなるポリイミドからなる表面保護膜（12）を設け、
SiN層（11）が外部と接触したり、或いはエポキシ樹脂
（７）との熱膨張率の差に起因して生ずるクラックを防
止し、配線層（10）に腐蝕，断線が生じない様にしてい
る。またポリイミド樹脂は低α線有機材料であるため、
斯るポリイミド層（12）を設けることはエポキシ樹脂
（７）のフィラに含有されているウラン，トリウム等か
ら発生するα線を減衰させることが可能となり、これは
特にDRAM等メモリ装置を製造する場合に重要となる。
ところで従来、斯る半導体集積回路装置は、第２図Ａ
〜第２図Ｆに示す工程を経て製造されていた。
〜第２図Ｆに示す工程を経て製造されていた。
即ち、先ず第２図Ａに示す様に、半導体ウエーハ（1
3）を用意し、この半導体ウエーハ（13）のチップとし
て分割する部分（14）‥‥（14）の夫々にMOS FET等必
要な素子を形成した後、この半導体ウエーハ（13）上に
絶縁層をなすSiO2層（９），アルミニウムによる配線層
（10）及びSiN層（11）を順次形成する。
3）を用意し、この半導体ウエーハ（13）のチップとし
て分割する部分（14）‥‥（14）の夫々にMOS FET等必
要な素子を形成した後、この半導体ウエーハ（13）上に
絶縁層をなすSiO2層（９），アルミニウムによる配線層
（10）及びSiN層（11）を順次形成する。
次に第２図Ｂに示す様に、SiN層（11）上にレジスト
（15）を形成した後、ボンディングパッド（４）に対向
する部分のレジストを除去し、このレジスト（15）に窓
（15A）を形成し、続いて、第２図Ｃに示す様に、この
レジスト（15）をマスクとしてSiN層（11）にプラズマ
エッチングを施し、このSiN層（11）にボンディングパ
ッド（４）とコンタクトをとるための窓（11A）を形成
する。
（15）を形成した後、ボンディングパッド（４）に対向
する部分のレジストを除去し、このレジスト（15）に窓
（15A）を形成し、続いて、第２図Ｃに示す様に、この
レジスト（15）をマスクとしてSiN層（11）にプラズマ
エッチングを施し、このSiN層（11）にボンディングパ
ッド（４）とコンタクトをとるための窓（11A）を形成
する。
次に第２図Ｄに示す様に、レジスト（15）を除去した
後、SiN層（11）上全面にポリイミド層（12）及びSiN層
（11）の窓（11A）に対向する位置に窓（16A）を有する
レジスト（16）を順次形成する。この場合、ポリイミド
層（12）は、スピンコート法により形成される。
後、SiN層（11）上全面にポリイミド層（12）及びSiN層
（11）の窓（11A）に対向する位置に窓（16A）を有する
レジスト（16）を順次形成する。この場合、ポリイミド
層（12）は、スピンコート法により形成される。
次に第２図Ｅに示す様に、レジスト（16）をマスクと
してポリイミド層（12）をエッチングしてこのポリイミ
ド層（12）にSiN層（11）の窓（11A）と連なる窓（12
A）を形成する。
してポリイミド層（12）をエッチングしてこのポリイミ
ド層（12）にSiN層（11）の窓（11A）と連なる窓（12
A）を形成する。
次に第２図Ｆに示す様にレジスト（16）を除去した
後、半導体ウエーハ（13）を各チップ（14）‥‥（14）
に分割し、続いてチップ（14）によって形成された半導
体集積回路素子（１）を接着剤（２）を用いてリードフ
レーム（３）に固定し、ボンディングパッド（４）とリ
ード（５）とを金線（６）で接続し、その後、エポキシ
樹脂（７）によってモールドする。
後、半導体ウエーハ（13）を各チップ（14）‥‥（14）
に分割し、続いてチップ（14）によって形成された半導
体集積回路素子（１）を接着剤（２）を用いてリードフ
レーム（３）に固定し、ボンディングパッド（４）とリ
ード（５）とを金線（６）で接続し、その後、エポキシ
樹脂（７）によってモールドする。
従来はこの様にして斯る半導体集積回路装置を製造し
ていた。
ていた。
しかしながら、斯る従来の半導体装置の製造方法にお
いては、ポリイミド層（12）を所定の位置、即ち、ボン
ディングパッド（４）上の窓（12A）となる部分以外の
部分に形成する場合、スピンコート法によってポリイミ
ド層（12）を全面に形成した後、このポリイミド層（1
2）上にレジスト（16）を被着形成し、続いてこのレジ
スト（16）に窓（16A）を形成し、その後、このレジス
ト（16）をマスクとしてポリイミド層（12）をエッチン
グしてボンディングパッド（４）上のポリイミド層を除
去するという複雑な工程を必要とし、ポリイミド層（1
2）を所望の位置に簡単に形成することができないとい
う不都合があった。
いては、ポリイミド層（12）を所定の位置、即ち、ボン
ディングパッド（４）上の窓（12A）となる部分以外の
部分に形成する場合、スピンコート法によってポリイミ
ド層（12）を全面に形成した後、このポリイミド層（1
2）上にレジスト（16）を被着形成し、続いてこのレジ
スト（16）に窓（16A）を形成し、その後、このレジス
ト（16）をマスクとしてポリイミド層（12）をエッチン
グしてボンディングパッド（４）上のポリイミド層を除
去するという複雑な工程を必要とし、ポリイミド層（1
2）を所望の位置に簡単に形成することができないとい
う不都合があった。
また例えば半導体集積回路装置であるダイナミック・
ランダム・アクセス・メモリ（以下、DRAMという）にお
いては、α線対策からメモリセル部上部のポリイミド層
についてはこれを比較的厚く、例えば35μｍ〜50μｍに
形成する必要がある一方、周辺部については、α線対策
はさほど必要がなく、SiN層（11）におけるクラックの
発生防止のみが必要とされるので、この部分のポリイミ
ド層の厚さは比較的薄く、例えば３μｍ〜５μｍの厚さ
に形成することで足りるとされている。ところが、斯る
従来の半導体装置の製造方法においては、ポリイミド層
（12）をスピンコート法によって形成しているため、全
面に一様な厚さのポリイミド層（12）しか形成できず、
このため、斯るDRAMの様に場所によって異なる厚さのポ
リイミド層を必要とする半導体装置については、これを
製造することができないという不都合があった。
ランダム・アクセス・メモリ（以下、DRAMという）にお
いては、α線対策からメモリセル部上部のポリイミド層
についてはこれを比較的厚く、例えば35μｍ〜50μｍに
形成する必要がある一方、周辺部については、α線対策
はさほど必要がなく、SiN層（11）におけるクラックの
発生防止のみが必要とされるので、この部分のポリイミ
ド層の厚さは比較的薄く、例えば３μｍ〜５μｍの厚さ
に形成することで足りるとされている。ところが、斯る
従来の半導体装置の製造方法においては、ポリイミド層
（12）をスピンコート法によって形成しているため、全
面に一様な厚さのポリイミド層（12）しか形成できず、
このため、斯るDRAMの様に場所によって異なる厚さのポ
リイミド層を必要とする半導体装置については、これを
製造することができないという不都合があった。
本発明は、斯る点に鑑み、所定の位置に所定の厚さの
保護膜を必要とする半導体装置を少ない工程で、効率良
く製造できる様にすることを目的とする。
保護膜を必要とする半導体装置を少ない工程で、効率良
く製造できる様にすることを目的とする。
本発明に依る半導体装置の製造方法は、例えば第１図
に示す様に、保護膜（12）を有する半導体装置の製造方
法において、この保護膜（12）を凹版印刷用の原版を用
いる印刷法により形成するものである。
に示す様に、保護膜（12）を有する半導体装置の製造方
法において、この保護膜（12）を凹版印刷用の原版を用
いる印刷法により形成するものである。
斯る本発明においては、保護膜（12）は凹版印刷用の
原版を用いる印刷法により形成されるので、１回の印刷
工程で所望の位置に所望の厚さの保護膜（12）を形成で
きる。
原版を用いる印刷法により形成されるので、１回の印刷
工程で所望の位置に所望の厚さの保護膜（12）を形成で
きる。
以下、第１図を参照して本発明による半導体装置の製
造方法の一実施例につき、DRAMを製造する場合を例にし
て説明しよう。尚、この第１図において第２図に対応す
る部分には同一符号を付す。
造方法の一実施例につき、DRAMを製造する場合を例にし
て説明しよう。尚、この第１図において第２図に対応す
る部分には同一符号を付す。
先ず第１図Ａに示す様に、半導体ウエーハ（13）を用
意し、この半導体ウエーハ（13）のチップとして分割す
る部分（14）‥‥（14）の夫々にDRAMを構成するに必要
な素子を形成した後、この半導体ウエーハ（13）上に絶
縁層をなすSiO2層（９），アルミニウムによる配線層
（10）及び第１の表面保護膜をなすSiN層（11）を順次
形成する。
意し、この半導体ウエーハ（13）のチップとして分割す
る部分（14）‥‥（14）の夫々にDRAMを構成するに必要
な素子を形成した後、この半導体ウエーハ（13）上に絶
縁層をなすSiO2層（９），アルミニウムによる配線層
（10）及び第１の表面保護膜をなすSiN層（11）を順次
形成する。
次に第１図Ｂに示す様に、ボンディングパッド（４）
に対応する位置に窓（15A）を有するレジスト（15）をS
iN層（11）上に被着形成した後、第１図Ｃに示す様に、
このレジスト（15）をマスクとしてSiN層（11）にプラ
ズマエッチングを施し、このSiN層（11）にボンディン
グパッド（４）とコンタクトをとるための窓（11A）を
形成する。
に対応する位置に窓（15A）を有するレジスト（15）をS
iN層（11）上に被着形成した後、第１図Ｃに示す様に、
このレジスト（15）をマスクとしてSiN層（11）にプラ
ズマエッチングを施し、このSiN層（11）にボンディン
グパッド（４）とコンタクトをとるための窓（11A）を
形成する。
次に第１図Ｄに示す様に、凹版印刷用の原版（17）を
用意する。この原版（17）は各チップ（14）‥‥（14）
ごとにSiN層（11）の窓（11A）に対応する部分を除き、
その他の部分にポリイミド樹脂（18）を充填する凹部
（19）を形成したものであり、本例においてはメモリセ
ルアレイ部に対向する部分の凹部（19A）を比較的深
く、例えば35μｍ〜50μｍに形成し、周辺部に対向する
凹部（19B）については比較的浅く、例えば３μｍ〜５
μｍの深さに形成する。そこで本例においては、この原
版（17）の凹部（19）にポリイミド樹脂（18）を充填し
て、これを第１図Ｅに示す様にSiN層（11）に押し当て
た後、第１図Ｆに示す様にこの原版（17）をSiN層（1
1）から離脱させる。この様にすると、SiN層（11）の窓
（11A）の部分を除き、SiN層（11）全面にポリイミド層
（12）が印刷形成される。そこで、この後、加熱処理し
てこのポリイミド層（12）を硬化させる。この場合、メ
モリセルアレイ部上方のポリイミド層（12B）は比較的
厚く、例えば35μｍ〜50μｍに形成されるのでα線対策
が充分になされ、メモリセルにおいてリフトエラーの発
生が防止される。また周辺部に対向する部分のポリイミ
ド層（12C）は比較的薄く、例えば３μｍ〜５μｍの厚
さに形成されるので、窓（12A）の部分を精度良く形成
することができる。
用意する。この原版（17）は各チップ（14）‥‥（14）
ごとにSiN層（11）の窓（11A）に対応する部分を除き、
その他の部分にポリイミド樹脂（18）を充填する凹部
（19）を形成したものであり、本例においてはメモリセ
ルアレイ部に対向する部分の凹部（19A）を比較的深
く、例えば35μｍ〜50μｍに形成し、周辺部に対向する
凹部（19B）については比較的浅く、例えば３μｍ〜５
μｍの深さに形成する。そこで本例においては、この原
版（17）の凹部（19）にポリイミド樹脂（18）を充填し
て、これを第１図Ｅに示す様にSiN層（11）に押し当て
た後、第１図Ｆに示す様にこの原版（17）をSiN層（1
1）から離脱させる。この様にすると、SiN層（11）の窓
（11A）の部分を除き、SiN層（11）全面にポリイミド層
（12）が印刷形成される。そこで、この後、加熱処理し
てこのポリイミド層（12）を硬化させる。この場合、メ
モリセルアレイ部上方のポリイミド層（12B）は比較的
厚く、例えば35μｍ〜50μｍに形成されるのでα線対策
が充分になされ、メモリセルにおいてリフトエラーの発
生が防止される。また周辺部に対向する部分のポリイミ
ド層（12C）は比較的薄く、例えば３μｍ〜５μｍの厚
さに形成されるので、窓（12A）の部分を精度良く形成
することができる。
次に半導体ウエーハ（13）の裏面を研削して所定の厚
さとした後、第１図Ｇに示す様に半導体ウエーハ（13）
を各チップ（14）‥‥（14）に分割し、その後、このチ
ップ（14）によって形成される半導体集積回路素子
（１）を接着剤（２）を用いてリードフレーム（３）に
固定した後、ボンディングパッド（４）とリード（５）
とを金線（６）で接続し、続いてエポキシ樹脂（７）に
よって樹脂封止を行い、本例のDRAMを得る様にする。
さとした後、第１図Ｇに示す様に半導体ウエーハ（13）
を各チップ（14）‥‥（14）に分割し、その後、このチ
ップ（14）によって形成される半導体集積回路素子
（１）を接着剤（２）を用いてリードフレーム（３）に
固定した後、ボンディングパッド（４）とリード（５）
とを金線（６）で接続し、続いてエポキシ樹脂（７）に
よって樹脂封止を行い、本例のDRAMを得る様にする。
斯る本実施例においては、凹版印刷用の原版（17）を
用意し、この原版（17）を用いてポリイミド層（12）を
印刷する様にしているので、第２図例の場合の様に、レ
ジスト（16）を用いてポリイミド層（12）をエッチング
して窓（12A）を設ける作業を要せず、一回の印刷工程
で窓（12A）の部分を除く部分にのみポリイミド層（1
2）を形成することができる。
用意し、この原版（17）を用いてポリイミド層（12）を
印刷する様にしているので、第２図例の場合の様に、レ
ジスト（16）を用いてポリイミド層（12）をエッチング
して窓（12A）を設ける作業を要せず、一回の印刷工程
で窓（12A）の部分を除く部分にのみポリイミド層（1
2）を形成することができる。
また本実施例においては、凹版印刷用の原版（17）の
凹部（19）の深さを変えるだけで、ポリイミド層（12）
の厚さを所望の厚さに、例えばメモリセルアレイ部に対
向する部分のポリイミド層（12B）を比較的厚く、周辺
部分のポリイミド層（12C）を比較的薄くする様に形成
できる。
凹部（19）の深さを変えるだけで、ポリイミド層（12）
の厚さを所望の厚さに、例えばメモリセルアレイ部に対
向する部分のポリイミド層（12B）を比較的厚く、周辺
部分のポリイミド層（12C）を比較的薄くする様に形成
できる。
従って、本実施例に依れば、所定の位置に、即ちボン
ディングパッド（４）の上方部分を除く位置に所定の厚
さのポリイミド層（12）を有してなる半導体集積回路装
置を少ない工程で効率良く製造することができるという
利益がある。
ディングパッド（４）の上方部分を除く位置に所定の厚
さのポリイミド層（12）を有してなる半導体集積回路装
置を少ない工程で効率良く製造することができるという
利益がある。
また本実施例によれば、半導体ウエーハ（13）を裏面
研削する前の工程でポリイミド層（12）を形成する様に
しているので、その後の工程例えば半導体ウエーハ（1
3）の裏面研削，分割（ダイシング，ブレーキング），
ワイヤボンディング，モールド等の工程でSiN層（11）
にクラックが発生することを有効に防止することができ
るという利益がある。
研削する前の工程でポリイミド層（12）を形成する様に
しているので、その後の工程例えば半導体ウエーハ（1
3）の裏面研削，分割（ダイシング，ブレーキング），
ワイヤボンディング，モールド等の工程でSiN層（11）
にクラックが発生することを有効に防止することができ
るという利益がある。
尚、上述実施例においては、SiN層（11）上に設ける
表面保護膜をポリイミド層（12）によって形成する場合
につき述べたが、この代わりに、シリコン樹脂等種々の
樹脂を使用することもでき、この場合にも上述同様の作
用効果を得ることができる。
表面保護膜をポリイミド層（12）によって形成する場合
につき述べたが、この代わりに、シリコン樹脂等種々の
樹脂を使用することもでき、この場合にも上述同様の作
用効果を得ることができる。
また上述実施例においては、DRAMを製造する場合につ
き述べたが、本発明は、この上述実施例に限らず、SRAM
等種々の半導体装置を製造する場合に適用でき、この場
合にも上述同様の作用効果を得ることができる。
き述べたが、本発明は、この上述実施例に限らず、SRAM
等種々の半導体装置を製造する場合に適用でき、この場
合にも上述同様の作用効果を得ることができる。
また上述実施例においては、SiN層（11）上に表面保
護膜を形成する場合につき述べたが、この代わりに、Si
N層（11）を設けず、ポリイミド層（12）等による表面
保護膜を直接形成する場合にも適用でき、この場合にも
上述同様の作用効果を得ることができる。
護膜を形成する場合につき述べたが、この代わりに、Si
N層（11）を設けず、ポリイミド層（12）等による表面
保護膜を直接形成する場合にも適用でき、この場合にも
上述同様の作用効果を得ることができる。
また上述実施例においては、表面保護膜を形成する場
合につき述べたが、本発明は、配線層間に中間保護膜を
形成する様にした多層配線構造の半導体装置を製造する
場合にも適用でき、この場合にも上述同様の作用効果を
得ることができる。
合につき述べたが、本発明は、配線層間に中間保護膜を
形成する様にした多層配線構造の半導体装置を製造する
場合にも適用でき、この場合にも上述同様の作用効果を
得ることができる。
また本発明は上述実施例に限らず、本発明の要旨を逸
脱することなく、その他種々の構成が取り得ることは勿
論である。
脱することなく、その他種々の構成が取り得ることは勿
論である。
本発明に依れば、保護膜は印刷法により形成されるの
で、所定の位置に所定の厚さの保護膜をしてなる半導体
装置を少ない工程で効率良く製造することができるとい
う利益がある。
で、所定の位置に所定の厚さの保護膜をしてなる半導体
装置を少ない工程で効率良く製造することができるとい
う利益がある。
第１図は本発明半導体装置の製造方法の一実施例を示す
工程図、第２図は従来の半導体装置の製造方法を示す工
程図である。 （１）は半導体集積回路素子、（10）は配線層、（11）
はSiN層、（11A）はSiN層の窓、（12）はポリイミド
層、（12A）はポリイミド層の窓、（15）及び（16）は
夫々レジスト、（17）は凹版印刷用原版、（18）はポリ
イミド樹脂である。
工程図、第２図は従来の半導体装置の製造方法を示す工
程図である。 （１）は半導体集積回路素子、（10）は配線層、（11）
はSiN層、（11A）はSiN層の窓、（12）はポリイミド
層、（12A）はポリイミド層の窓、（15）及び（16）は
夫々レジスト、（17）は凹版印刷用原版、（18）はポリ
イミド樹脂である。
フロントページの続き (72)発明者 小野 義勝 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭56−114335（ＪＰ，Ａ) 特開 昭57−179242（ＪＰ，Ａ)
Claims (1)
- 【請求項１】保護膜を有する半導体装置の製造方法にお
いて、 上記保護膜を、凹版印刷用の原版を用いる印刷法により
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073161A JP2535890B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073161A JP2535890B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63239966A JPS63239966A (ja) | 1988-10-05 |
| JP2535890B2 true JP2535890B2 (ja) | 1996-09-18 |
Family
ID=13510167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073161A Expired - Fee Related JP2535890B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535890B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230131A (ja) * | 1988-07-19 | 1990-01-31 | Seiko Epson Corp | 半導体装置 |
| JP5779933B2 (ja) * | 2011-03-25 | 2015-09-16 | 凸版印刷株式会社 | 薄膜トランジスタ装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114335A (en) * | 1980-02-13 | 1981-09-08 | Fujitsu Ltd | Semiconductor device and its manufacture |
| JPS57179242A (en) * | 1981-04-09 | 1982-11-04 | Du Pont | Polyimide composition |
-
1987
- 1987-03-27 JP JP62073161A patent/JP2535890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63239966A (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699735B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US9012269B2 (en) | Reducing warpage for fan-out wafer level packaging | |
| US7002245B2 (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
| US7129110B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000068401A (ja) | 半導体装置およびその製造方法 | |
| US20030032276A1 (en) | Method of fabricating a wafer level package | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| US6940161B2 (en) | Semiconductor device and process for producing the same | |
| US20040053445A1 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| US8394717B2 (en) | Semiconductor package with a reduced volume and thickness and capable of high speed operation and method for fabricating the same | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| CN112908946A (zh) | 一种降低塑封晶圆翘曲的封装结构及其制造方法 | |
| US20220173003A1 (en) | Warpage Control of Packages Using Embedded Core Frame | |
| JP4285079B2 (ja) | 半導体装置の製造方法 | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| JP2687342B2 (ja) | 半導体装置の製造方法 | |
| JP2576496B2 (ja) | 半導体記憶装置 | |
| JP2837488B2 (ja) | 半導体装置 | |
| JP2500686B2 (ja) | 半導体装置の製造方法 | |
| JP2004007016A (ja) | 半導体装置及びその製造方法 | |
| JP2004079928A (ja) | 半導体装置およびその製造方法 | |
| JP2009038300A (ja) | 半導体パッケージの製造方法 | |
| JP2000138245A (ja) | デバイスのパッケージ方法及びパッケージ構造 | |
| JP2003037030A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |