JP2000138245A - デバイスのパッケージ方法及びパッケージ構造 - Google Patents
デバイスのパッケージ方法及びパッケージ構造Info
- Publication number
- JP2000138245A JP2000138245A JP10312602A JP31260298A JP2000138245A JP 2000138245 A JP2000138245 A JP 2000138245A JP 10312602 A JP10312602 A JP 10312602A JP 31260298 A JP31260298 A JP 31260298A JP 2000138245 A JP2000138245 A JP 2000138245A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective resin
- cutting
- cutting step
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】機械的衝撃に強く、搬送中や実装中等に、デバ
イスが欠けることを可及的に抑制できるデバイスのパッ
ケージ構造を提供すること 【解決手段】 デバイス１０の表面にデバイス電極１１
が形成され、その表面を覆うようにして保護樹脂層１２
が形成される。保護樹脂層の内部に、デバイス電極と導
通する再配線メタル１３が配置され、さらに外部に露出
する接合金属突起１４が再配線メタルと接続されてい
る。そして、デバイスの側面、つまり、配線面（デバイ
ス電極，再配線の形成面）と垂直な側面にも保護樹脂層
１５を形成している。
イスが欠けることを可及的に抑制できるデバイスのパッ
ケージ構造を提供すること 【解決手段】 デバイス１０の表面にデバイス電極１１
が形成され、その表面を覆うようにして保護樹脂層１２
が形成される。保護樹脂層の内部に、デバイス電極と導
通する再配線メタル１３が配置され、さらに外部に露出
する接合金属突起１４が再配線メタルと接続されてい
る。そして、デバイスの側面、つまり、配線面（デバイ
ス電極，再配線の形成面）と垂直な側面にも保護樹脂層
１５を形成している。
Description
【０００１】
【発明の属する技術分野】本発明は、デバイスのパッケ
ージ方法及びパッケージ構造に関するもので、より具体
的には、ウエハレベルＣＳＰに関する。
ージ方法及びパッケージ構造に関するもので、より具体
的には、ウエハレベルＣＳＰに関する。
【０００２】
【従来の技術】半導体デバイスのパッケージ・プロセス
として、近年、ウエハレベルＣＳＰ（ｃｈｉｐ ｓｉｚ
ｅ ｐａｃｋａｇｅ）と称されるものが用いられてい
る。このウエハレベルＣＳＰは、例えば雑誌「日経マイ
クロデバイス」の１９９８年８月号の５２頁以降に詳し
く説明されているように、従来のチップ毎に分離切断し
た後、個別処理するチップ・レベルＣＳＰに代わるもの
で、ウエハ状態のまま処理するようにしている。
として、近年、ウエハレベルＣＳＰ（ｃｈｉｐ ｓｉｚ
ｅ ｐａｃｋａｇｅ）と称されるものが用いられてい
る。このウエハレベルＣＳＰは、例えば雑誌「日経マイ
クロデバイス」の１９９８年８月号の５２頁以降に詳し
く説明されているように、従来のチップ毎に分離切断し
た後、個別処理するチップ・レベルＣＳＰに代わるもの
で、ウエハ状態のまま処理するようにしている。
【０００３】そして、そのプロセスを簡単に説明する
と、まず、通常の半導体プロセスを用いてウエハ上で配
線等を施す。次いで、ダイシングすることなくそのウエ
ハ表面に保護樹脂層を形成する。次いで、ウエハをチッ
プサイズに切断することにより、個々のチップに分断さ
れる。
と、まず、通常の半導体プロセスを用いてウエハ上で配
線等を施す。次いで、ダイシングすることなくそのウエ
ハ表面に保護樹脂層を形成する。次いで、ウエハをチッ
プサイズに切断することにより、個々のチップに分断さ
れる。
【０００４】これにより、図１に示すようなチップが形
成される。すなわち、デバイス１の表面にデバイス電極
２が形成され、そのデバイス電極２の形成面に保護樹脂
層３が形成され、表面を覆うようになっている。さら
に、デバイス電極２には、再配線メタル４が接続される
ように形成され、保護樹脂３から露出する再配線メタル
４の端部に接合金属突起５を接合するようにしている。
そして、デバイス１は、この接合金属突起５を介して外
部回路と導通するようになる。
成される。すなわち、デバイス１の表面にデバイス電極
２が形成され、そのデバイス電極２の形成面に保護樹脂
層３が形成され、表面を覆うようになっている。さら
に、デバイス電極２には、再配線メタル４が接続される
ように形成され、保護樹脂３から露出する再配線メタル
４の端部に接合金属突起５を接合するようにしている。
そして、デバイス１は、この接合金属突起５を介して外
部回路と導通するようになる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のシステムでは以下に示す問題があった。すなわ
ち、その製造プロセス上の要請から、図１に示すよう
に、デバイス１の側面には保護樹脂層を形成することは
できなかった。その結果、側面はデバイス１の構造材が
露出するので、機械的衝撃に弱いという問題がある。よ
って、搬送中に発生する振動などにより搬送容器の中で
デバイスに欠けが生じたり、実装時のハンドリングでデ
バイスに欠けが生じるという問題がある。
た従来のシステムでは以下に示す問題があった。すなわ
ち、その製造プロセス上の要請から、図１に示すよう
に、デバイス１の側面には保護樹脂層を形成することは
できなかった。その結果、側面はデバイス１の構造材が
露出するので、機械的衝撃に弱いという問題がある。よ
って、搬送中に発生する振動などにより搬送容器の中で
デバイスに欠けが生じたり、実装時のハンドリングでデ
バイスに欠けが生じるという問題がある。
【０００６】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、機械的衝撃に強く、搬送中や実装中等に、デバイス
が欠けることを可及的に抑制できるデバイスのパッケー
ジ構造及び係るパッケージ構造を簡単に製造することの
できるデバイスのパッケージ方法を提供することにあ
る。
もので、その目的とするところは、上記した問題を解決
し、機械的衝撃に強く、搬送中や実装中等に、デバイス
が欠けることを可及的に抑制できるデバイスのパッケー
ジ構造及び係るパッケージ構造を簡単に製造することの
できるデバイスのパッケージ方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記した目的を達成する
ために、本発明に係るパッケージ構造では、ウエハレベ
ルのパッケージプロセスで形成されるデバイスのパッケ
ージ構造であって、デバイスの表面の配線面（実施の形
態では、「再配線メタル１３等が形成された面」に相
当）と、その配線面につながる側面を保護材（実施の形
態では、保護樹脂層１２，１５）で被覆するように構成
した（請求項１）。
ために、本発明に係るパッケージ構造では、ウエハレベ
ルのパッケージプロセスで形成されるデバイスのパッケ
ージ構造であって、デバイスの表面の配線面（実施の形
態では、「再配線メタル１３等が形成された面」に相
当）と、その配線面につながる側面を保護材（実施の形
態では、保護樹脂層１２，１５）で被覆するように構成
した（請求項１）。
【０００８】このようにすると、デバイスの配線面とと
もに、側面にも保護材が形成されるので、デバイスの側
面が露出せず、機械的衝撃に強く、搬送中や実装中等
に、デバイスが欠けることを可及的に抑制される。
もに、側面にも保護材が形成されるので、デバイスの側
面が露出せず、機械的衝撃に強く、搬送中や実装中等
に、デバイスが欠けることを可及的に抑制される。
【０００９】また、本発明に係るデバイスのパッケージ
方法では、ウエハ状態のまま複数のデバイス（「チッ
プ」とも称する）のパッケージを行うパッケージ方法で
あって、裏面に分離阻止材（実施の形態では、「ダイシ
ングテープ２２」に相当）が貼り付けられたウエハの表
面側に対し、デバイス形成領域の周囲を前記分離阻止材
を残して切断する第１カット工程（実施の形態では、
「ファーストダイシング」）と、その第１カット工程の
後に、前記ウエハの表面側を保護層で被う保護層形成工
程と、その後、前記ウエハの表面側に対し、前記デバイ
ス形成領域の周囲を前記分離阻止材を残して切断する第
２カット工程（実施の形態では、「セカンドダイシン
グ」）とを含み、前記第２カット工程のカット位置の少
なくとも一部が、前記第１カット工程のカット位置を含
み、前記第２カット工程で形成される溝の幅は、前記第
１カット工程で形成される溝の幅よりも小さくし、前記
第１カット工程で形成された前記溝内に充填された保護
材の一部を残すようにした（請求項２）。
方法では、ウエハ状態のまま複数のデバイス（「チッ
プ」とも称する）のパッケージを行うパッケージ方法で
あって、裏面に分離阻止材（実施の形態では、「ダイシ
ングテープ２２」に相当）が貼り付けられたウエハの表
面側に対し、デバイス形成領域の周囲を前記分離阻止材
を残して切断する第１カット工程（実施の形態では、
「ファーストダイシング」）と、その第１カット工程の
後に、前記ウエハの表面側を保護層で被う保護層形成工
程と、その後、前記ウエハの表面側に対し、前記デバイ
ス形成領域の周囲を前記分離阻止材を残して切断する第
２カット工程（実施の形態では、「セカンドダイシン
グ」）とを含み、前記第２カット工程のカット位置の少
なくとも一部が、前記第１カット工程のカット位置を含
み、前記第２カット工程で形成される溝の幅は、前記第
１カット工程で形成される溝の幅よりも小さくし、前記
第１カット工程で形成された前記溝内に充填された保護
材の一部を残すようにした（請求項２）。
【００１０】このようにすると、２回のカット工程の間
に保護材形成を行い、しかも、第２カット工程で形成さ
れる溝の幅のほうを狭くするようにしたため、第１カッ
ト工程により形成された溝内に充填された保護材の一部
が、第２カット工程で除去されるので、分離阻止材を外
すと、個々のデバイスに分離される。また、第２カット
工程のカット幅（溝幅）のほうを狭くしたため、デバイ
スの周囲に位置する溝内にも保護材が残る。よって、分
離された個々のデバイスの側面に保護材が形成される。
に保護材形成を行い、しかも、第２カット工程で形成さ
れる溝の幅のほうを狭くするようにしたため、第１カッ
ト工程により形成された溝内に充填された保護材の一部
が、第２カット工程で除去されるので、分離阻止材を外
すと、個々のデバイスに分離される。また、第２カット
工程のカット幅（溝幅）のほうを狭くしたため、デバイ
スの周囲に位置する溝内にも保護材が残る。よって、分
離された個々のデバイスの側面に保護材が形成される。
【００１１】
【発明の実施の形態】図２は、本発明に係るパッケージ
構造の好適な一実施の形態を示している。同図に示すよ
うに、デバイス１０の表面にデバイス電極１１が形成さ
れており、その表面を覆うようにして保護樹脂層１２が
形成されている。この保護樹脂層１２の内部に、デバイ
ス電極１１と導通するように接続された再配線メタル１
３が配置されている。そして、再配線メタル１３の形成
領域に位置する保護樹脂層１２の一部は開口しており、
その開口部１２ａを介して再配線メタル１３の一部が露
出し、その露出部分にて接合金属突起１４が再配線メタ
ル１３と接続されている。これにより、デバイス１０内
の回路が、接合金属突起１４を介して外部回路と導通が
可能となる。
構造の好適な一実施の形態を示している。同図に示すよ
うに、デバイス１０の表面にデバイス電極１１が形成さ
れており、その表面を覆うようにして保護樹脂層１２が
形成されている。この保護樹脂層１２の内部に、デバイ
ス電極１１と導通するように接続された再配線メタル１
３が配置されている。そして、再配線メタル１３の形成
領域に位置する保護樹脂層１２の一部は開口しており、
その開口部１２ａを介して再配線メタル１３の一部が露
出し、その露出部分にて接合金属突起１４が再配線メタ
ル１３と接続されている。これにより、デバイス１０内
の回路が、接合金属突起１４を介して外部回路と導通が
可能となる。
【００１２】ここで本発明では、デバイス１０の側面、
つまり、配線面（デバイス電極１１，再配線１３の形成
面）と垂直な面の全周（４つの面）にも保護樹脂層１５
を形成している。これにより、その保護樹脂層１５によ
りデバイス１０の側面が保護されるので、機械的衝撃を
受けても、デバイスが欠けたりするおそれが可及的にな
くなる。
つまり、配線面（デバイス電極１１，再配線１３の形成
面）と垂直な面の全周（４つの面）にも保護樹脂層１５
を形成している。これにより、その保護樹脂層１５によ
りデバイス１０の側面が保護されるので、機械的衝撃を
受けても、デバイスが欠けたりするおそれが可及的にな
くなる。
【００１３】次に、上記した構成のパッケージ構造（デ
バイス１０の側面に保護樹脂層１５を設ける構造）を製
造する製造方法の好適な一実施の形態について説明す
る。まず、図３に示すように、通常の半導体プロセスに
より、内部配線等を行ったウエハ２０の表面所定位置に
再配線メタル１３を形成したものを用意する。そして、
そのウエハ２０の裏面（再配線メタル１３の未形成面）
の全面に、分離阻止材であるダイシングテープ２２を貼
り付ける。
バイス１０の側面に保護樹脂層１５を設ける構造）を製
造する製造方法の好適な一実施の形態について説明す
る。まず、図３に示すように、通常の半導体プロセスに
より、内部配線等を行ったウエハ２０の表面所定位置に
再配線メタル１３を形成したものを用意する。そして、
そのウエハ２０の裏面（再配線メタル１３の未形成面）
の全面に、分離阻止材であるダイシングテープ２２を貼
り付ける。
【００１４】このとき用いるダイシングテープ２２は、
たとえば後述する保護樹脂層の形成工程における保護樹
脂の硬化時に高温（１００℃以上）にならない場合に
は、通常の高分子のダイシングテープを用いることがで
きる。また、硬化時に高温になる場合には、分離阻止材
として高分子ダイシングテープに替えてガラス基板また
はセラミック基板を用い、係る基板を接着剤を介してデ
バイスのウエハ２０に貼り付けるようにしてもよい。こ
のようにすると、熱によるテープの変形を抑止し、最終
的なデバイスチップの外形寸法を精度よくすることがで
きる。
たとえば後述する保護樹脂層の形成工程における保護樹
脂の硬化時に高温（１００℃以上）にならない場合に
は、通常の高分子のダイシングテープを用いることがで
きる。また、硬化時に高温になる場合には、分離阻止材
として高分子ダイシングテープに替えてガラス基板また
はセラミック基板を用い、係る基板を接着剤を介してデ
バイスのウエハ２０に貼り付けるようにしてもよい。こ
のようにすると、熱によるテープの変形を抑止し、最終
的なデバイスチップの外形寸法を精度よくすることがで
きる。
【００１５】次に、図４に示すように、ファーストダイ
シングを行い、ウエハ２０の所定位置を格子状に切断す
る。このとき、ダイシングテープ２２は切断しない。こ
れにより、格子状の溝２４が形成される。そして、ウエ
ハ２０のうち、この溝２４で仕切られる各部分が、最終
製品の各デバイス（図２における符号１０）を構成する
ことになる。さらに、このファーストダイシングで用い
るブレードは、比較的厚いものを用いる。これにより、
溝２４はブレードに応じた幅ｄ１となる。
シングを行い、ウエハ２０の所定位置を格子状に切断す
る。このとき、ダイシングテープ２２は切断しない。こ
れにより、格子状の溝２４が形成される。そして、ウエ
ハ２０のうち、この溝２４で仕切られる各部分が、最終
製品の各デバイス（図２における符号１０）を構成する
ことになる。さらに、このファーストダイシングで用い
るブレードは、比較的厚いものを用いる。これにより、
溝２４はブレードに応じた幅ｄ１となる。
【００１６】次いで、図５に示すように、ウエハ２０の
表面を保護樹脂２５で覆う。つまり、この保護樹脂２５
でデバイスの封止を行う。この保護樹脂２５の形成工程
は、再配線メタル１３の電極部が保護樹脂２５で被覆さ
れないようにし、保護樹脂２５の表面に再配線メタル１
３が露出するようにする。このとき、保護樹脂２５の表
面はほぼ面一になり、溝２４内にも樹脂が充填される。
表面を保護樹脂２５で覆う。つまり、この保護樹脂２５
でデバイスの封止を行う。この保護樹脂２５の形成工程
は、再配線メタル１３の電極部が保護樹脂２５で被覆さ
れないようにし、保護樹脂２５の表面に再配線メタル１
３が露出するようにする。このとき、保護樹脂２５の表
面はほぼ面一になり、溝２４内にも樹脂が充填される。
【００１７】この処理は、予め再配線メタル１３の上に
は樹脂注入されないような所定の型を用い、その型内に
樹脂注入するようにしてもよいし、或いは、一旦再配線
メタル１３を含めて表面全面を保護樹脂で被膜した後、
樹脂表面を研磨して再配線メタル１３の表面を露出する
ようにしてもよく、各種の方法がとれる。さらに、保護
樹脂の形成は、注型に限らず、トランスファモールドや
射出成形など各種の方法をとることができるのは言うま
でもない。
は樹脂注入されないような所定の型を用い、その型内に
樹脂注入するようにしてもよいし、或いは、一旦再配線
メタル１３を含めて表面全面を保護樹脂で被膜した後、
樹脂表面を研磨して再配線メタル１３の表面を露出する
ようにしてもよく、各種の方法がとれる。さらに、保護
樹脂の形成は、注型に限らず、トランスファモールドや
射出成形など各種の方法をとることができるのは言うま
でもない。
【００１８】その後、図６に示すように、露出した再配
線メタル１３の上に接合金属突起１４を形成する。この
接合金属突起１４は、例えば接合金属突起１４の上にハ
ンダなどの低融点金属を印刷した後に溶融したり、金属
ボールを置いた後加熱することによりその金属ボールと
再配線メタル１３とを接合するようにしてもよい等、各
種の手法を用いることができる。
線メタル１３の上に接合金属突起１４を形成する。この
接合金属突起１４は、例えば接合金属突起１４の上にハ
ンダなどの低融点金属を印刷した後に溶融したり、金属
ボールを置いた後加熱することによりその金属ボールと
再配線メタル１３とを接合するようにしてもよい等、各
種の手法を用いることができる。
【００１９】次いで、図７に示すように、セカンドダイ
シング処理を行い、ファーストダイシングで形成した溝
２４の位置を再度カットする。このダイシングにより、
保護樹脂層２５に格子状の溝２６を形成することにな
り、その溝２６の底面はダイシングテープ２２が露出す
るようにする。換言すると、ダイシングテープ２２を残
して保護樹脂２５の厚さ分だけカットする。
シング処理を行い、ファーストダイシングで形成した溝
２４の位置を再度カットする。このダイシングにより、
保護樹脂層２５に格子状の溝２６を形成することにな
り、その溝２６の底面はダイシングテープ２２が露出す
るようにする。換言すると、ダイシングテープ２２を残
して保護樹脂２５の厚さ分だけカットする。
【００２０】このとき用いるブレードはファーストダイ
シングで用いたブレードよりも薄いものを用いる。これ
により、図示するようにセカンドダイシングにより形成
される溝２６の幅ｄ２は、溝２４の幅ｄ１よりも狭くな
る。その結果、ウエハ２０の垂直な側面の周囲にも保護
樹脂２５が残る。
シングで用いたブレードよりも薄いものを用いる。これ
により、図示するようにセカンドダイシングにより形成
される溝２６の幅ｄ２は、溝２４の幅ｄ１よりも狭くな
る。その結果、ウエハ２０の垂直な側面の周囲にも保護
樹脂２５が残る。
【００２１】その後、ダイシングテープ２２を剥離する
ことにより、図８に示すように、個々のデバイス１０に
分離し、チップデバイスが製造される。そして、上記し
たようにセカンドダイシングで薄いブレードを用いるこ
とにより、側面にも保護樹脂２５が残ったため、最終製
品のデバイス１０の側面にも保護樹脂層１５が形成され
ることになる。
ことにより、図８に示すように、個々のデバイス１０に
分離し、チップデバイスが製造される。そして、上記し
たようにセカンドダイシングで薄いブレードを用いるこ
とにより、側面にも保護樹脂２５が残ったため、最終製
品のデバイス１０の側面にも保護樹脂層１５が形成され
ることになる。
【００２２】
【発明の効果】以上のように、本発明に係るパッケージ
構造では、ウエハレベルＣＳＰであってもデバイスの側
面に保護樹脂層が形成されるため、機械的強度が増す。
その結果、たとえデバイスに搬送中や実装中等に力がか
かることがあっても、デバイスが欠けることを可及的に
抑制できる。さらに、デバイスの表面及び側面が保護樹
脂層で覆われるため、耐湿性も向上する。
構造では、ウエハレベルＣＳＰであってもデバイスの側
面に保護樹脂層が形成されるため、機械的強度が増す。
その結果、たとえデバイスに搬送中や実装中等に力がか
かることがあっても、デバイスが欠けることを可及的に
抑制できる。さらに、デバイスの表面及び側面が保護樹
脂層で覆われるため、耐湿性も向上する。
【００２３】そして、係るパッケージ構造を製造するパ
ッケージ方法では、２回ダイシングを行い、しかも、１
回目と２回目の間に保護樹脂層を形成する工程を行うと
ともに、２回目のカット幅を短く（狭く）することによ
り、簡単にデバイスの側面に保護樹脂層を形成すること
ができる。
ッケージ方法では、２回ダイシングを行い、しかも、１
回目と２回目の間に保護樹脂層を形成する工程を行うと
ともに、２回目のカット幅を短く（狭く）することによ
り、簡単にデバイスの側面に保護樹脂層を形成すること
ができる。
【図１】従来例を示す図である。
【図２】本発明に係るパッケージ構造の好適な一実施の
形態を示す図である。
形態を示す図である。
【図３】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その１）である。
形態を示す工程図（その１）である。
【図４】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その２）である。
形態を示す工程図（その２）である。
【図５】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その３）である。
形態を示す工程図（その３）である。
【図６】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その４）である。
形態を示す工程図（その４）である。
【図７】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その５）である。
形態を示す工程図（その５）である。
【図８】本発明に係るパッケージ方法の好適な一実施の
形態を示す工程図（その６）である。
形態を示す工程図（その６）である。
１０ デバイス １１ デバイス電極 １２ 保護樹脂層（保護材） １３ 再配線メタル １４ 接合金属突起 １５ 保護樹脂層（保護材） ２０ ウエハ ２２ ダイシングテープ（分離阻止材） ２４ 溝 ２５ 保護樹脂 ２６ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 浩二 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 (72)発明者 原 健太郎 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 (72)発明者 政井 琢 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 (72)発明者 梅田 史彦 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 (72)発明者 堀池 純夫 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 Ｆターム(参考） 5F061 AA01 BA07 CA10 CB12 CB13
Claims (2)
- 【請求項１】 ウエハ状態のまま複数のデバイスのパッ
ケージを行うパッケージ方法であって、 裏面に分離阻止材が貼り付けられたウエハの表面側に対
し、デバイス形成領域の周囲を前記分離阻止材を残して
切断する第１カット工程と、 その第１カット工程の後に、前記ウエハの表面側を保護
層で被う保護層形成工程と、 その後、前記ウエハの表面側に対し、前記チップ形成領
域の周囲を前記分離阻止材を残して切断する第２カット
工程とを含み、 前記第２カット工程のカット位置の少なくとも一部が、
前記第１カット工程のカット位置を含み、前記第２カッ
ト工程で形成される溝の幅は、前記第１カット工程で形
成される溝の幅よりも小さくし、前記第１カット工程で
形成された前記溝内に充填された保護材の一部を残すこ
とを特徴とするデバイスのパッケージ方法。 - 【請求項２】 ウエハレベルのパッケージプロセスで形
成されるデバイスのパッケージ構造であって、 デバイスの表面の配線面と、その配線面につながる側面
を保護材で被覆してなることを特徴とするデバイスのパ
ッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312602A JP2000138245A (ja) | 1998-11-02 | 1998-11-02 | デバイスのパッケージ方法及びパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10312602A JP2000138245A (ja) | 1998-11-02 | 1998-11-02 | デバイスのパッケージ方法及びパッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138245A true JP2000138245A (ja) | 2000-05-16 |
Family
ID=18031193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10312602A Pending JP2000138245A (ja) | 1998-11-02 | 1998-11-02 | デバイスのパッケージ方法及びパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134662A (ja) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
| US6720591B2 (en) | 2001-04-23 | 2004-04-13 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
-
1998
- 1998-11-02 JP JP10312602A patent/JP2000138245A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134662A (ja) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
| JP4508396B2 (ja) * | 2000-10-30 | 2010-07-21 | パナソニック株式会社 | チップ型半導体装置及びその製造方法 |
| US6720591B2 (en) | 2001-04-23 | 2004-04-13 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US6949416B2 (en) | 2001-04-23 | 2005-09-27 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023094A (en) | Semiconductor wafer having a bottom surface protective coating | |
| US9012269B2 (en) | Reducing warpage for fan-out wafer level packaging | |
| KR100907232B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5028988B2 (ja) | 半導体装置の製造方法 | |
| CN104584209B (zh) | 薄型衬底PoP结构 | |
| KR20190053235A (ko) | 웨이퍼 레벨 패키지 및 방법 | |
| US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
| US20120001328A1 (en) | Chip-sized package and fabrication method thereof | |
| KR20200061597A (ko) | 반도체 패키지의 제조방법 | |
| US6312972B1 (en) | Pre-bond encapsulation of area array terminated chip and wafer scale packages | |
| US6525411B1 (en) | Semiconductor package and method of fabricating the same | |
| US20080283989A1 (en) | Wafer level package and wafer level packaging method | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JP2000138245A (ja) | デバイスのパッケージ方法及びパッケージ構造 | |
| JP2003282797A (ja) | 半導体装置および半導体モジュールの製造方法 | |
| JP2008016606A (ja) | 半導体装置及びその製造方法 | |
| JP2837488B2 (ja) | 半導体装置 | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| JP2687342B2 (ja) | 半導体装置の製造方法 | |
| US6528354B1 (en) | Method of manufacturing a semiconductor device | |
| KR100688064B1 (ko) | 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법 | |
| JP2004079928A (ja) | 半導体装置およびその製造方法 | |
| US20160247739A1 (en) | Bonded system and a method for adhesively bonding a hygroscopic material | |
| US11239130B2 (en) | Selective molding for integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |