JP4508396B2 - チップ型半導体装置及びその製造方法 - Google Patents
チップ型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4508396B2 JP4508396B2 JP2000330690A JP2000330690A JP4508396B2 JP 4508396 B2 JP4508396 B2 JP 4508396B2 JP 2000330690 A JP2000330690 A JP 2000330690A JP 2000330690 A JP2000330690 A JP 2000330690A JP 4508396 B2 JP4508396 B2 JP 4508396B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor wafer
- thickness
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、小型面実装タイプの半導体装置とその製造方法に係り、特にチップ型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の外形寸法及び実装面積を低減するため、特開平１１−２６５９６４号公報に記載の如く、リードフレームを用いない構造の小型面実装半導体装置が実用化されている。
【０００３】
図１４に、従来のリードフレームを用いない小型面実装型半導体装置の例としてトランジスタの構造例を示す。すなわち図１４において、（ａ）は従来のリードフレームを用いない小型面実装型トランジスタの透視平面図、（ｂ）は（ａ）のＡＡ線断面図、（ｃ）は（ａ）の底面図である。
【０００４】
図１４（ａ）、（ｂ）、（ｃ）に示されるように、リードフレームを用いない小型面実装型トランジスタは、セラミック等の絶縁基板１と、絶縁基板１の上面１ａに搭載されトランジスタ素子を形成した半導体基板２とを有する。
【０００５】
トランジスタ素子が形成されている半導体基板２の裏面には例えばコレクタ電極（図示せず）が金属蒸着等で形成されており、絶縁基板１の上部電極３上には半導体基板２のコレクタ電極がダイボンディング等で固着されることにより、上部電極３は半導体基板２のコレクタ電極と電気的に接続されている。
【０００６】
半導体基板２の例えばベース電極４と絶縁基板１の上部電極５とは金属ワイヤ６で接続されている。同様に、半導体基板２の例えばエミッタ電極７と上部電極８とは金属ワイヤ９で接続されている。絶縁基板１の下面１ｂには、上部電極３と電気的に接続される一対の下部電極１０、１１が形成されている。上部電極３と下部電極１０、１１とは、絶縁基板１を貫通する導電中継体すなわち、ビアホール１２、１３を介して電気的に接続されている。
【０００７】
同様に、絶縁基板１の下面１ｂには、上部電極５および上部電極８と各別に接続される下部電極１４、１５が形成され、絶縁基板１を貫通するビアホール１６とビアホール１７を介してそれらは各別に接続されている。
【０００８】
そして、絶縁基板１の上面１ａは上部電極３、５、８、半導体基板２、金属ワイヤ６、９を含め樹脂１８で被覆されている。
【０００９】
また、下部電極１０、１１、１４、１５は絶縁基板１の下面１ｂの４隅に配置され、外部電極となる。
【００１０】
これらの下部電極１０、１１、１４、１５は、図示はしないが例えばプリント基板に配設された配線パターン上に半田等の導電接着材によって取り付けられる。
【００１１】
次に、前記のような従来のリードフレームを用いない小型面実装型半導体装置の製造方法について説明する。既に絶縁基板１上に形成された配線パターン（電極）上にトランジスタ、ダイオードその他の半導体素子を形成する半導体基板２を載置し、半導体基板２の所定の電極、例えば、トランジスタのコレクタ、ベース、エミッタ電極を絶縁基板１上に配設された配線パターン（電極）上に直接若しくは金属ワイヤ等を介して接続する。
【００１２】
この後、絶縁基板１の上面１ａ側は、通常ポッティング方式、ディスペンサー方式、真空印刷方式等により液状樹脂が被覆され、熱硬化して樹脂封止されるか、エポキシ樹脂等の熱硬化性樹脂のトランスファー封止により樹脂封止される。その後、ダイシング用ブレードで樹脂１８が半導体基板を囲むように分割切断して個々の小型面実装半導体装置に分割される。
【００１３】
【発明が解決しようとする課題】
ところが、前記のような従来のリードフレームを用いない小型面実装型半導体装置は、旧来のリードタイプの小型面実装型半導体装置と比べると外形寸法と実装面積を削減できるが、構造上セラミック等の絶縁基板の厚み０．１５〜０．３５ｍｍと半導体基板の厚み０．１〜０．２ｍｍの他、金属薄膜の厚み、金属ワイヤボンディングのループ高さから、小型面実装型半導体装置の高さは０．４５ｍｍ以下にすることは困難であった。また、大きさも縦横０．６ｍｍ以下に小型化するには限界があった。更に、特に絶縁基板にセラミックを用いた場合、低コストの半導体装置を得ることが困難であった。
【００１４】
半導体装置の小型・薄型化のためには、プリント基板上にベアチップをフェースダウン実装する方法もあるが、ベアチップでは、検査・実装時の取り扱いにおいてチッピング等が起こりやすいく、高速度のプリント基板への搭載が困難であり、実装後も品質面で外部環境からの影響を受けやすく信頼性上問題がある。
【００１５】
また、超高周波トランジスタや高周波用可変容量ダイオードにおいては、半導体基板と絶縁基板上に配設された配線パターンを電気的に接続する金属ワイヤーの寄生インダクタンスが半導体の高周波特性を低下させるという問題があった。
【００１６】
本発明は、前記従来の問題を解決するため、超小形外形と低コスト、寄生インダクタンスの低減、及び信頼性に優れたチップ型半導体装置及びその製造方法を提供することを目的とする。
【００１７】
前記目的を達成するため、本発明の第１番目のチップ型半導体装置は、半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の表面及び側面を被覆した樹脂とを備え、前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴としている。
また、本発明の第２番目のチップ型半導体装置は、半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の側面のみを被覆した樹脂とを備え、前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴としている。
【００１８】
本発明の半導体装置によれば、絶縁基板及び金属ワイヤーを用いないため、超小形外形が実現でき、また、低コスト化と寄生インダクタンスの低減が達成できる。また、裏面以外の他面のうち少なくとも一面を樹脂で被覆した構造により外部からの影響を受けにくくしているので、ベアチップでの課題である検査、実装時の取り扱いにおけるチッピングを防止でき、外部環境からの影響を受けにくくなり、信頼性に優れたチップ型半導体装置を提供することができる。
【００１９】
ここで、前記保護膜の材料としては、ポリイミド、ＳｉＯ2、プラズマＳｉＮ等を用いることができる。また、その保護膜の厚みは、１〜１０μｍの範囲とすることができる。
【００２０】
更に、前記樹脂としては、エポキシ樹脂を用いることができる。また、その樹脂の厚みは、１０〜１００μｍの範囲とすることができる。
【００２４】
また、本発明においては、縦、横、高さの寸法がそれぞれ０．２〜０．８ｍｍの範囲であることが好ましい。この範囲であればより一層超小形外形を実現できる。
【００２５】
また、本発明においては、前記半導体基板がトランジスタとすることができる。
【００２６】
また、本発明においては、前記半導体基板が可変容量ダイオードとすることができる。
【００２８】
ここで、この段差の好ましい大きさは、２０〜１００μｍ程度である。
【００２９】
次に、本発明の第１番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂を滴下または塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、前記樹脂を硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴としている。
【００３０】
本発明の第２番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂を滴下または塗布した後、スキージにより前記樹脂の厚みを前記半導体ウェーハの厚みよりも厚く形成することにより、前記溝部及び前記半導体ウェーハの前記電極が形成されていない側の主面を前記樹脂で被覆する樹脂埋め工程と、前記樹脂を硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴とする。
【００３１】
ここで、滴下または塗布する樹脂の粘度は、１０〜６０Ｐａ・ｓが好ましい。
【００３２】
また、本発明の第１番目の方法においては、前記樹脂埋め工程は、前記樹脂を滴下または塗布後、前記半導体ウェーハを貼り付けた片面に接着剤の付いた前記シートを回転させることにより、前記樹脂の厚みを前記半導体ウェーハの厚みと同一の厚みにする工程を含むことが好ましい。
【００３３】
また、本発明の第２番目の方法においては、前記硬化工程は、滴下または塗布した前記樹脂を硬化した後、硬化した前記樹脂の表面を研磨して所定の厚みにする工程を含むことが好ましい。
【００３４】
ここで、樹脂の硬化温度は、１００〜１７０℃、硬化時間は１〜１５分が好ましい。
【００３５】
次に、本発明の第３番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂をスプレーで塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、前記樹脂を乾燥、硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴としている。
この方法により、半導体ウェーハを全部切断する場合に比べ、シートの伸縮や、切断時のダイシング用ブレードによってシートを切り込む際に樹脂寸法のバラツキを防止することができ、寸法精度の優れたチップ型半導体装置を提供できる。
【００３６】
前記本発明の第２番目の方法においては、ダイシング用ブレードで前記半導体ウェーハを前記片面に接着剤の付いたシートを残して切断した後、前記片面に接着剤の付いたシートを周囲から引っ張り、エキスパンドして前記半導体チップ間の間隔を拡げた後に樹脂を滴下または塗布またはスプレーすることが好ましい。
【００３７】
この方法により、幅の広い例えば１００μｍ幅のダイシングブレードを用いなくとも、幅の狭い例えば２０μｍ幅のダイシングブレードにて、切りしろを小さくしてダイシングした後、半導体チップ間隔を拡げることができる。従って、半導体ウェーハのダイシング後に周囲からシートを引っ張りエキスパンドしない製造方法と比較して、１枚の半導体ウェーハでより多くの半導体装置を生産できる。また、エキスパンドして前記半導体チップ間の間隔を拡げるため、半導体装置の側面を被覆する樹脂の厚みを厚く形成できる。
【００３８】
また、本発明の第２番目の方法においては、側面を被覆する樹脂層を形成した後、前記半導体基板の表面に、片面に粘着性樹脂をコートしたシートを貼り付け、紫外線照射または加熱処理により樹脂の粘着性を低下させた後、前記シートを剥がし、前記半導体基板の表面に前記粘着性樹脂を残すことにより、前記半導体基板の表面を被覆する樹脂層の少なくとも一部を得ることが好ましい。
【００３９】
この方法により、スキージを用いる方法や、研磨により半導体基板の裏面を被覆する樹脂を形成する方法に比べて簡単に自由自在に均一な厚みの樹脂層を得ることができる。
【００４２】
【発明の実施の形態】
以下、具体的に本発明の実施の形態について、図面を参照しながら説明する。
【００４３】
（実施の形態１）
図１に本発明の第１の実施の形態に係わるチップ型半導体装置を示す。すなわち図１において、（ａ）は本発明の第１の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＢＢ線断面図である。具体的には、本発明の第１の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００４４】
図示したように、本発明による第１の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００４５】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は例えば４０μｍ厚みの樹脂２４で被覆されており、半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００４６】
（実施の形態２）
図２に本発明の第２の実施の形態に係わるチップ型半導体装置を示す。すなわち図２において、（ａ）は本発明の第２の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＣＣ線断面図である。具体的には、本発明の第２の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００４７】
図示したように、本発明による第２の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４を備える。
【００４８】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は例えば４０μｍ厚みの樹脂２４で被覆されている。
【００４９】
（実施の形態３）
図３に本発明の第３の実施の形態に係わるチップ型半導体装置を示す。すなわち図３において、（ａ）は本発明の第３の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＤＤ線断面図である。具体的には、本発明の第３の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００５０】
図示したように、本発明による第３の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００５１】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００５２】
（実施の形態４）
図４に本発明の第４の実施の形態に係わるチップ型半導体装置を示す。すなわち図４において、（ａ）は本発明の第４の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＥＥ線断面図である。具体的には、本発明の第４の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００５３】
図示したように、本発明による第４の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００５４】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は、基板の厚みの半分程度まで例えば４０μｍ厚みの樹脂２４で被覆されており、半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００５５】
（実施の形態５）
次に、本発明のチップ型半導体装置の製造方法の第１の例について説明する。図５の断面図（ａ）、斜視図（ｂ）に示されるように、複数の半導体が形成された半導体ウェーハ２９の表面にメタルバンプ等の電極２８を形成する。図６の断面図（ａ）、斜視図（ｂ）に示されるように、電極２８を形成した半導体ウェーハ２９の電極面側を、片面にアクリル系からなる接着材のついたポリプロピレン（ＰＰ）からなるシート３０に貼り付ける。半導体ウェーハ２９の厚みをそのままにして（例えば４００μｍ）、または表面を研磨などにより所望の厚み（例えば２５０μｍ）まで薄くした後、図７の断面図（ａ）、斜視図（ｂ）に示すように、例えば１００μｍ幅のダイシング用ブレード３１で半導体ウェーハ２９を切断し、半導体基板２２を切り出す。次に、図８の断面図（ａ）、斜視図（ｂ）に示すように、エポキシ樹脂からなる粘度１０〜６０Ｐａ・ｓの樹脂３２を滴下または塗布し、切断した半導体基板２２の間隙を埋め、図９の断面図（ａ）、斜視図（ｂ）に示すように、スキージ３３またはシートを回転させることにより樹脂厚みを半導体基板２２の厚みとほぼ同一にした後、樹脂３２を硬化する。ここで、硬化温度は約１４０℃、硬化時間は約１０分である。
【００５６】
その後、図１０の断面図（ａ）、斜視図（ｂ）に示すように、前記切断時に比べて幅の狭い例えば２０μｍ幅のダイシング用ブレード３４にて半導体基板２２の間隙の樹脂３２を切断することにより、半導体チップ側面を被覆する厚さ４０μｍの側面被覆樹脂２４を形成し、チップ型半導体装置３５を得る。この方法により、（実施の形態１）、（実施の形態２）に記載のチップ型半導体装置を得ることができる。
【００５７】
なお、メタルバンプはハンダバンプを印刷またはメッキで形成するか金ワイヤによるボールバンプ法にて形成するが、他の方法でも良い。
【００５８】
（実施の形態６）
次に、本発明のチップ型半導体装置の製造方法の第２の例について説明する。図１１に示すように、半導体ウェーハ２９の表面に、片面にアクリル系からなる粘着性樹脂３６をコートした合成樹脂からなるシート３７を貼り付け、紫外線（ＵＶ）照射あるいは加熱処理により粘着性樹脂３６のシート３７との粘着性を低下させる。ここで、紫外線の照射量は約４００ｍＪ／ｃｍ2が好ましく、加熱温度は１００〜１５０℃が好ましい。
【００５９】
その後、図１２に示すように、シート３７を剥がすことにより、半導体ウェーハ２９の裏面に樹脂３６を残す。次に、図１３に示すようにダイシング用ブレード３４にて樹脂３６と半導体基板２２を切り出すことにより、半導体装置表面を被覆する樹脂層２５の少なくとも一部を得る。この方法により、（実施の形態３）に記載のチップ型半導体装置を得ることができる。
【００６０】
（実施の形態７）
次に、本発明のチップ型半導体装置の製造方法の第３の例について説明する。
【００６１】
実施の形態５の方法の場合、半導体ウェーハのカット時にシートまで削ってしまうと、その後に樹脂を滴下等した際に樹脂がチップ表面より突出してしまう可能性がある。突出する量が多いと電極厚みより出っ張ってしまい実装が困難になる。従って、カット時に切り込み量を精密にコントロールしなければならなくなり、製造コストが高くなる。
【００６２】
そのため、半導体ウェーハをダイシングする際、前記半導体ウェーハの裏側から厚みの半分程度まで残し、これにより形成された溝部へ樹脂を充填して硬化させた後、さらに樹脂が充填された溝部を、前記半分程度まで切断した時に比べて幅の狭いダイシングブレードにて半導体ウェーハの間隙の樹脂及び切り残した半導体ウェーハを切断してチップ型半導体素子を得る。この方法により、（実施の形態４）に記載のチップ型半導体装置を得ることができる。
【００６３】
なお、本発明の実施の形態においてトランジスタの例を用いたがダイオード等他の半導体装置についても応用できる。
【００６４】
さらに、本発明のチップ型半導体装置の外形、大きさ、電極配置を、従来のリードフレームを用いない構造の小型面実装半導体装置とほぼ同一とすれば、互換性が生じ、ユーザーが従来の半導体装置用のプリント基板、実装機等をそのまま用いることができる。
【００６５】
【発明の効果】
以上に説明したように、本発明のチップ型半導体装置によれば、ビアホールを設けたセラミック等の絶縁基板や、金属ワイヤーを用いない構造となるため、パッケージの薄型化及び小型化と寄生インダクタンスの低減が可能となる。また、同時に低コストの小形面実装タイプのチップ型半導体装置を提供できる。また、ベアチップでの課題である検査、実装時の取り扱いにおけるチッピングを防止でき、プリント基板への高速実装が可能となる。また、外部環境からの影響を受けにくくなり品質・信頼性の確保が達成されたチップ型半導体装置を提供することができる。
【００６６】
更に、かかる構造のチップ型半導体装置を生産性良く製造する方法を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態によるチップ型半導体装置の透視平面図、図１（ｂ）は（ａ）のＢＢ線断面図である。
【図２】図２（ａ）は本発明の第２の実施形態によるチップ型半導体装置の透視平面図、図２（ｂ）は（ａ）のＣＣ線断面図である。
【図３】図３（ａ）は本発明の第３の実施形態によるチップ型半導体装置の透視平面図、図３（ｂ）は（ａ）のＤＤ線断面図である。
【図４】図４（ａ）は本発明の第４の実施形態によるチップ型半導体装置の透視平面図、図４（ｂ）は（ａ）のＥＥ線断面図である。
【図５】本発明のチップ型半導体装置の製造方法の第１の例における表面に電極が形成された半導体ウェーハを示す断面図（ａ）及び斜視図（ｂ）である。
【図６】本発明のチップ型半導体装置の製造方法の第１の例における表面に電極が形成された半導体ウェーハにシートを貼り付けた状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図７】本発明のチップ型半導体装置の製造方法の第１の例における半導体ウェーハを切断している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図８】本発明のチップ型半導体装置の製造方法の第１の例における半導体基板の間隙を樹脂で埋めている状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図９】本発明のチップ型半導体装置の製造方法の第１の例における樹脂厚みを調整している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図１０】本発明のチップ型半導体装置の製造方法の第１の例における半導体基板の間隙の樹脂を切断している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図１１】本発明のチップ型半導体装置の製造方法の第２の例における半導体ウェーハにシートを貼り付けて紫外線を照射している状態を示す断面図である。
【図１２】本発明のチップ型半導体装置の製造方法の第２の例における半導体ウェーハからシートを剥がしている状態を示す断面図である。
【図１３】本発明のチップ型半導体装置の製造方法の第２の例における樹脂と半導体基板を切断している状態を示す断面図である。
【図１４】図１４（ａ）は従来のリードフレームを用いない構造の小型面実装半導体装置の透視平面図、図１４（ｂ）は（ａ）のＡＡ線断面図、図１４（ｃ）は（ａ）の底面図である。
【符号の説明】
１９ａ 第１コレクタ電極
１９ｂ 第２コレクタ電極
２０ ベース電極
２１ エミッタ電極
２２ 半導体基板
２３ 保護膜
２４ 側面被覆樹脂
２５ 表面被覆樹脂
２６ 絶縁膜
２７ 配線金属層
２８ 電極（メタルバンプ）
２９ 半導体ウェーハ
３０ シート
３１ ブレード
３２ 樹脂
３３ スキージ
３４ ダイシング用ブレード
３５ チップ型半導体装置
３６ 接着性樹脂
３７ シート
【発明の属する技術分野】
本発明は、小型面実装タイプの半導体装置とその製造方法に係り、特にチップ型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の外形寸法及び実装面積を低減するため、特開平１１−２６５９６４号公報に記載の如く、リードフレームを用いない構造の小型面実装半導体装置が実用化されている。
【０００３】
図１４に、従来のリードフレームを用いない小型面実装型半導体装置の例としてトランジスタの構造例を示す。すなわち図１４において、（ａ）は従来のリードフレームを用いない小型面実装型トランジスタの透視平面図、（ｂ）は（ａ）のＡＡ線断面図、（ｃ）は（ａ）の底面図である。
【０００４】
図１４（ａ）、（ｂ）、（ｃ）に示されるように、リードフレームを用いない小型面実装型トランジスタは、セラミック等の絶縁基板１と、絶縁基板１の上面１ａに搭載されトランジスタ素子を形成した半導体基板２とを有する。
【０００５】
トランジスタ素子が形成されている半導体基板２の裏面には例えばコレクタ電極（図示せず）が金属蒸着等で形成されており、絶縁基板１の上部電極３上には半導体基板２のコレクタ電極がダイボンディング等で固着されることにより、上部電極３は半導体基板２のコレクタ電極と電気的に接続されている。
【０００６】
半導体基板２の例えばベース電極４と絶縁基板１の上部電極５とは金属ワイヤ６で接続されている。同様に、半導体基板２の例えばエミッタ電極７と上部電極８とは金属ワイヤ９で接続されている。絶縁基板１の下面１ｂには、上部電極３と電気的に接続される一対の下部電極１０、１１が形成されている。上部電極３と下部電極１０、１１とは、絶縁基板１を貫通する導電中継体すなわち、ビアホール１２、１３を介して電気的に接続されている。
【０００７】
同様に、絶縁基板１の下面１ｂには、上部電極５および上部電極８と各別に接続される下部電極１４、１５が形成され、絶縁基板１を貫通するビアホール１６とビアホール１７を介してそれらは各別に接続されている。
【０００８】
そして、絶縁基板１の上面１ａは上部電極３、５、８、半導体基板２、金属ワイヤ６、９を含め樹脂１８で被覆されている。
【０００９】
また、下部電極１０、１１、１４、１５は絶縁基板１の下面１ｂの４隅に配置され、外部電極となる。
【００１０】
これらの下部電極１０、１１、１４、１５は、図示はしないが例えばプリント基板に配設された配線パターン上に半田等の導電接着材によって取り付けられる。
【００１１】
次に、前記のような従来のリードフレームを用いない小型面実装型半導体装置の製造方法について説明する。既に絶縁基板１上に形成された配線パターン（電極）上にトランジスタ、ダイオードその他の半導体素子を形成する半導体基板２を載置し、半導体基板２の所定の電極、例えば、トランジスタのコレクタ、ベース、エミッタ電極を絶縁基板１上に配設された配線パターン（電極）上に直接若しくは金属ワイヤ等を介して接続する。
【００１２】
この後、絶縁基板１の上面１ａ側は、通常ポッティング方式、ディスペンサー方式、真空印刷方式等により液状樹脂が被覆され、熱硬化して樹脂封止されるか、エポキシ樹脂等の熱硬化性樹脂のトランスファー封止により樹脂封止される。その後、ダイシング用ブレードで樹脂１８が半導体基板を囲むように分割切断して個々の小型面実装半導体装置に分割される。
【００１３】
【発明が解決しようとする課題】
ところが、前記のような従来のリードフレームを用いない小型面実装型半導体装置は、旧来のリードタイプの小型面実装型半導体装置と比べると外形寸法と実装面積を削減できるが、構造上セラミック等の絶縁基板の厚み０．１５〜０．３５ｍｍと半導体基板の厚み０．１〜０．２ｍｍの他、金属薄膜の厚み、金属ワイヤボンディングのループ高さから、小型面実装型半導体装置の高さは０．４５ｍｍ以下にすることは困難であった。また、大きさも縦横０．６ｍｍ以下に小型化するには限界があった。更に、特に絶縁基板にセラミックを用いた場合、低コストの半導体装置を得ることが困難であった。
【００１４】
半導体装置の小型・薄型化のためには、プリント基板上にベアチップをフェースダウン実装する方法もあるが、ベアチップでは、検査・実装時の取り扱いにおいてチッピング等が起こりやすいく、高速度のプリント基板への搭載が困難であり、実装後も品質面で外部環境からの影響を受けやすく信頼性上問題がある。
【００１５】
また、超高周波トランジスタや高周波用可変容量ダイオードにおいては、半導体基板と絶縁基板上に配設された配線パターンを電気的に接続する金属ワイヤーの寄生インダクタンスが半導体の高周波特性を低下させるという問題があった。
【００１６】
本発明は、前記従来の問題を解決するため、超小形外形と低コスト、寄生インダクタンスの低減、及び信頼性に優れたチップ型半導体装置及びその製造方法を提供することを目的とする。
【００１７】
前記目的を達成するため、本発明の第１番目のチップ型半導体装置は、半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の表面及び側面を被覆した樹脂とを備え、前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴としている。
また、本発明の第２番目のチップ型半導体装置は、半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の側面のみを被覆した樹脂とを備え、前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴としている。
【００１８】
本発明の半導体装置によれば、絶縁基板及び金属ワイヤーを用いないため、超小形外形が実現でき、また、低コスト化と寄生インダクタンスの低減が達成できる。また、裏面以外の他面のうち少なくとも一面を樹脂で被覆した構造により外部からの影響を受けにくくしているので、ベアチップでの課題である検査、実装時の取り扱いにおけるチッピングを防止でき、外部環境からの影響を受けにくくなり、信頼性に優れたチップ型半導体装置を提供することができる。
【００１９】
ここで、前記保護膜の材料としては、ポリイミド、ＳｉＯ2、プラズマＳｉＮ等を用いることができる。また、その保護膜の厚みは、１〜１０μｍの範囲とすることができる。
【００２０】
更に、前記樹脂としては、エポキシ樹脂を用いることができる。また、その樹脂の厚みは、１０〜１００μｍの範囲とすることができる。
【００２４】
また、本発明においては、縦、横、高さの寸法がそれぞれ０．２〜０．８ｍｍの範囲であることが好ましい。この範囲であればより一層超小形外形を実現できる。
【００２５】
また、本発明においては、前記半導体基板がトランジスタとすることができる。
【００２６】
また、本発明においては、前記半導体基板が可変容量ダイオードとすることができる。
【００２８】
ここで、この段差の好ましい大きさは、２０〜１００μｍ程度である。
【００２９】
次に、本発明の第１番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂を滴下または塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、前記樹脂を硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴としている。
【００３０】
本発明の第２番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂を滴下または塗布した後、スキージにより前記樹脂の厚みを前記半導体ウェーハの厚みよりも厚く形成することにより、前記溝部及び前記半導体ウェーハの前記電極が形成されていない側の主面を前記樹脂で被覆する樹脂埋め工程と、前記樹脂を硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴とする。
【００３１】
ここで、滴下または塗布する樹脂の粘度は、１０〜６０Ｐａ・ｓが好ましい。
【００３２】
また、本発明の第１番目の方法においては、前記樹脂埋め工程は、前記樹脂を滴下または塗布後、前記半導体ウェーハを貼り付けた片面に接着剤の付いた前記シートを回転させることにより、前記樹脂の厚みを前記半導体ウェーハの厚みと同一の厚みにする工程を含むことが好ましい。
【００３３】
また、本発明の第２番目の方法においては、前記硬化工程は、滴下または塗布した前記樹脂を硬化した後、硬化した前記樹脂の表面を研磨して所定の厚みにする工程を含むことが好ましい。
【００３４】
ここで、樹脂の硬化温度は、１００〜１７０℃、硬化時間は１〜１５分が好ましい。
【００３５】
次に、本発明の第３番目のチップ型半導体装置の製造方法は、電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、前記溝部に樹脂をスプレーで塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、前記樹脂を乾燥、硬化する硬化工程と、前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴としている。
この方法により、半導体ウェーハを全部切断する場合に比べ、シートの伸縮や、切断時のダイシング用ブレードによってシートを切り込む際に樹脂寸法のバラツキを防止することができ、寸法精度の優れたチップ型半導体装置を提供できる。
【００３６】
前記本発明の第２番目の方法においては、ダイシング用ブレードで前記半導体ウェーハを前記片面に接着剤の付いたシートを残して切断した後、前記片面に接着剤の付いたシートを周囲から引っ張り、エキスパンドして前記半導体チップ間の間隔を拡げた後に樹脂を滴下または塗布またはスプレーすることが好ましい。
【００３７】
この方法により、幅の広い例えば１００μｍ幅のダイシングブレードを用いなくとも、幅の狭い例えば２０μｍ幅のダイシングブレードにて、切りしろを小さくしてダイシングした後、半導体チップ間隔を拡げることができる。従って、半導体ウェーハのダイシング後に周囲からシートを引っ張りエキスパンドしない製造方法と比較して、１枚の半導体ウェーハでより多くの半導体装置を生産できる。また、エキスパンドして前記半導体チップ間の間隔を拡げるため、半導体装置の側面を被覆する樹脂の厚みを厚く形成できる。
【００３８】
また、本発明の第２番目の方法においては、側面を被覆する樹脂層を形成した後、前記半導体基板の表面に、片面に粘着性樹脂をコートしたシートを貼り付け、紫外線照射または加熱処理により樹脂の粘着性を低下させた後、前記シートを剥がし、前記半導体基板の表面に前記粘着性樹脂を残すことにより、前記半導体基板の表面を被覆する樹脂層の少なくとも一部を得ることが好ましい。
【００３９】
この方法により、スキージを用いる方法や、研磨により半導体基板の裏面を被覆する樹脂を形成する方法に比べて簡単に自由自在に均一な厚みの樹脂層を得ることができる。
【００４２】
【発明の実施の形態】
以下、具体的に本発明の実施の形態について、図面を参照しながら説明する。
【００４３】
（実施の形態１）
図１に本発明の第１の実施の形態に係わるチップ型半導体装置を示す。すなわち図１において、（ａ）は本発明の第１の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＢＢ線断面図である。具体的には、本発明の第１の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００４４】
図示したように、本発明による第１の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００４５】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は例えば４０μｍ厚みの樹脂２４で被覆されており、半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００４６】
（実施の形態２）
図２に本発明の第２の実施の形態に係わるチップ型半導体装置を示す。すなわち図２において、（ａ）は本発明の第２の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＣＣ線断面図である。具体的には、本発明の第２の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００４７】
図示したように、本発明による第２の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４を備える。
【００４８】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は例えば４０μｍ厚みの樹脂２４で被覆されている。
【００４９】
（実施の形態３）
図３に本発明の第３の実施の形態に係わるチップ型半導体装置を示す。すなわち図３において、（ａ）は本発明の第３の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＤＤ線断面図である。具体的には、本発明の第３の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００５０】
図示したように、本発明による第３の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００５１】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００５２】
（実施の形態４）
図４に本発明の第４の実施の形態に係わるチップ型半導体装置を示す。すなわち図４において、（ａ）は本発明の第４の実施の形態に係わるチップ型半導体装置の透視平面図、（ｂ）は（ａ）のＥＥ線断面図である。具体的には、本発明の第４の実施の形態に係わるチップ型半導体装置は、２個のコレクタ電極１９ａ、１９ｂ、ベース電極２０、エミッタ電極２１を備えた４端子チップ型トランジスタである。
【００５３】
図示したように、本発明による第４の実施の形態のチップ型半導体装置は、半導体基板２２とＳｉＯ2、プラズマＳｉＮ、ポリイミドの三層からなる保護膜２３、電極１９ａ、１９ｂ、２０、２１、エポキシ樹脂からなる側面被覆樹脂２４、エポキシ樹脂からなる表面被覆樹脂２５を備える。
【００５４】
半導体基板２２の厚みは例えば２５０μｍである。この半導体基板２２の裏面は、ＳｉＯ2からなる絶縁膜２６、Ａｌ合金からなる配線金属層２７を含めて保護膜２３で被覆されており、所定箇所に保護膜２３に窓を開けて半導体基板２２のコレクタ、ベース、エミッタにそれぞれ接続する直径が例えば０．１ｍｍの電極１９ａ、１９ｂ、２０、２１を設けている。半導体基板２２の側面は、基板の厚みの半分程度まで例えば４０μｍ厚みの樹脂２４で被覆されており、半導体基板２２の表面は例えば１００μｍ厚みの樹脂２５で被覆されている。
【００５５】
（実施の形態５）
次に、本発明のチップ型半導体装置の製造方法の第１の例について説明する。図５の断面図（ａ）、斜視図（ｂ）に示されるように、複数の半導体が形成された半導体ウェーハ２９の表面にメタルバンプ等の電極２８を形成する。図６の断面図（ａ）、斜視図（ｂ）に示されるように、電極２８を形成した半導体ウェーハ２９の電極面側を、片面にアクリル系からなる接着材のついたポリプロピレン（ＰＰ）からなるシート３０に貼り付ける。半導体ウェーハ２９の厚みをそのままにして（例えば４００μｍ）、または表面を研磨などにより所望の厚み（例えば２５０μｍ）まで薄くした後、図７の断面図（ａ）、斜視図（ｂ）に示すように、例えば１００μｍ幅のダイシング用ブレード３１で半導体ウェーハ２９を切断し、半導体基板２２を切り出す。次に、図８の断面図（ａ）、斜視図（ｂ）に示すように、エポキシ樹脂からなる粘度１０〜６０Ｐａ・ｓの樹脂３２を滴下または塗布し、切断した半導体基板２２の間隙を埋め、図９の断面図（ａ）、斜視図（ｂ）に示すように、スキージ３３またはシートを回転させることにより樹脂厚みを半導体基板２２の厚みとほぼ同一にした後、樹脂３２を硬化する。ここで、硬化温度は約１４０℃、硬化時間は約１０分である。
【００５６】
その後、図１０の断面図（ａ）、斜視図（ｂ）に示すように、前記切断時に比べて幅の狭い例えば２０μｍ幅のダイシング用ブレード３４にて半導体基板２２の間隙の樹脂３２を切断することにより、半導体チップ側面を被覆する厚さ４０μｍの側面被覆樹脂２４を形成し、チップ型半導体装置３５を得る。この方法により、（実施の形態１）、（実施の形態２）に記載のチップ型半導体装置を得ることができる。
【００５７】
なお、メタルバンプはハンダバンプを印刷またはメッキで形成するか金ワイヤによるボールバンプ法にて形成するが、他の方法でも良い。
【００５８】
（実施の形態６）
次に、本発明のチップ型半導体装置の製造方法の第２の例について説明する。図１１に示すように、半導体ウェーハ２９の表面に、片面にアクリル系からなる粘着性樹脂３６をコートした合成樹脂からなるシート３７を貼り付け、紫外線（ＵＶ）照射あるいは加熱処理により粘着性樹脂３６のシート３７との粘着性を低下させる。ここで、紫外線の照射量は約４００ｍＪ／ｃｍ2が好ましく、加熱温度は１００〜１５０℃が好ましい。
【００５９】
その後、図１２に示すように、シート３７を剥がすことにより、半導体ウェーハ２９の裏面に樹脂３６を残す。次に、図１３に示すようにダイシング用ブレード３４にて樹脂３６と半導体基板２２を切り出すことにより、半導体装置表面を被覆する樹脂層２５の少なくとも一部を得る。この方法により、（実施の形態３）に記載のチップ型半導体装置を得ることができる。
【００６０】
（実施の形態７）
次に、本発明のチップ型半導体装置の製造方法の第３の例について説明する。
【００６１】
実施の形態５の方法の場合、半導体ウェーハのカット時にシートまで削ってしまうと、その後に樹脂を滴下等した際に樹脂がチップ表面より突出してしまう可能性がある。突出する量が多いと電極厚みより出っ張ってしまい実装が困難になる。従って、カット時に切り込み量を精密にコントロールしなければならなくなり、製造コストが高くなる。
【００６２】
そのため、半導体ウェーハをダイシングする際、前記半導体ウェーハの裏側から厚みの半分程度まで残し、これにより形成された溝部へ樹脂を充填して硬化させた後、さらに樹脂が充填された溝部を、前記半分程度まで切断した時に比べて幅の狭いダイシングブレードにて半導体ウェーハの間隙の樹脂及び切り残した半導体ウェーハを切断してチップ型半導体素子を得る。この方法により、（実施の形態４）に記載のチップ型半導体装置を得ることができる。
【００６３】
なお、本発明の実施の形態においてトランジスタの例を用いたがダイオード等他の半導体装置についても応用できる。
【００６４】
さらに、本発明のチップ型半導体装置の外形、大きさ、電極配置を、従来のリードフレームを用いない構造の小型面実装半導体装置とほぼ同一とすれば、互換性が生じ、ユーザーが従来の半導体装置用のプリント基板、実装機等をそのまま用いることができる。
【００６５】
【発明の効果】
以上に説明したように、本発明のチップ型半導体装置によれば、ビアホールを設けたセラミック等の絶縁基板や、金属ワイヤーを用いない構造となるため、パッケージの薄型化及び小型化と寄生インダクタンスの低減が可能となる。また、同時に低コストの小形面実装タイプのチップ型半導体装置を提供できる。また、ベアチップでの課題である検査、実装時の取り扱いにおけるチッピングを防止でき、プリント基板への高速実装が可能となる。また、外部環境からの影響を受けにくくなり品質・信頼性の確保が達成されたチップ型半導体装置を提供することができる。
【００６６】
更に、かかる構造のチップ型半導体装置を生産性良く製造する方法を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態によるチップ型半導体装置の透視平面図、図１（ｂ）は（ａ）のＢＢ線断面図である。
【図２】図２（ａ）は本発明の第２の実施形態によるチップ型半導体装置の透視平面図、図２（ｂ）は（ａ）のＣＣ線断面図である。
【図３】図３（ａ）は本発明の第３の実施形態によるチップ型半導体装置の透視平面図、図３（ｂ）は（ａ）のＤＤ線断面図である。
【図４】図４（ａ）は本発明の第４の実施形態によるチップ型半導体装置の透視平面図、図４（ｂ）は（ａ）のＥＥ線断面図である。
【図５】本発明のチップ型半導体装置の製造方法の第１の例における表面に電極が形成された半導体ウェーハを示す断面図（ａ）及び斜視図（ｂ）である。
【図６】本発明のチップ型半導体装置の製造方法の第１の例における表面に電極が形成された半導体ウェーハにシートを貼り付けた状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図７】本発明のチップ型半導体装置の製造方法の第１の例における半導体ウェーハを切断している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図８】本発明のチップ型半導体装置の製造方法の第１の例における半導体基板の間隙を樹脂で埋めている状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図９】本発明のチップ型半導体装置の製造方法の第１の例における樹脂厚みを調整している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図１０】本発明のチップ型半導体装置の製造方法の第１の例における半導体基板の間隙の樹脂を切断している状態を示す断面図（ａ）及び斜視図（ｂ）である。
【図１１】本発明のチップ型半導体装置の製造方法の第２の例における半導体ウェーハにシートを貼り付けて紫外線を照射している状態を示す断面図である。
【図１２】本発明のチップ型半導体装置の製造方法の第２の例における半導体ウェーハからシートを剥がしている状態を示す断面図である。
【図１３】本発明のチップ型半導体装置の製造方法の第２の例における樹脂と半導体基板を切断している状態を示す断面図である。
【図１４】図１４（ａ）は従来のリードフレームを用いない構造の小型面実装半導体装置の透視平面図、図１４（ｂ）は（ａ）のＡＡ線断面図、図１４（ｃ）は（ａ）の底面図である。
【符号の説明】
１９ａ 第１コレクタ電極
１９ｂ 第２コレクタ電極
２０ ベース電極
２１ エミッタ電極
２２ 半導体基板
２３ 保護膜
２４ 側面被覆樹脂
２５ 表面被覆樹脂
２６ 絶縁膜
２７ 配線金属層
２８ 電極（メタルバンプ）
２９ 半導体ウェーハ
３０ シート
３１ ブレード
３２ 樹脂
３３ スキージ
３４ ダイシング用ブレード
３５ チップ型半導体装置
３６ 接着性樹脂
３７ シート
Claims (10)
- 半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の表面及び側面を被覆した樹脂とを備え、
前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴とするチップ型半導体装置。 - 半導体基板と、前記半導体基板の裏面にのみ設けられた直接半導体装置の外部電極となる複数の電極と、前記電極周辺の前記半導体基板の裏面を被覆する保護膜と、前記半導体基板の側面のみを被覆した樹脂とを備え、
前記半導体基板の側面に段差が設けられており、前記半導体基板の側面を被覆した樹脂は、前記段差まで前記側面を被覆し前記半導体基板の裏面側には露出しないことを特徴とするチップ型半導体装置。 - 縦、横、高さの寸法がそれぞれ０．２〜０．８ｍｍの範囲である請求項１または２に記載のチップ型半導体装置。
- 前記半導体基板がトランジスタである請求項１〜３のいずれか１項に記載のチップ型半導体装置。
- 前記半導体基板が可変容量ダイオードである請求項１〜３のいずれか１項に記載のチップ型半導体装置。
- 電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、
前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、
前記溝部に樹脂を滴下または塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、
前記樹脂を硬化する硬化工程と、
前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴とするチップ型半導体装置の製造方法。 - 電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、
前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、
前記溝部に樹脂を滴下または塗布した後、スキージにより前記樹脂の厚みを前記半導体ウェーハの厚みよりも厚く形成することにより、前記溝部及び前記半導体ウェーハの前記電極が形成されていない側の主面を前記樹脂で被覆する樹脂埋め工程と、
前記樹脂を硬化する硬化工程と、
前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴とするチップ型半導体装置の製造方法。 - 前記樹脂埋め工程は、前記樹脂を滴下または塗布後、前記半導体ウェーハを貼り付けた片面に接着剤の付いた前記シートを回転させることにより、前記樹脂の厚みを前記半導体ウェーハの厚みと同一の厚みにする工程を含む請求項６に記載のチップ型半導体装置の製造方法。
- 前記硬化工程は、滴下または塗布した前記樹脂を硬化した後、硬化した前記樹脂の表面を研磨して所定の厚みにする工程を含む請求項７に記載のチップ型半導体装置の製造方法。
- 電極を形成した複数の半導体素子が形成され且つ前記電極周辺を被覆する保護膜を備えた半導体ウェーハの前記電極が形成されている側の主面に、片面に接着剤の付いたシートを貼り付ける貼り付け工程と、
前記半導体ウェーハの厚みをそのままにして、または前記半導体ウェーハを所定の厚みまで薄くし、ダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記半導体ウェーハの厚みの半分程度まで切断して溝部を形成する第１の切断工程と、
前記溝部に樹脂をスプレーで塗布し、前記樹脂の厚みを前記半導体ウェーハの厚みと同一にする樹脂埋め工程と、
前記樹脂を乾燥、硬化する硬化工程と、
前記第１の切断工程で用いた前記ダイシング用ブレードに比べて幅の狭いダイシング用ブレードで前記半導体ウェーハの前記電極が形成されていない側の主面側から前記硬化工程で硬化された前記樹脂及び前記第１の切断工程で切り残した前記半導体ウェーハを切断する第２の切断工程を含むことを特徴とするチップ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330690A JP4508396B2 (ja) | 2000-10-30 | 2000-10-30 | チップ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330690A JP4508396B2 (ja) | 2000-10-30 | 2000-10-30 | チップ型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134662A JP2002134662A (ja) | 2002-05-10 |
| JP4508396B2 true JP4508396B2 (ja) | 2010-07-21 |
Family
ID=18807161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330690A Expired - Fee Related JP4508396B2 (ja) | 2000-10-30 | 2000-10-30 | チップ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4508396B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196701A (ja) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4994206B2 (ja) * | 2007-12-10 | 2012-08-08 | パナソニック株式会社 | 半導体装置 |
| JP5144433B2 (ja) * | 2008-08-28 | 2013-02-13 | 古河電気工業株式会社 | チップ保護用フィルム |
| WO2016031684A1 (ja) * | 2014-08-29 | 2016-03-03 | 住友ベークライト株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6492288B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP2018182095A (ja) * | 2017-04-14 | 2018-11-15 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
| JP7099838B2 (ja) * | 2018-03-16 | 2022-07-12 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
| JP7162487B2 (ja) * | 2018-10-05 | 2022-10-28 | ローム株式会社 | チップ部品およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870081A (ja) * | 1994-08-29 | 1996-03-12 | Nippondenso Co Ltd | Ｉｃパッケージおよびその製造方法 |
| JPH10112468A (ja) * | 1996-08-09 | 1998-04-28 | Nec Corp | チップ型半導体装置の製造方法 |
| JPH11214434A (ja) * | 1998-01-29 | 1999-08-06 | Asahi Kasei Denshi Kk | 半導体素子とその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2000138245A (ja) * | 1998-11-02 | 2000-05-16 | Omron Corp | デバイスのパッケージ方法及びパッケージ構造 |
| JP2000228465A (ja) * | 1999-02-08 | 2000-08-15 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2000
- 2000-10-30 JP JP2000330690A patent/JP4508396B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870081A (ja) * | 1994-08-29 | 1996-03-12 | Nippondenso Co Ltd | Ｉｃパッケージおよびその製造方法 |
| JPH10112468A (ja) * | 1996-08-09 | 1998-04-28 | Nec Corp | チップ型半導体装置の製造方法 |
| JPH11214434A (ja) * | 1998-01-29 | 1999-08-06 | Asahi Kasei Denshi Kk | 半導体素子とその製造方法 |
| JP2000068401A (ja) * | 1998-08-18 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2000138245A (ja) * | 1998-11-02 | 2000-05-16 | Omron Corp | デバイスのパッケージ方法及びパッケージ構造 |
| JP2000228465A (ja) * | 1999-02-08 | 2000-08-15 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134662A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11776935B2 (en) | Semiconductor device and method of manufacture | |
| TWI631633B (zh) | 半導體裝置及在半導體晶粒周圍形成絕緣層的方法 | |
| US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| JP3679786B2 (ja) | 半導体装置の製造方法 | |
| US6603191B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
| KR100510556B1 (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| TWI796522B (zh) | 半導體器件封裝方法及半導體器件 | |
| JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
| US7378736B2 (en) | Ball grid array structures having tape-based circuitry | |
| TW200428627A (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
| TW200939428A (en) | Multi-chip package structure and method of fabricating the same | |
| US11302650B2 (en) | Package structure and method of fabricating the same | |
| JP2008537355A (ja) | 金属薄片を利用した受動素子及び半導体パッケージの製造方法 | |
| WO2003098687A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| JP4508396B2 (ja) | チップ型半導体装置及びその製造方法 | |
| CN113594051B (zh) | 半导体封装方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| CN115172182A (zh) | 一种扇出型封装结构及方法 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JP3825370B2 (ja) | 半導体装置の製造方法 | |
| KR100388287B1 (ko) | 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
| CN113725098B (zh) | 半导体封装方法及半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |