JP2018182095A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018182095A JP2018182095A JP2017080408A JP2017080408A JP2018182095A JP 2018182095 A JP2018182095 A JP 2018182095A JP 2017080408 A JP2017080408 A JP 2017080408A JP 2017080408 A JP2017080408 A JP 2017080408A JP 2018182095 A JP2018182095 A JP 2018182095A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- semiconductor substrate
- semiconductor
- semiconductor device
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【課題】半導体装置の接合部材の這い上がりによる不具合を防止するとともに、低背化を実現する半導体装置およびその製造方法を提供する。【解決手段】半導体装置20Cを実装する際、接合部材である半田30が半導体基板の側面を這い上がったとしても、その側面を絶縁性樹脂50で被覆することで、短絡不具合の発生を未然に防止する。また、半導体基板21の裏面を覆う絶縁性樹脂の厚さを薄くし、あるいは無くすことができるので、半導体装置を低背化できる。【選択図】図1
Description
本発明は、小型化、薄型化の要求に応える半導体装置およびその製造方法に関し、特に半導体基板の周囲が絶縁性樹脂で被覆された半導体装置およびその製造方法に関する。
電子機器の小型化に伴い、実装する半導体装置の小型化、低背化が求められている。そのため、半導体装置を実装基板上にベアチップ状態で直接接続する方法がとられている。図7は、ベアチップ状態の半導体装置20Aを実装基板10上に実装した状態を示す図である。実装基板10表面には、配線金属11が形成されている。一方半導体装置20Aは、導電性の半導体基板21の表面側(図面では下側)に図示しない半導体素子が形成されており、この半導体素子に接続する電極22が半導体基板21の表面に形成されている。また半導体基板21表面は、電極22の表面の一部を除き、絶縁膜23で覆われている。一般的に実装基板10に実装する際には、配線金属11と電極22が接合部材の半田30により接続されている。
このように半導体装置20Aは、その表面は絶縁膜23で覆われているものの、側面は半導体基板21の切断面を露出する構造となっていた。そのため、実装基板10に半田30を用いて実装する際、位置ずれやチップの傾き等の不具合が発生した場合、図8に示すように半田30が半導体基板21の側面を這い上がり、導電性の半導体基板21と短絡してしまうという問題があった。
そこで、半導体基板21の側面を絶縁化する必要がある。その一つの方法として、半導体装置の側面を絶縁性樹脂で被覆することが考えられる。例えば特許文献1には、個片化した半導体チップを封止樹脂で被覆し、切断することで半導体装置の側面あるいは裏面を樹脂で覆い、その後個片化して半導体装置を形成する方法が開示されている。具体的にはまず、バンプ電極22Bを備えた半導体チップ20をインターポーザ40上に実装する(図9a)。バンプ電極22Bは高さが高い接合を形成するため、半田等の這い上がりによる不具合を防止することができる。その後、全面に絶縁性樹脂50を塗布し、平坦化する(図9b)。ダイシングテープ60に絶縁性樹脂50の平坦な表面を貼り付け、インターポーザ40側からダイシングソー70を用いて個片化する(図9c)。ここで、個片化する際、絶縁性樹脂50側からは切断位置を確認することができないため、配線等が形成されたインターポーザ40側から切断することになる。また、絶縁性樹脂50をダイシングテープ60に貼り付けるため、絶縁性樹脂50は平坦にする必要があった。その結果、個片化された半導体装置20Bは、インターポーザ40上に矩形の絶縁性樹脂が形成された構造となり、インターポーザ40に形成された電極を実装基板等に実装する場合に半田の這い上がりが起こったとしても、ショート等の不具合が発生することがなくなる。
また、半導体チップ20を被覆する絶縁性樹脂50は、半導体チップ20の信頼性を確保するために形成されるため、厚く形成されるのが一般的であった。
さらにまた特許文献2には、半導体ウエハをダイシングテープに貼り付け、個片化し、ダイシングシートをエキスパンドして間隔を広げ図9(a)に相当する状態とし、その間隙に封止樹脂を充填する(図9bに相当)技術が開示されている。その後、個片化する方法も図9(c)に示す方法と同様で、封止樹脂をダイシングテープ60に貼り付け、封止樹脂とは反対側を表面にしてダイシングソーにより個片化する方法が採られている。
従来、ベアチップ状態の半導体装置を半田等の接合部材で実装する際、接合部材が導電性の半導体基板の側面を這い上がり、半導体基板と短絡してしまうという問題があった。この問題を解決する方法として、半導体装置の側面を絶縁性樹脂で覆う方法も提案されている。しかし従来提案されている方法は、インターポーザ40を使用したり、絶縁性樹脂50の表面をダイシングテープに密着させるため、半導体チップ上に厚い絶縁性樹脂を塗布する必要があり、半導体装置の低背化の妨げとなっていた。本発明は、半導体装置の接合部材の這い上がりによる不具合を防止するとともに、低背化を実現する半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る半導体装置は、導電性の半導体基板の表面に形成された電極と、側面を被覆する絶縁性樹脂とを備えた半導体装置において、前記側面を被覆する絶縁性樹脂は、前記側面と平行な切断面を有することと、前記側面を被覆する絶縁性樹脂に連続して前記半導体基板の裏面を被覆する絶縁性樹脂を備え、該裏面を被覆する絶縁性樹脂は、前記裏面の中央部側を被覆する厚さに比べて前記裏面の周端部を被覆する厚さが薄く、表面が湾曲した凸形状となっていることを特徴とする。
本願請求項2に係る半導体装置は、導電性の半導体基板の表面に形成された電極と、側面を被覆する絶縁性樹脂とを備えた半導体装置において、前記絶縁性樹脂は、前記側面のみを被覆し、前記側面と平行な切断面を有するとともに、前記電極が形成された前記半導体基板表面側の前記側面の一部を被覆し、前記半導体基板裏面側の前記側面の一部を露出していることを特徴とする。
本願請求項3に係る半導体装置の製造方法は、導電性の半導体基板の表面に電極を備え、前記半導体基板の側面および裏面が絶縁性樹脂で被覆された半導体装置の製造方法において、導電性の半導体基板表面に電極を形成する工程と、前記半導体基板および前記電極の表面を保護用部材に貼り付け、露出する前記半導体基板の裏面側から前記半導体基板の一部を除去して個片化し、前記保護用部材上に半導体チップを整列させる工程と、該整列した半導体チップの裏面と側面とを覆うように、前記半導体基板を除去した間隙に前記絶縁性樹脂を充填する工程と、前記絶縁性樹脂を前記半導体チップの側面に残し、前記間隙の前記絶縁性樹脂の一部を除去し、個々の半導体装置に個片化する工程と、を含み、前記間隙に前記絶縁性樹脂を充填する工程は、前記間隙に充填された前記絶縁性樹脂表面の高さが、前記半導体チップの裏面上を被覆する前記絶縁性樹脂表面の高さより低くなるように前記絶縁性樹脂を充填する工程であり、前記個片化する工程は、前記半導体チップの裏面上に凸形状の前記絶縁性樹脂を残し、前記間隙に充填された前記絶縁性樹脂の一部を除去する工程であることを特徴とする。
本願請求項4に係る半導体装置の製造方法は、導電性の半導体基板の表面に電極を備え、前記半導体基板の側面が絶縁性樹脂で被覆された半導体装置の製造方法において、導電性の半導体基板表面に電極を形成する工程と、前記半導体基板および前記電極の表面を保護用部材に貼り付け、露出する前記半導体基板の裏面側から前記半導体基板の一部を除去して個片化し、前記保護用部材上に半導体チップを整列させる工程と、該整列した半導体チップの側面の前記半導体基板の表面側の一部を覆うように、前記半導体基板を除去した間隙に前記絶縁性樹脂を充填する工程と、前記絶縁性樹脂を前記半導体チップの側面に残し、前記間隙の前記絶縁性樹脂の一部を除去し、個々の半導体装置に個片化する工程と、を含み、前記間隙に前記絶縁性樹脂を充填する工程は、前記間隙に選択的に前記絶縁性樹脂を充填する工程であることを特徴とする。
本発明によれば、絶縁性を保ちつつ、半導体基板の裏面を覆う絶縁性樹脂の厚さを薄くし、あるいは無くすことができるので、半導体装置の小型化、低背化を実現することが可能となる。
また、半導体基板の側面および裏面を被覆する絶縁性樹脂を薄くすることで、矩形の半導体チップを覆う絶縁性樹脂の外形を丸みを帯びた形状とすることができ、半導体チップの欠け等を防ぐことができるという利点がある。
本発明の半導体装置の製造方法は、半導体基板の表面を保護用部材に貼り付けた後、絶縁性樹脂で被覆する工程や個片化する工程を保護用部材に貼り付けた状態のままで行うことができ、非常に簡便な方法である。特に、200μm程度の薄い半導体基板であっても問題なく本発明により製造することが可能となり、より低背化を実現できるという利点がある。
本発明は、半導体基板の側面あるいはさらに裏面を薄い絶縁性樹脂で覆った半導体装置およびその製造方法を提案するものである。特に本発明の半導体装置は、半導体装置を実装する際、半田等の接合部材が半導体基板の側面を這い上がったとしても、その側面を絶縁性樹脂で被覆しており、短絡等の不具合の発生を未然に防止している。以下、本発明の実施例について、詳細に説明する。
まず、本発明の第1の実施例について、半導体基板の側面および裏面を絶縁性樹脂で被覆する構造の半導体装置を例にとり、詳細に説明する。図1(a)は第1の実施例の半導体装置の断面図を、図1(b)は図1(a)に示す半導体装置をファイスダウン状態で実装した際、半田が這い上がった状態の説明図である。本実施例の半導体装置20Cは、図1(a)に示すように導電性の半導体基板21の表面側に図示しない半導体素子が形成されており、この半導体素子に接続する電極22が半導体基板21の表面に形成されている。また半導体基板21の表面は、電極22表面の一部を露出するように絶縁膜23で被覆されている。さらに本実施例の半導体基板21の側面および裏面は、絶縁性樹脂50で被覆されている。その結果、半導体基板21の表面および側面、さらには裏面が、絶縁膜23と絶縁性樹脂50により被覆された構造となる。
このような構造の半導体装置20Cを実装基板10に実装する際、図1(b)に示すように半田30の這い上がりが発生したとしても、半導体基板21の表面を覆う絶縁膜23と側面を覆う絶縁性樹脂50が存在するため、電極22と半導体基板21との間で短絡等の不具合が発生することがなくなる。
なお、本実施例の半導体装置20Cは、以下に説明する方法により製造することによって、裏面を覆う絶縁性樹脂50が、角部に丸みを帯びた凸形状とすることができる。このようは形状の半導体装置20Cとすることでハンドリングする際、欠け等の発生を防ぐことができる。また、裏面を覆う絶縁性樹脂50を厚く形成する必要はなく、半導体装置の低背化に好適な形状となっている。以下、本実施例の半導体装置の製造方法について説明する。
図2に本実施例の半導体装置の製造方法を示す。まず、通常の半導体装置の製造方法に従い、導電性の半導体基板21の表面側(図2の下側)に所望の半導体素子を形成し、この半導体素子に接続する電極22を半導体基板21の表面に形成する。半導体基板21の表面は、電極22表面の一部を露出するように絶縁膜23で被覆されている。その後、半導体基板21表面をダイシングテープ60(保護用部材に相当)に貼り付ける。半導体基板21の裏面側からダイシングソー70Aを用いて半導体基板21および絶縁膜23の一部を格子状に切削除去し個片化し、個々の半導体チップに個片化する。図2(a)は、個片化工程の途中工程を示しており、図中点線で示す領域が切削除去される領域である。
個片化された半導体チップ20は、ダイシングテープ60上に所定の間隔(ダイシングソー70Aにより切削除去された幅)を保ち配置した状態となる。一例としては、厚さ30μmのダイシングソー70Aを使用して半導体基板21を切断すると、切削除去される幅は30μm程度となる。一般的な半導体装置の製造工程では、このように個片化した後にダイシングテープ60をエキスパンドし、半導体チップ間の間隔を広げる。しかしながら本実施例では、整列状態を保つために、ダイシングテープ60をエキスパンドしないことが好ましい。
その後、この整列状態を保ったまま全面に絶縁性樹脂50を塗布する。塗布方法はスクリーン印刷方法等を採用することができる。絶縁性樹脂50は、半導体基板21表面の電極22と接続する半田の這い上がりを絶縁すれば足り、半導体基板21の側面および裏面を被覆する絶縁性樹脂50の厚さが薄くても何ら問題はない。半導体基板21の裏面を被覆する絶縁性樹脂50を薄く形成するため、絶縁性樹脂50は、図2(b)に示すように先に半導体基板21の一部を切削除去した領域の表面が凹状となる程度に塗布し、この凹部を埋めて表面が平坦になるほど厚く塗布する必要はない。一方、半導体基板21の側面を覆う絶縁性樹脂50は、半導体基板21の側面に突出する構造となるため、短絡等を防止するために必要な範囲を超えて形成することが好ましい場合には、図2(b)に示す程度に厚く塗布してもよい。
次に、ダイシングソー70Bを用いて個々の半導体装置に個片化する。このとき本実施例では、絶縁性樹脂50を塗布した状態のまま、換言すると半導体基板21の表裏を変えることなく、絶縁性樹脂50側から切断する。絶縁性樹脂50側の表面は、位置合わせの基準となるような半導体チップの電極22等は露出していない。しかし本実施例では、絶縁性樹脂50表面には凹部が格子状に配置しており、この凹部に沿って切断することができる。なお切断に使用するダイシングソー70Bは、図2(a)で説明したダイシングソー70Aより幅の狭いものを使用する。具体的には、厚さ15μmのダイシングソー70Bを使用して絶縁性樹脂50を切断すると、切削除去される幅は、15μm程度となり、両側にそれぞれ厚さ7.5μm程度の絶縁性樹脂50が残る。この残った絶縁性樹脂50が、半導体基板21の側面を被覆する絶縁性樹脂50となる。なお図2(c)は、個片化工程の様子を示しており、図中点線で示す領域が切削除去される領域を示している。
このように形成した半導体装置20Cは、半導体基板の裏面を被覆する絶縁性樹脂の厚さが、中央部側に比べて、半導体基板周端部を覆う厚さが薄くなる。絶縁性樹脂表面はなだらかに連続しているから、絶縁性樹脂表面は角部に丸みを帯びた(湾曲した)凸形状となる。また半導体基板周端部から側面側を覆う絶縁性樹脂は、塗布された表面を有する凸形状の部分から、ダイシングソー70Bによって切断された切断面に連続する。
前述のとおり、半導体基板周端部を覆う絶縁性樹脂が湾曲した形状となることで、実装時等にこの周端部に加わる衝撃を緩和することができ、半導体チップの欠け等を防止することができる。
また、半導体チップ上に形成される絶縁性樹脂の厚さは、その表面を平坦にするほど厚く形成する必要がなく、半導体装置の低背化に効果が大きい。
さらにまた、本実施例の製造方法によれば、一旦ダイシングシート60に貼り付ければ、そのまま半導体チップの個片化、絶縁性樹脂の充填、半導体装置の個片化と製造工程を進めることができ、特に200μm程度と薄い半導体基板に対しても適用することができ、半導体装置の低背化が可能となる。
次に第2の実施例について説明する。上記第1の実施例では、半導体基板の側面および裏面を絶縁性樹脂で被覆した場合を例にとり説明したが、本発明の半導体装置は、必ずしも裏面を絶縁性樹脂で被覆する必要はない。例えば、図3に示すように半導体装置の電極が形成されている表面側に選択的に絶縁性樹脂50を形成することも可能である。
図3(a)は第2の実施例の半導体装置の断面図を、図3(b)は図3(a)に示す半導体装置をファイスダウン状態で実装した際、半田が這い上がった状態の説明図である。本実施例の半導体装置20Dは、図3(a)に示すように導電性の半導体基板21の表面に図示しない半導体素子が形成されており、この半導体素子に接続する電極22が半導体基板21の表面に形成されている。また半導体基板21の表面は、電極22の一部を露出するように絶縁膜23で被覆されている。さらに本実施例の半導体基板21の側面の一部は、絶縁性樹脂50で被覆されている。その結果、半導体基板21の表面側は、絶縁膜23と絶縁性樹脂50により被覆された構造となる。
このような構造の半導体装置20Dを実装基板10に実装する場合、図3(b)に示すように半田30の這い上がりが発生したとしても、半導体基板21の表面を覆う絶縁膜23と側面の一部を覆う絶縁性樹脂50が存在するため、電極22と半導体基板21との間で短絡等の不具合が発生することがなくなる。
なお、本実施例の半導体装置20Dは、以下に説明する方法により製造することができる。まず、通常の半導体装置の製造方法に従い、導電性の半導体基板21の表面側(図4の下側)に所望の半導体素子を形成し、この半導体素子に接続する電極22を半導体基板21の表面に形成する。半導体基板21の表面は、電極22の表面の一部を露出するように絶縁膜23で被覆されている。その後、半導体基板21表面をダイシングテープ60(保護用部材に相当)に貼り付ける。半導体基板21の裏面側からダイシングソー70Aを用いて半導体基板21および絶縁膜23の一部を格子状に切削除去し個片化し、個々の半導体チップに個片化する。図4(a)は、個片化工程の途中工程を示しており、図中点線で示す領域が切削除去される領域である。ここまでの工程は、上記第1の実施例と同様の工程である。
その後、整列状態を保った状態で絶縁性樹脂50を塗布する。ここで本実施例では上記第1の実施例と異なり、半導体基板21の切削除去された領域に選択的に絶縁性樹脂50を充填する(図4b)。絶縁性樹脂50は、半導体基板21表面の電極22と接続する半田の這い上がりを絶縁すれば足り、半導体基板21の側面を被覆する厚さや高さは、適宜設定すれば良い。
次に、ダイシングソー70Bを用いて個々の半導体装置に個片化する。上記第1の実施例同様、半導体基板21の裏面側から切断する。本実施例では、半導体基板21の裏面側には絶縁性樹脂50が充填された凹部が格子状に配置していることが視認でき、上記第1の実施例に比べて容易に切断することができる。なお、切断に使用するダイシングソー70Bは、図4(a)で説明したダイシングソー70Aより幅の狭いものを使用する。具体的には、厚さ15μmのダイシングソー70Bを使用して絶縁性樹脂50を切断すると、切削除去される幅は15μm程度となり、両側にそれぞれ厚さ7.5μm程度の絶縁性樹脂50が残る。この残った絶縁性樹脂50が、半導体基板21の側面を被覆する絶縁性樹脂50となる。なお図4(c)は、個片化工程の様子を示しており、図中点線で示す領域が切削除去される領域を示している。
このように形成した半導体装置20Dは、半導体基板の裏面を被覆する絶縁性樹脂がないので、上記第1の実施例で説明した半導体装置20Cよりもさらに低背化が可能となる。また、本実施例の製造方法によっても、一旦ダイシングシート60に貼り付ければ、そのまま半導体チップの個片化、絶縁性樹脂の充填、半導体装置の個片化と製造工程を進めることができ、特に200μm程度と薄い半導体基板に対しても適用することができ、半導体装置のさらなる低背化が可能となる。
次に第3の実施例について説明する。上記第1の実施例では、半導体基板の側面および裏面を完全に絶縁性樹脂で被覆する場合を例にとり説明したが、裏面は必ずしも完全に被覆する必要はない。例えば図5に示すように半導体基板21の側面と裏面の一部に選択的に絶縁性樹脂50を形成することも可能である。
本実施例の半導体装置20Eの製造方法は、上記第1の実施例で説明した絶縁性樹脂を塗布する際、半導体基板21の裏面に選択的に塗布することを除けば、上記第1の実施例で説明した方法と同一であるので、詳細な説明は省略する。
次に第4の実施例について説明する。本実施例は、個々の半導体チップに個片化する方法が上記実施例とは相違する。図6に本実施例の半導体装置の製造方法を示す。まず、通常の半導体装置の製造方法に従い、導電性の半導体基板21の表面に所望の半導体素子を形成し、この半導体素子に接続する電極22が半導体基板21の表面に形成されている。また半導体基板21表面は、電極22の表面の一部を露出するように絶縁膜23で被覆されている。その後本実施例では、通常のフォトグラフ法により、隣接する半導体素子間の絶縁膜23及び半導体基板21の一部を除去し、凹部24を形成する(図5a)。
その後、残された半導体基板21の一部によって一体化されている半導体基板21表面をバックグラインドテープ80(保護用部材に相当)に貼り付ける。半導体基板21の裏面側から半導体基板21をエッチング法あるいは研磨法等により図5(b)に点線で示す厚さまで薄膜化する。その結果、先に形成した凹部24が露出し、個々の半導体チップ20に個片化される(図5c)。個片化された半導体チップ20は、先に形成した凹部24の幅に相当する間隔を保ち、バックグラインドテープ80上に整列することになる。
以下、上記第1乃至第3の実施例で説明したように絶縁性樹脂50を塗布し、塗布した絶縁性樹脂50の一部を除去することで、先に説明した半導体装置20C、20D、20Eを形成することが可能となる。
以上説明したように、本発明によれば、半導体装置の接合部材の這い上がりによる不具合を防止するとともに、低背化を実現する半導体装置およびその製造方法を提供することが可能となる。
なお本発明は、上記実施例に限定されるものでないことは言うまでもない。例えば、個片化を行う際、ダイシングソーを用いる代わりに、レーザーダイシング法であってもよい。
10:実装基板、11:配線金属、20A〜20E:半導体装置、20:半導体チップ、21:半導体基板、22:電極、23:絶縁膜、30:半田、40:インターポーザ、50:絶縁性樹脂、60:ダイシングテープ、70:ダイシングソー、80:バックグラインドシート
Claims (4)
- 導電性の半導体基板の表面に形成された電極と、側面を被覆する絶縁性樹脂とを備えた半導体装置において、
前記側面を被覆する絶縁性樹脂は、前記側面と平行な切断面を有することと、
前記側面を被覆する絶縁性樹脂に連続して前記半導体基板の裏面を被覆する絶縁性樹脂を備え、該裏面を被覆する絶縁性樹脂は、前記裏面の中央部側を被覆する厚さに比べて前記裏面の周端部を被覆する厚さが薄く、表面が湾曲した凸形状となっていることを特徴とする半導体装置。 - 導電性の半導体基板の表面に形成された電極と、側面を被覆する絶縁性樹脂とを備えた半導体装置において、
前記絶縁性樹脂は、前記側面のみを被覆し、前記側面と平行な切断面を有するとともに、前記電極が形成された前記半導体基板表面側の前記側面の一部を被覆し、前記半導体基板裏面側の前記側面の一部を露出していることを特徴とする半導体装置。 - 導電性の半導体基板の表面に電極を備え、前記半導体基板の側面および裏面が絶縁性樹脂で被覆された半導体装置の製造方法において、
導電性の半導体基板表面に電極を形成する工程と、
前記半導体基板および前記電極の表面を保護用部材に貼り付け、露出する前記半導体基板の裏面側から前記半導体基板の一部を除去して個片化し、前記保護用部材上に半導体チップを整列させる工程と、
該整列した半導体チップの裏面と側面とを覆うように、前記半導体基板を除去した間隙に前記絶縁性樹脂を充填する工程と、
前記絶縁性樹脂を前記半導体チップの側面に残し、前記間隙の前記絶縁性樹脂の一部を除去し、個々の半導体装置に個片化する工程と、を含み、
前記間隙に前記絶縁性樹脂を充填する工程は、前記間隙に充填された前記絶縁性樹脂表面の高さが、前記半導体チップの裏面上を被覆する前記絶縁性樹脂表面の高さより低くなるように前記絶縁性樹脂を充填する工程であり、
前記個片化する工程は、前記半導体チップの裏面上に凸形状の前記絶縁性樹脂を残し、前記間隙に充填された前記絶縁性樹脂の一部を除去する工程であることを特徴とする半導体装置の製造方法。 - 導電性の半導体基板の表面に電極を備え、前記半導体基板の側面が絶縁性樹脂で被覆された半導体装置の製造方法において、
導電性の半導体基板表面に電極を形成する工程と、
前記半導体基板および前記電極の表面を保護用部材に貼り付け、露出する前記半導体基板の裏面側から前記半導体基板の一部を除去して個片化し、前記保護用部材上に半導体チップを整列させる工程と、
該整列した半導体チップの側面の前記半導体基板の表面側の一部を覆うように、前記半導体基板を除去した間隙に前記絶縁性樹脂を充填する工程と、
前記絶縁性樹脂を前記半導体チップの側面に残し、前記間隙の前記絶縁性樹脂の一部を除去し、個々の半導体装置に個片化する工程と、を含み、
前記間隙に前記絶縁性樹脂を充填する工程は、前記間隙に選択的に前記絶縁性樹脂を充填する工程であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017080408A JP2018182095A (ja) | 2017-04-14 | 2017-04-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017080408A JP2018182095A (ja) | 2017-04-14 | 2017-04-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018182095A true JP2018182095A (ja) | 2018-11-15 |
Family
ID=64276033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017080408A Pending JP2018182095A (ja) | 2017-04-14 | 2017-04-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018182095A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111799230A (zh) * | 2019-04-01 | 2020-10-20 | 三星电子株式会社 | 半导体封装件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169015A (ja) * | 1992-11-27 | 1994-06-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2002134662A (ja) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
JP2009239213A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | チップサイズパッケージおよびその製造方法 |
-
2017
- 2017-04-14 JP JP2017080408A patent/JP2018182095A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169015A (ja) * | 1992-11-27 | 1994-06-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2002134662A (ja) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
JP2009146988A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Ltd | 配線基板の個片化方法およびパッケージ用基板 |
JP2009239213A (ja) * | 2008-03-28 | 2009-10-15 | Denso Corp | チップサイズパッケージおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111799230A (zh) * | 2019-04-01 | 2020-10-20 | 三星电子株式会社 | 半导体封装件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
TW201523800A (zh) | 半導體裝置及其製造方法 | |
US20170194266A1 (en) | Semiconductor package and method for fabricating the same | |
US9337172B2 (en) | Semiconductor device | |
US20080233714A1 (en) | Method for fabricating semiconductor device | |
JP2002270720A (ja) | 半導体装置およびその製造方法 | |
EP1478021A1 (en) | Semiconductor device and manufacturing method thereof | |
US11715714B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
US20100052185A1 (en) | Semiconductor device and method for fabricating the same | |
US10290563B2 (en) | Semiconductor device including die pad with projections | |
JP3706573B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2018182095A (ja) | 半導体装置およびその製造方法 | |
US10438832B2 (en) | Semiconductor device, semiconductor wafer and semiconductor device manufacturing method | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JP2003303947A (ja) | 半導体装置およびその製造方法 | |
TWI719006B (zh) | 半導體裝置 | |
JP2020061511A (ja) | 電気部品の積層体とその製造方法 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019102599A (ja) | 半導体装置の製造方法 | |
JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
JP2006196809A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
JP2007012712A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI277184B (en) | Flip-chip leadframe type package and fabrication method thereof | |
JP2006196734A (ja) | 半導体装置及びその製造方法 | |
JP7388911B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210803 |