JP2003303947A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003303947A
JP2003303947A JP2002110212A JP2002110212A JP2003303947A JP 2003303947 A JP2003303947 A JP 2003303947A JP 2002110212 A JP2002110212 A JP 2002110212A JP 2002110212 A JP2002110212 A JP 2002110212A JP 2003303947 A JP2003303947 A JP 2003303947A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
cover plate
semiconductor
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002110212A
Other languages
English (en)
Other versions
JP4239466B2 (ja
Inventor
Naoki Matsushita
直樹 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002110212A priority Critical patent/JP4239466B2/ja
Publication of JP2003303947A publication Critical patent/JP2003303947A/ja
Application granted granted Critical
Publication of JP4239466B2 publication Critical patent/JP4239466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 半導体チップとカバー板の間からはみ出した
余剰接着剤を半導体チップまたはカバー板の外周部に貯
留し、はみ出しの防止と接着性の向上を図る。 【解決手段】 半導体チップ110とカバーガラス11
2は、接着剤16を介して接合される。そして、半導体
チップ110とカバーガラス112の外周端面に、接着
剤116のはみ出し防止用凹部110A、112Aが設
けられている。半導体チップ110とカバーガラス11
2の接合時に接着剤116がはみ出した場合に、その余
剰接着剤は、はみ出し防止用凹部110A、112A内
に吸収され、大きく外側にはみ出さず、はみ出し防止用
凹部110A、112A内に貯留される。これにより、
パッケージの製品品位を向上でき、開発時においては接
着剤の選定や強度確保が容易となり、また、製造時にお
いては接着剤の制御や管理も容易化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、撮像素子を搭載し
た半導体チップと、この半導体チップにおける撮像素子
の受光面を覆うカバー板とを接着剤を介して接合した半
導体装置およびその製造方法に関する。
【0002】
【従来の技術】従来より、この種の半導体装置として、
例えば図10に示すように、TABパッケージ構造を用
いた固体撮像装置が知られている。この固体撮像装置
は、CCD型イメージセンサやCMOS型イメージセン
サ等の撮像素子を搭載した半導体チップ10と、この半
導体チップ10における撮像素子の受光面を覆うカバー
ガラス(カバー板)12をTABテープ14によるリー
ド端子を介在させた状態で接着剤16によって接合した
ものである。
【0003】また、図11は、図10に示す固体撮像装
置のパッケージ構造を示す断面図である。図示のよう
に、本例においては、ほぼ同一の面積を有する半導体チ
ップ10とカバーガラス12を接着剤16で接合するも
のであり、半導体チップ10とカバーガラス12の外周
部に接着剤16が介在しており、この接着剤16に包囲
される状態でTABテープ14によるリード端子14A
が配置され、半導体チップ10にバンプ等を介して接続
されている。TABテープ14は、例えばポリイミド等
の樹脂テープ14Bによって多数のリード端子14Aを
所定間隔で保持したものである。
【0004】このような固体撮像装置を組み立てる場
合、例えば予め半導体チップ10側にTABテープ14
のリード端子14Aを接続するとともに、カバーガラス
12の外周部にBステージ(半硬化状態)の接着剤16
を塗布する。なお、リード端子14Aや接着剤16は、
ともに撮像素子の受光部を避ける領域に配置されてい
る。そして、リード端子14Aおよび接着剤16を介し
て半導体チップ10とカバーガラス12とを位置決めし
て重ね合わせ、一定の圧力で両者を圧接させた状態で加
熱することにより、接着剤16を硬化し、半導体チップ
10とカバーガラス12とを接合する。これにより、半
導体チップ10の受光面がカバーガラス12や接着剤1
6によって封止され、塵等の付着から保護されるパッケ
ージ構造を得る。
【0005】また、図12は、固体撮像装置の他のパッ
ケージ構造を示す断面図である。図示のように、本例に
おいては、半導体チップ20に対して小さいサイズのカ
バーガラス22を用いたものであり、半導体チップ20
の外周部にはバンプ等を介してTABテープ24のリー
ド端子24Aが接続され、その内側領域に接着剤26を
介してカバーガラス22が接合されている。なお、接着
剤26は撮像素子の受光部を避ける領域に配置されてい
る。このような固体撮像装置を組み立てる場合、例えば
予め半導体チップ20側にTABテープ24のリード端
子24Aを接続するとともに、その内側にBステージの
接着剤26を塗布する。そして、接着剤26を介して半
導体チップ20とカバーガラス22とを位置決めして重
ね合わせ、一定の圧力で両者を圧接させた状態で加熱す
ることにより、接着剤26を硬化し、半導体チップ20
とカバーガラス22とを接合する。これにより、半導体
チップ20の受光面がカバーガラス22や接着剤26に
よって封止され、塵等の付着から保護されるパッケージ
構造を得る。
【0006】
【発明が解決しようとする課題】ところで、上述した各
従来例の半導体チップやカバーガラスは、それぞれ外周
端面が接着面に対して垂直に形成されている。一方、上
述した接着剤による接着時には、半導体チップとカバー
ガラスとによって接着剤が押圧され、接着剤の塗布領域
が外側に拡がることになる。このため、最初に塗布され
た接着剤の配置や量によっては、余剰な接着剤が外側に
はみ出すことになり、このはみ出した接着剤が表面張力
等の作用によって半導体チップやカバーガラスの外周端
面に沿って流れることになる。ここで、このはみ出した
接着剤を積極的に活用し、半導体チップやカバーガラス
の外周端面に貯留させれば、半導体チップとカバーガラ
スとの接着強度を増大できる。
【0007】しかしながら、接着剤の塗布領域の制御や
塗布量の制御は機械的に煩雑であることから、場合によ
っては、余剰な接着剤が半導体チップやカバーガラスの
外周から大きくはみ出したり、半導体チップの裏面側や
カバーガラスの表面側まで回り込んでしまい、製品の外
観を毀損したり、あるいは撮像素子の特性に悪影響を及
ぼすような可能性も生じる。特に最近では、撮像装置の
小型化が著しいため、接着剤の塗布領域や塗布量を高精
度に制御、管理することは、ますます困難になりつつあ
る。そして、これを実現するためには、プロセス開発に
おいては、接着剤粘度、接着時間等の管理をすることが
必要であり、加えて接着剤の選定においては、接着強度
の信頼性等にも関わる問題であり、撮像装置の付加価値
を高める上での本質的な問題が錯綜している。また、製
造面でも、その管理が難しくなることは明らかである。
【0008】そこで本発明の目的は、半導体チップとカ
バー板の間からはみ出した余剰接着剤を半導体チップま
たはカバー板の外周部に有効に貯留でき、はみ出しの防
止と接着性の向上を図ることができ、さらに、半導体装
置の開発、設計、製造、材料選択等の容易化を図ること
が可能な半導体装置およびその製造方法を提供すること
にある。
【0009】
【課題を解決するための手段】本発明は前記目的を達成
するため、撮像素子を搭載した半導体チップと、前記半
導体チップにおける撮像素子の受光面を覆うカバー板と
を接着剤を介して接合した半導体装置において、前記半
導体チップとカバー板の少なくともいずれか一方の外周
端面に、半導体チップとカバー板の接着面側に向かっ
て、半導体チップまたはカバー板の中央方向にへこんだ
接着剤のはみ出し防止用凹部を設けたことを特徴とす
る。
【0010】また本発明は、撮像素子を搭載した半導体
チップと、前記半導体チップにおける撮像素子の受光面
を覆うカバー板とを接着剤を介して接合する半導体装置
の製造方法において、前記半導体チップとカバー板の少
なくともいずれか一方の外周端面に、半導体チップとカ
バー板の接着面側に向かって、半導体チップまたはカバ
ー板の中央方向にへこんだ接着剤のはみ出し防止用凹部
を設ける加工工程と、前記接着剤による半導体チップと
カバー板の接着時に、余剰な接着剤を前記はみ出し防止
用凹部に貯留させる接着工程とを有することを特徴とす
る。
【0011】本発明の半導体装置では、半導体チップと
カバー板の少なくともいずれか一方の外周端面に、半導
体チップとカバー板の接着面側に向かって、半導体チッ
プまたはカバー板の中央方向にへこんだ接着剤のはみ出
し防止用凹部を設けたことから、半導体チップとカバー
板との間に接着剤を挟み込んで固定する際に、この接着
剤が外側にはみ出した場合でも、この接着剤がはみ出し
防止用凹部に貯留され、はみ出し防止用凹部内に保持さ
れることになる。したがって、このようなはみ出し防止
用凹部を設けない場合には半導体チップやカバー板の外
側に大きくはみ出していたものが、このはみ出し防止用
凹部によって抑制される。この結果、大きくはみ出した
接着剤により、半導体装置の外観が阻害されたり、半導
体チップの表面やカバー板の裏側に回り込んで特性上の
悪影響が生じるといったこともなくなり、また、はみ出
し防止用凹部に貯留された接着剤により、半導体チップ
とカバー板との接合強度を向上することも可能となる。
また、接着剤の塗布位置、塗布量、材料選定等に関する
開発、設計、制御、管理が容易となる。
【0012】また、本発明の製造方法では、半導体チッ
プとカバー板の少なくともいずれか一方の外周端面に、
半導体チップとカバー板の接着面側に向かって、半導体
チップまたはカバー板の中央方向にへこんだ接着剤のは
み出し防止用凹部を設け、接着剤による半導体チップと
カバー板の接着時に、余剰な接着剤を前記はみ出し防止
用凹部に貯留させるようにしたことから、はみ出し防止
用凹部によって接着剤のはみ出し量を抑制することが可
能となる。この結果製造した半導体装置では、大きくは
み出した接着剤により、半導体装置の外観が阻害された
り、半導体チップの表面やカバー板の裏側に回り込んで
特性上の悪影響が生じるといったこともなくなり、ま
た、はみ出し防止用凹部に貯留された接着剤により、半
導体チップとカバー板との接合強度を向上することも可
能となる。また、接着剤の塗布位置、塗布量、材料選定
等に関する開発、設計、制御、管理が容易となり、特に
小型化した半導体装置においても製造が容易となり、製
造コストの削減を図ることが可能である。
【0013】
【発明の実施の形態】以下、本発明による半導体装置お
よびその製造方法を固体撮像装置に適用した実施の形態
例について説明する。図1は、本発明の第1の実施の形
態例による固体撮像装置のパッケージ構造を示す断面図
である。図示のように、本例においては、ほぼ同一の面
積を有する矩形板状の半導体チップ110とカバーガラ
ス112を接着剤116で接合するものである。図10
に示した例と同様に、半導体チップ110にはCCD型
イメージセンサやCMOS型イメージセンサ等の撮像素
子が搭載されており、その受光面(図示せず)が半導体
チップ110の中央部に設けられている。
【0014】そして、カバーガラス112は、この半導
体チップ110における撮像素子の受光面を覆うもので
あり、半導体チップ110とカバーガラス112は、外
周部に配置した接着剤116によりTABテープ114
によるリード端子114Aを介して接合され、受光部の
上面領域が中空のパッケージを構成している。なお、T
ABテープ114は、例えばポリイミド等の樹脂テープ
114Bによって多数のリード端子114Aを所定間隔
で保持したものであり、半導体チップ110の外周部に
配置された電極にバンプ等を介して接続したものであ
る。
【0015】そして、本例においては、半導体チップ1
10とカバーガラス112の双方の外周端面に、接着剤
116のはみ出し防止用凹部110A、112Aが設け
られている。半導体チップ110のはみ出し防止用凹部
110Aは、半導体チップ110の接着面側、すなわち
カバーガラス112側に向かって、半導体チップ110
の中央方向にへこんだ状態に形成されており、半導体チ
ップ110とカバーガラス112との間からはみ出した
接着剤116を貯留するものである。また、カバーガラ
ス112のはみ出し防止用凹部112Aも同様に、カバ
ーガラス112の接着面側、すなわち半導体チップ11
0側に向かって、カバーガラス112の中央方向にへこ
んだ状態に形成されており、半導体チップ110とカバ
ーガラス112との間からはみ出した接着剤116を貯
留するものである。
【0016】図2は、本例における半導体チップ110
およびカバーガラス112のはみ出し防止用凹部110
A、112Aの形状を示す拡大断面図であり、図3は、
半導体チップ110のはみ出し防止用凹部110Aを示
す概略斜視図である。図2に示すように、本例では、半
導体チップ110およびカバーガラス112のはみ出し
防止用凹部110A、112Aは、外周端面を丸みを帯
びた階段状に切り欠いた状態に形成されている。また、
本例のはみ出し防止用凹部110A、112Aは、図3
に示すように、半導体チップ110およびカバーガラス
112の外周端面の全周にわたって環状に形成されてい
る。なお、図3では、半導体チップ110側だけを示し
ているが、カバーガラス112側も同様に形成されてい
る。
【0017】また、本例において、はみ出し防止用凹部
110A、112Aは、半導体チップ110およびカバ
ーガラス112をそれぞれのウェーハより分離する際に
形成するハーフカット溝を用いて形成する。図4は、半
導体チップ110をウェーハより分離する加工工程を示
す断面図である。ウェーハ100には、多数の半導体チ
ップ110が形成されている。そして、各半導体チップ
110を分離する場合には、まず、図4(A)(B)に
示すように、ダイジング装置200により、分断線に沿
ってやや溝幅の広いハーフカット溝122を形成する。
この後、図4(C)に示すように、ダイジング装置20
0によってハーフカット溝102で残った部分をフルカ
ットすることにより、各半導体チップ110を分離す
る。ここで通常の工程では、半導体チップ110の外周
部を加工して板厚方向に垂直な端面を形成するが、本例
では、ハーフカット溝102の形状を残存させることに
より、上述したはみ出し防止用凹部110Aを形成す
る。なお、ここでは半導体チップ110の分離工程を例
に説明したが、カバーガラス112のはみ出し防止用凹
部112Aについても同様に形成することが可能であ
る。
【0018】このような固体撮像装置を組み立てる場
合、例えば予め半導体チップ110側にTABテープ1
14のリード端子114Aを接続するとともに、カバー
ガラス112の外周部にBステージ(半硬化状態)の接
着剤116を塗布する。なお、リード端子114Aや接
着剤116は、ともに撮像素子の受光部を避ける領域に
配置されている。次に、リード端子114Aおよび接着
剤116を介して半導体チップ110とカバーガラス1
12とを位置決めして重ね合わせ、一定の圧力で両者を
圧接させた状態で加熱することにより、接着剤116を
硬化し、半導体チップ110とカバーガラス112とを
接合する。これにより、半導体チップ110の受光面が
カバーガラス112や接着剤116によって封止され、
塵等の付着から保護されるパッケージ構造を得る。
【0019】そして、このような組み立て工程におい
て、半導体チップ110とカバーガラス112との間の
接着剤116は、図5(A)(B)に示すように、半導
体チップ110とカバーガラス112で押圧されること
により、矢印aで示すように、徐々に外側に押し出さ
れ、半導体チップ110およびカバーガラス112の外
側にはみ出すことになるが、半導体チップ110および
カバーガラス112の外周端面には、上述したはみ出し
防止用凹部110A、112Aが形成されているため、
はみ出した接着剤116は、その粘性や表面張力等の作
用により、はみ出し防止用凹部110A、112Aの内
部に留まることになる。つまり、はみ出した接着剤11
6の量が、はみ出し防止用凹部110A、112Aの容
量を越えない範囲では、この接着剤116は、はみ出し
防止用凹部110A、112A内に全て貯留され、その
外側には、はみ出さないことになる。この結果、塗布領
域の制御や塗布量の制御が困難な接着剤116の余剰分
を、はみ出し防止用凹部110A、112Aによって有
効に吸収することが可能となる。
【0020】また、図6は、本発明の第2の実施の形態
例による固体撮像装置のパッケージ構造を示す断面図で
ある。図示のように、本例においては、半導体チップ1
30に対して小さいサイズのカバーガラス132を用い
たものであり、半導体チップ130の外周部にはバンプ
等を介してTABテープ134のリード端子134Aが
接続され、その内側領域に接着剤136を介してカバー
ガラス132が接合されている。なお、接着剤136は
撮像素子の受光部を避ける領域に配置されている。
【0021】そして、本例においては、カバーガラス1
32の外周端面に、上述した第1の実施の形態と同様の
はみ出し防止用凹部132Aが形成されている。このは
み出し防止用凹部132Aは、カバーガラス132の接
着面側、すなわち半導体チップ130側に向かって、カ
バーガラス132の中央方向に階段状にへこんだ状態に
形成されており、半導体チップ130とカバーガラス1
32との間からはみ出した接着剤136を貯留するもの
である。なお、はみ出し防止用凹部132Aの作成方法
や接着剤136の余剰分を吸収する際の作用等は、上述
した第1の実施の形態例と同様であるので説明は省略す
る。
【0022】以上、本発明の実施の形態例として2つの
具体例を説明したが、本発明はさらに種々の変形、応用
が可能である。例えば、上述した第1の実施の形態例で
は、半導体チップ110およびカバーガラス112の両
方にはみ出し防止用凹部110A、112Aを設けた
が、半導体チップ110とカバーガラス112のいずれ
か一方だけにはみ出し防止用凹部を設けてもよい。ま
た、上述した第1、第2の実施の形態例では、半導体チ
ップ110およびカバーガラス112、132の外周端
面の全周にはみ出し防止用凹部110A、112A、1
32Aを設けたが、例えばはみ出し防止が特に必要とな
る箇所に部分的なはみ出し防止用凹部を設けるようにし
てもよいし、間欠的に複数のはみ出し防止用凹部を設け
てもよい。図7は、間欠的に複数のはみ出し防止用凹部
を設けた半導体チップの一例を示す平面図である。図示
のように、本例のはみ出し防止用凹部140Aは、半導
体チップ140の外周に沿って所定の間隔で複数設けら
れており、それぞれのはみ出し防止用凹部140Aが、
余剰な接着剤(図7では省略する)を吸収する。なお、
同様のはみ出し防止用凹部をカバーガラス側に設けても
よい。
【0023】また、上述した第1、第2の実施の形態例
では、階段状に切り欠いた形状のはみ出し防止用凹部1
10A、112A、132Aを設けたが、はみ出し防止
用凹部の形状としては、これに限定されるものではな
く、例えばテーパ面状のはみ出し防止用凹部を設けても
よい。図8は、外周端面の全周にテーパ面状のはみ出し
防止用凹部を設けた半導体チップおよびカバーガラスの
一例を示す部分断面図であり、図9は図8に示す半導体
チップの斜視図である。図示のように、本例のはみ出し
防止用凹部150A、152Aは、半導体チップ150
およびカバーガラス152の外周に沿って環状に形成さ
れており、所定の角度を有する平面状に形成されてい
る。このような形状のはみ出し防止用凹部150A、1
52Aによっても、半導体チップ150とカバーガラス
152の間の接着剤156を吸収できる。なお、TAB
テープ154等は、上述した例と同様である。なお、以
上のようなはみ出し防止用凹部の具体的形状としては、
上述した例に限定されるものではなく、接着剤のはみ出
し状況等に応じて適宜最適化し得るものである。たとえ
ば、半導体チップとカバーガラスとで異なる形態のはみ
出し防止用凹部を設けたものであってもよい。
【0024】また、上述した実施の形態では、接着剤を
固体撮像素子の受光面を避けるようにして、半導体チッ
プとカバーガラスの外周部に設けた例について説明した
が、透明な接着剤を半導体チップとカバーガラスの間に
充填するような構成の固体撮像装置についても、上述し
た例と同様のはみ出し防止用凹部を設けることが可能で
ある。また、上述した第1の実施の形態では、半導体チ
ップとカバーガラスの間にリード端子を介在させて固定
する構成について説明したが、リード端子を介在させる
ことなく半導体チップとカバーガラスを接合するような
パッケージ構造や、リード端子をもたないパッケージ構
造についても同様に適用できるものである。また、図1
や図8に示す例において、半導体チップとカバーガラス
の大きさ(面積)が同一の例を示したが、大きさが異な
る半導体チップとカバーガラスを接合するようなものに
ついても同様に適用し得るものである。すなわち、本発
明は半導体チップとカバー板の大小関係については何ら
限定しないものである。また、上述した実施の形態で
は、本発明の半導体装置を固体撮像装置に適用した場合
について説明したが、本発明はこれに限らず、固体撮像
装置以外の半導体装置に適用することも可能である。
【0025】以上のような、本発明の実施の形態では、
以下のような効果を得ることが可能である。まず、接着
剤の塗布量、塗布位置の厳密な管理をすることなく、パ
ッケージの外側に接着剤がはみ出すことを防止できる。
これにより、パッケージの小型化を推進できる。また、
例えば接着剤のはみ出し量やはみ出し状態などは、材料
の粘度などの特性や接着のための加圧時間などにも影響
される条件であるため、これを厳格に制御する必要性を
小さくできることは、材料の選定が容易となり、プロセ
ス開発を簡素かつ容易にすることができる。特に、接着
強度という本質的な観点を優先的して材料選定を行うこ
とができるという利点があり、また、製造設備の面でも
同様に、構造や制御の簡素化や低コスト化を図ることが
可能である。
【0026】また、はみ出し防止用凹部を設けることに
より、接着面積が大きくなることから、接着強度を向上
でき、パッケージの信頼性の向上することが可能とな
る。また、このような接着強度の向上により、上述した
材料選定についてもさらに容易になる。また、はみ出し
防止用凹部を設けることにより、特に半導体チップ側の
エッジ部の角度が緩和され、この部分に接着剤が貯留さ
れることになるので、このエッジ部によるリード端子の
損傷やショートを防止することが可能となる。すなわ
ち、上述のような半導体装置を配線基板等に実装する場
合には、ボンディング装置によってリード端子の折り曲
げと挿入等を連続作業で自動的に行うことがあるが、こ
の折り曲げの際に、リード端子が半導体チップのエッジ
部で損傷し、ショートする場合があった。しかし、本実
施の形態によるはみ出し防止用凹部を設け、ここに接着
剤を貯留する構成により、リード端子を保護する構造を
得ることができ、実装の信頼性を向上でき、歩留の向上
を図ることが可能となる。さらに、上述のようなはみ出
し防止用凹部を設ける場合に、その形状や角度を工夫す
ることにより、特に上述したカバーガラスの外周端面か
ら入射する光が撮像素子の受光面に入射しないような構
成とすることも可能であり、撮像素子への不正入射防止
機能をもたせることが可能である。
【0027】
【発明の効果】以上説明したように本発明の半導体装置
によれば、半導体チップとカバー板の少なくともいずれ
か一方の外周端面に、半導体チップとカバー板の接着面
側に向かって半導体チップまたはカバー板の中央方向に
へこんだ接着剤のはみ出し防止用凹部を設けたことか
ら、接着剤のはみ出し量を適正に抑制でき、大きくはみ
出した接着剤による美観の低下や特性状の悪影響を防止
でき、さらに、接着剤の制御、管理、材料選定を容易化
でき、かつ、接合強度を向上できる効果がある。
【0028】また、本発明の製造方法にれば、半導体チ
ップとカバー板の少なくともいずれか一方の外周端面
に、半導体チップとカバー板の接着面側に向かって半導
体チップまたはカバー板の中央方向にへこんだ接着剤の
はみ出し防止用凹部を設け、接着剤による半導体チップ
とカバー板の接着時に、余剰な接着剤を前記はみ出し防
止用凹部に貯留させるようにしたことから、接着剤のは
み出し量を適正に抑制でき、大きくはみ出した接着剤に
よる美観の低下や特性状の悪影響を防止でき、さらに、
接着剤の制御、管理、材料選定を容易化でき、かつ、接
合強度を向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態例による固体撮像装
置のパッケージ構造を示す概略断面図である。
【図2】図1に示す固体撮像装置における半導体チップ
およびカバーガラスのはみ出し防止用凹部の形状を示す
拡大部分断面図である。
【図3】図1に示す固体撮像装置における半導体チップ
のはみ出し防止用凹部を示す概略斜視図である。
【図4】図1に示す固体撮像装置における半導体チップ
をウェーハより分離する加工工程を示す拡大部分断面図
である。
【図5】図1に示す固体撮像装置の製造時に半導体チッ
プとカバーガラスとの間の接着剤がはみ出す様子を示す
拡大部分断面図である。
【図6】本発明の第2の実施の形態例による固体撮像装
置のパッケージ構造を示す概略断面図である。
【図7】図1に示す固体撮像装置におけるはみ出し防止
用凹部の変形例を示す半導体チップの概略平面図であ
る。
【図8】図1に示す固体撮像装置におけるはみ出し防止
用凹部の他の変形例を示す半導体チップとカバーガラス
の部分断面図である。
【図9】図8に示す半導体チップのはみ出し防止用凹部
を示す概略斜視図である。
【図10】従来の固体撮像装置の一例を示す概略斜視図
である。
【図11】図10に示す固体撮像装置のパッケージ構造
を示す断面図である。
【図12】従来の固体撮像装置の他のパッケージ構造を
示す断面図である。
【符号の説明】
110……半導体チップ、110A、112A……はみ
出し防止用凹部、112……カバーガラス、114……
TABテープ、114A……リード端子、114B……
樹脂テープ、116……接着剤。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を形成した半導体チップと、
    前記半導体チップの上面を覆うカバー板とを接着剤を介
    して接合した半導体装置において、 前記半導体チップとカバー板の少なくともいずれか一方
    の外周端面に、半導体チップとカバー板の接着面側に向
    かって、半導体チップまたはカバー板の中央方向にへこ
    んだ接着剤のはみ出し防止用凹部を設けた、ことを特徴
    とする半導体装置。
  2. 【請求項2】 前記半導体チップには固体撮像素子が形
    成され、前記カバー板は前記半導体チップにおける固体
    撮像素子の受光面を覆う透過性のカバー板であることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記接着剤は、半導体チップの外周部と
    カバー板の外周部との間に設けられていることを特徴と
    する請求項1記載の半導体装置。
  4. 【請求項4】 前記接着剤は、半導体チップとカバー板
    との間に充填した状態で設けられていることを特徴とす
    る請求項1記載の半導体装置。
  5. 【請求項5】 前記半導体チップの外周部にリード端子
    が設けられ、前記接着剤が前記リード端子の基端部を包
    囲する状態で半導体チップとカバー板との間に介在して
    いることを特徴とする請求項1記載の半導体装置。
  6. 【請求項6】 前記はみ出し防止用凹部は、前記半導体
    チップまたはカバー板の外周端面に全周にわたって環状
    に形成されていることを特徴とする請求項1記載の半導
    体装置。
  7. 【請求項7】 前記はみ出し防止用凹部は、前記半導体
    チップまたはカバー板の外周端面に部分的に形成されて
    いることを特徴とする請求項1記載の半導体装置。
  8. 【請求項8】 前記はみ出し防止用凹部は、前記半導体
    チップまたはカバー板の外周端面に間欠的に複数形成さ
    れていることを特徴とする請求項1記載の半導体装置。
  9. 【請求項9】 前記はみ出し防止用凹部は、前記半導体
    チップまたはカバー板の外周端面をテーパ面状に形成し
    たものであることを特徴とする請求項1記載の半導体装
    置。
  10. 【請求項10】 前記はみ出し防止用凹部は、前記半導
    体チップまたはカバー板の外周端面を階段状に切り欠い
    た状態に形成したものであることを特徴とする請求項1
    記載の半導体装置。
  11. 【請求項11】 半導体素子を形成した半導体チップ
    と、前記半導体チップの上面を覆うカバー板とを接着剤
    を介して接合した半導体装置の製造方法において、 前記半導体チップとカバー板の少なくともいずれか一方
    の外周端面に、半導体チップとカバー板の接着面側に向
    かって、半導体チップまたはカバー板の中央方向にへこ
    んだ接着剤のはみ出し防止用凹部を設ける加工工程と、 前記接着剤による半導体チップとカバー板の接着時に、
    余剰な接着剤を前記はみ出し防止用凹部に貯留させる接
    着工程と、 を有することを特徴とする半導体装置の製造方法。
  12. 【請求項12】 前記半導体チップには固体撮像素子が
    形成され、前記カバー板は前記半導体チップにおける固
    体撮像素子の受光面を覆う透過性のカバー板であること
    を特徴とする請求項11記載の半導体装置の製造方法。
  13. 【請求項13】 前記加工工程は、前記半導体チップま
    たはカバー板を複数形成したウェーハをダイジング装置
    でハーフカットした後にフルカットを行うことにより半
    導体チップまたはカバー板をウェーハから分離する工程
    において、前記ダイジング装置のハーフカットで形成さ
    れる溝を用いて前記はみ出し防止用凹部を形成すること
    を特徴とする請求項11記載の半導体装置の製造方法。
  14. 【請求項14】 前記接着工程は、前記半導体チップま
    たはカバー板の接着面に半硬化状または液状の接着剤を
    塗布し、その後、半導体チップとカバー板とを重ね合わ
    せた状態で前記半硬化状または液状の接着剤を硬化処理
    することにより、前記半導体チップとカバー板とを接着
    することを特徴とする請求項11記載の半導体装置の製
    造方法。
JP2002110212A 2002-04-12 2002-04-12 半導体装置およびその製造方法 Expired - Fee Related JP4239466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002110212A JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110212A JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003303947A true JP2003303947A (ja) 2003-10-24
JP4239466B2 JP4239466B2 (ja) 2009-03-18

Family

ID=29393429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110212A Expired - Fee Related JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4239466B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060004A1 (ja) * 2003-12-18 2005-06-30 Matsushita Electric Industrial Co.,Ltd. 固体撮像装置、その生産方法、及びその固体撮像装置を備えるカメラ、並びに受光チップ
KR100497286B1 (ko) * 2003-02-21 2005-07-22 (주) 선양디엔티 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JP2006086672A (ja) * 2004-09-15 2006-03-30 Nidec Copal Corp 撮像モジュール
JP2006217310A (ja) * 2005-02-04 2006-08-17 Sony Corp 撮像素子ユニット、レンズ鏡筒および撮像装置
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP2008028216A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 光電変換装置
JP2008147234A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体基板のキャップ固着方法
JP2011023659A (ja) * 2009-07-17 2011-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法
WO2019093269A1 (ja) * 2017-11-09 2019-05-16 Ngkエレクトロデバイス株式会社 蓋体および電子装置
WO2019116783A1 (ja) * 2017-12-11 2019-06-20 株式会社ブリヂストン タイヤ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497286B1 (ko) * 2003-02-21 2005-07-22 (주) 선양디엔티 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JP4839084B2 (ja) * 2003-12-18 2011-12-14 パナソニック株式会社 固体撮像装置
WO2005060004A1 (ja) * 2003-12-18 2005-06-30 Matsushita Electric Industrial Co.,Ltd. 固体撮像装置、その生産方法、及びその固体撮像装置を備えるカメラ、並びに受光チップ
US7859586B2 (en) 2003-12-18 2010-12-28 Panasonic Corporation Solid-state imaging device, its production method, camera with the solid-state imaging device, and light receiving chip
US8319871B2 (en) 2003-12-18 2012-11-27 Panasonic Corporation Solid-state imaging device, its production method, camera with the solid-state imaging device, and light receiving chip
JP2006086672A (ja) * 2004-09-15 2006-03-30 Nidec Copal Corp 撮像モジュール
JP2006217310A (ja) * 2005-02-04 2006-08-17 Sony Corp 撮像素子ユニット、レンズ鏡筒および撮像装置
JP4582407B2 (ja) * 2005-02-04 2010-11-17 ソニー株式会社 撮像素子ユニット、レンズ鏡筒および撮像装置
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP2008028216A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 光電変換装置
JP2008147234A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体基板のキャップ固着方法
JP2011023659A (ja) * 2009-07-17 2011-02-03 Disco Abrasive Syst Ltd ウェーハの加工方法
WO2019093269A1 (ja) * 2017-11-09 2019-05-16 Ngkエレクトロデバイス株式会社 蓋体および電子装置
WO2019116783A1 (ja) * 2017-12-11 2019-06-20 株式会社ブリヂストン タイヤ

Also Published As

Publication number Publication date
JP4239466B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
US6376278B1 (en) Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US7294907B2 (en) Solid-state imaging device and method for manufacturing the same
US7227236B1 (en) Image sensor package and its manufacturing method
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US7247509B2 (en) Method for manufacturing solid-state imaging devices
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
US9583455B2 (en) Semiconductor device
JP2003116066A (ja) 固体撮像装置および固体撮像装置の製造方法
JP3838572B2 (ja) 固体撮像装置およびその製造方法
US11302675B2 (en) Semiconductor device and method for manufacturing the same
JP2003303947A (ja) 半導体装置およびその製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
US7268016B2 (en) Method for manufacturing solid-state imaging devices
WO2007069456A1 (ja) 半導体装置の製造方法
US7586529B2 (en) Solid-state imaging device
JP2007518275A (ja) 光センサを実装するための方法
JP4219943B2 (ja) 固体撮像装置
TWI324829B (en) Optical semiconductor package and method for manufacturing the same
JP2006005612A (ja) 撮像モジュール
US20050109926A1 (en) Solid-state imaging device and method for manufacturing the same
JP2004221555A (ja) フィルム付き半導体素子、半導体装置およびそれらの製造方法
JP2006196657A (ja) 半導体装置の製造方法
JP2005203439A (ja) 半導体装置
KR20050059711A (ko) 적층패키지의 제조방법
JP2000091366A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees