JP4239466B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4239466B2
JP4239466B2 JP2002110212A JP2002110212A JP4239466B2 JP 4239466 B2 JP4239466 B2 JP 4239466B2 JP 2002110212 A JP2002110212 A JP 2002110212A JP 2002110212 A JP2002110212 A JP 2002110212A JP 4239466 B2 JP4239466 B2 JP 4239466B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
cover plate
protrusion
adhesive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002110212A
Other languages
English (en)
Other versions
JP2003303947A (ja
Inventor
直樹 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002110212A priority Critical patent/JP4239466B2/ja
Publication of JP2003303947A publication Critical patent/JP2003303947A/ja
Application granted granted Critical
Publication of JP4239466B2 publication Critical patent/JP4239466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、撮像素子を搭載した半導体チップと、この半導体チップにおける撮像素子の受光面を覆うカバー板とを接着剤を介して接合した半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来より、この種の半導体装置として、例えば図10に示すように、TABパッケージ構造を用いた固体撮像装置が知られている。
この固体撮像装置は、CCD型イメージセンサやCMOS型イメージセンサ等の撮像素子を搭載した半導体チップ10と、この半導体チップ10における撮像素子の受光面を覆うカバーガラス(カバー板)12をTABテープ14によるリード端子を介在させた状態で接着剤16によって接合したものである。
【0003】
また、図11は、図10に示す固体撮像装置のパッケージ構造を示す断面図である。
図示のように、本例においては、ほぼ同一の面積を有する半導体チップ10とカバーガラス12を接着剤16で接合するものであり、半導体チップ10とカバーガラス12の外周部に接着剤16が介在しており、この接着剤16に包囲される状態でTABテープ14によるリード端子14Aが配置され、半導体チップ10にバンプ等を介して接続されている。
TABテープ14は、例えばポリイミド等の樹脂テープ14Bによって多数のリード端子14Aを所定間隔で保持したものである。
【0004】
このような固体撮像装置を組み立てる場合、例えば予め半導体チップ10側にTABテープ14のリード端子14Aを接続するとともに、カバーガラス12の外周部にBステージ(半硬化状態)の接着剤16を塗布する。
なお、リード端子14Aや接着剤16は、ともに撮像素子の受光部を避ける領域に配置されている。
そして、リード端子14Aおよび接着剤16を介して半導体チップ10とカバーガラス12とを位置決めして重ね合わせ、一定の圧力で両者を圧接させた状態で加熱することにより、接着剤16を硬化し、半導体チップ10とカバーガラス12とを接合する。
これにより、半導体チップ10の受光面がカバーガラス12や接着剤16によって封止され、塵等の付着から保護されるパッケージ構造を得る。
【0005】
また、図12は、固体撮像装置の他のパッケージ構造を示す断面図である。
図示のように、本例においては、半導体チップ20に対して小さいサイズのカバーガラス22を用いたものであり、半導体チップ20の外周部にはバンプ等を介してTABテープ24のリード端子24Aが接続され、その内側領域に接着剤26を介してカバーガラス22が接合されている。なお、接着剤26は撮像素子の受光部を避ける領域に配置されている。
このような固体撮像装置を組み立てる場合、例えば予め半導体チップ20側にTABテープ24のリード端子24Aを接続するとともに、その内側にBステージの接着剤26を塗布する。
そして、接着剤26を介して半導体チップ20とカバーガラス22とを位置決めして重ね合わせ、一定の圧力で両者を圧接させた状態で加熱することにより、接着剤26を硬化し、半導体チップ20とカバーガラス22とを接合する。
これにより、半導体チップ20の受光面がカバーガラス22や接着剤26によって封止され、塵等の付着から保護されるパッケージ構造を得る。
【0006】
【発明が解決しようとする課題】
ところで、上述した各従来例の半導体チップやカバーガラスは、それぞれ外周端面が接着面に対して垂直に形成されている。
一方、上述した接着剤による接着時には、半導体チップとカバーガラスとによって接着剤が押圧され、接着剤の塗布領域が外側に拡がることになる。
このため、最初に塗布された接着剤の配置や量によっては、余剰な接着剤が外側にはみ出すことになり、このはみ出した接着剤が表面張力等の作用によって半導体チップやカバーガラスの外周端面に沿って流れることになる。
ここで、このはみ出した接着剤を積極的に活用し、半導体チップやカバーガラスの外周端面に貯留させれば、半導体チップとカバーガラスとの接着強度を増大できる。
【0007】
しかしながら、接着剤の塗布領域の制御や塗布量の制御は機械的に煩雑であることから、場合によっては、余剰な接着剤が半導体チップやカバーガラスの外周から大きくはみ出したり、半導体チップの裏面側やカバーガラスの表面側まで回り込んでしまい、製品の外観を毀損したり、あるいは撮像素子の特性に悪影響を及ぼすような可能性も生じる。
特に最近では、撮像装置の小型化が著しいため、接着剤の塗布領域や塗布量を高精度に制御、管理することは、ますます困難になりつつある。
そして、これを実現するためには、プロセス開発においては、接着剤粘度、接着時間等の管理をすることが必要であり、加えて接着剤の選定においては、接着強度の信頼性等にも関わる問題であり、撮像装置の付加価値を高める上での本質的な問題が錯綜している。また、製造面でも、その管理が難しくなることは明らかである。
【0008】
そこで本発明の目的は、半導体チップとカバー板の間からはみ出した余剰接着剤を半導体チップまたはカバー板の外周部に有効に貯留でき、はみ出しの防止と接着性の向上を図ることができ、また、リード端子を保護することができ、さらに、半導体装置の開発、設計、製造、材料選択等の容易化を図ることが可能な半導体装置およびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は前記目的を達成するため、撮像素子を搭載した半導体チップと、前記半導体チップにおける撮像素子の受光面を覆うカバー板とを接着剤を介して接合した半導体装置において、前記半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設け、前記半導体チップの外周部にリード端子を設け、前記接着剤が前記はみ出し防止用凹部に充填され、前記接着剤が前記リード端子の基端部を包囲する状態で半導体チップとカバー板との間に介在していることを特徴とする。
【0010】
また本発明は、撮像素子を搭載した半導体チップと、前記半導体チップにおける撮像素子の受光面を覆うカバー板とを接着剤を介して接合する半導体装置の製造方法において、前記半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設ける加工工程と、前記半導体チップにリード端子を接続する工程と、前記接着剤による半導体チップとカバー板の接着時に、余剰な接着剤を前記はみ出し防止用凹部に貯留させ、前記余剰な接着剤を前記リード端子の基端部を包囲する状態で半導体チップとカバー板との間に介在させる接着工程とを有することを特徴とする。
【0011】
本発明の半導体装置では、半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設けたことから、半導体チップとカバー板との間に接着剤を挟み込んで固定する際に、この接着剤が外側にはみ出した場合でも、この接着剤がはみ出し防止用凹部に貯留され、はみ出し防止用凹部内に保持されることになる。
したがって、このようなはみ出し防止用凹部を設けない場合には半導体チップやカバー板の外側に大きくはみ出していたものが、このはみ出し防止用凹部によって抑制される。
この結果、大きくはみ出した接着剤により、半導体装置の外観が阻害されたり、半導体チップの表面やカバー板の裏側に回り込んで特性上の悪影響が生じるといったこともなくなり、また、はみ出し防止用凹部に貯留された接着剤により、半導体チップとカバー板との接合強度を向上するとともにリード端子を保護することも可能となる。また、接着剤の塗布位置、塗布量、材料選定等に関する開発、設計、制御、管理が容易となる。
【0012】
また、本発明の製造方法では、半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設け、接着剤による半導体チップとカバー板の接着時に、余剰な接着剤を前記はみ出し防止用凹部に貯留させるようにしたことから、はみ出し防止用凹部によって接着剤のはみ出し量を抑制することが可能となる。
この結果製造した半導体装置では、大きくはみ出した接着剤により、半導体装置の外観が阻害されたり、半導体チップの表面やカバー板の裏側に回り込んで特性上の悪影響が生じるといったこともなくなり、また、はみ出し防止用凹部に貯留された接着剤により、半導体チップとカバー板との接合強度を向上するとともにリード端子を保護することも可能となる。
また、接着剤の塗布位置、塗布量、材料選定等に関する開発、設計、制御、管理が容易となり、特に小型化した半導体装置においても製造が容易となり、製造コストの削減を図ることが可能である。
【0013】
【発明の実施の形態】
以下、本発明による半導体装置およびその製造方法を固体撮像装置に適用した実施の形態例について説明する。
図1は、本発明の第1の実施の形態例による固体撮像装置のパッケージ構造を示す断面図である。
図示のように、本例においては、ほぼ同一の面積を有する矩形板状の半導体チップ110とカバーガラス112を接着剤116で接合するものである。
図10に示した例と同様に、半導体チップ110にはCCD型イメージセンサやCMOS型イメージセンサ等の撮像素子が搭載されており、その受光面(図示せず)が半導体チップ110の中央部に設けられている。
【0014】
そして、カバーガラス112は、この半導体チップ110における撮像素子の受光面を覆うものであり、半導体チップ110とカバーガラス112は、外周部に配置した接着剤116によりTABテープ114によるリード端子114Aを介して接合され、受光部の上面領域が中空のパッケージを構成している。
なお、TABテープ114は、例えばポリイミド等の樹脂テープ114Bによって多数のリード端子114Aを所定間隔で保持したものであり、半導体チップ110の外周部に配置された電極にバンプ等を介して接続したものである。
【0015】
そして、本例においては、半導体チップ110とカバーガラス112の双方の外周端面に、接着剤116のはみ出し防止用凹部110A、112Aが設けられている。
半導体チップ110のはみ出し防止用凹部110Aは、半導体チップ110の接着面側、すなわちカバーガラス112側に向かって、半導体チップ110の中央方向にへこんだ状態に形成されており、半導体チップ110とカバーガラス112との間からはみ出した接着剤116を貯留するものである。
また、カバーガラス112のはみ出し防止用凹部112Aも同様に、カバーガラス112の接着面側、すなわち半導体チップ110側に向かって、カバーガラス112の中央方向にへこんだ状態に形成されており、半導体チップ110とカバーガラス112との間からはみ出した接着剤116を貯留するものである。
【0016】
図2は、本例における半導体チップ110およびカバーガラス112のはみ出し防止用凹部110A、112Aの形状を示す拡大断面図であり、図3は、半導体チップ110のはみ出し防止用凹部110Aを示す概略斜視図である。
図2に示すように、本例では、半導体チップ110およびカバーガラス112のはみ出し防止用凹部110A、112Aは、外周端面を丸みを帯びた階段状に切り欠いた状態に形成されている。
また、本例のはみ出し防止用凹部110A、112Aは、図3に示すように、半導体チップ110およびカバーガラス112の外周端面の全周にわたって環状に形成されている。なお、図3では、半導体チップ110側だけを示しているが、カバーガラス112側も同様に形成されている。
【0017】
また、本例において、はみ出し防止用凹部110A、112Aは、半導体チップ110およびカバーガラス112をそれぞれのウェーハより分離する際に形成するハーフカット溝を用いて形成する。
図4は、半導体チップ110をウェーハより分離する加工工程を示す断面図である。
ウェーハ100には、多数の半導体チップ110が形成されている。
そして、各半導体チップ110を分離する場合には、まず、図4(A)(B)に示すように、ダイジング装置200により、分断線に沿ってやや溝幅の広いハーフカット溝122を形成する。
この後、図4(C)に示すように、ダイジング装置200によってハーフカット溝102で残った部分をフルカットすることにより、各半導体チップ110を分離する。
ここで通常の工程では、半導体チップ110の外周部を加工して板厚方向に垂直な端面を形成するが、本例では、ハーフカット溝102の形状を残存させることにより、上述したはみ出し防止用凹部110Aを形成する。
なお、ここでは半導体チップ110の分離工程を例に説明したが、カバーガラス112のはみ出し防止用凹部112Aについても同様に形成することが可能である。
【0018】
このような固体撮像装置を組み立てる場合、例えば予め半導体チップ110側にTABテープ114のリード端子114Aを接続するとともに、カバーガラス112の外周部にBステージ(半硬化状態)の接着剤116を塗布する。
なお、リード端子114Aや接着剤116は、ともに撮像素子の受光部を避ける領域に配置されている。
次に、リード端子114Aおよび接着剤116を介して半導体チップ110とカバーガラス112とを位置決めして重ね合わせ、一定の圧力で両者を圧接させた状態で加熱することにより、接着剤116を硬化し、半導体チップ110とカバーガラス112とを接合する。
これにより、半導体チップ110の受光面がカバーガラス112や接着剤116によって封止され、塵等の付着から保護されるパッケージ構造を得る。
【0019】
そして、このような組み立て工程において、半導体チップ110とカバーガラス112との間の接着剤116は、図5(A)(B)に示すように、半導体チップ110とカバーガラス112で押圧されることにより、矢印aで示すように、徐々に外側に押し出され、半導体チップ110およびカバーガラス112の外側にはみ出すことになるが、半導体チップ110およびカバーガラス112の外周端面には、上述したはみ出し防止用凹部110A、112Aが形成されているため、はみ出した接着剤116は、その粘性や表面張力等の作用により、はみ出し防止用凹部110A、112Aの内部に留まることになる。
つまり、はみ出した接着剤116の量が、はみ出し防止用凹部110A、112Aの容量を越えない範囲では、この接着剤116は、はみ出し防止用凹部110A、112A内に全て貯留され、その外側には、はみ出さないことになる。
この結果、塗布領域の制御や塗布量の制御が困難な接着剤116の余剰分を、はみ出し防止用凹部110A、112Aによって有効に吸収することが可能となる。
【0020】
また、図6は、本発明の第2の実施の形態例による固体撮像装置のパッケージ構造を示す断面図である。
図示のように、本例においては、半導体チップ130に対して小さいサイズのカバーガラス132を用いたものであり、半導体チップ130の外周部にはバンプ等を介してTABテープ134のリード端子134Aが接続され、その内側領域に接着剤136を介してカバーガラス132が接合されている。なお、接着剤136は撮像素子の受光部を避ける領域に配置されている。
【0021】
そして、本例においては、カバーガラス132の外周端面に、上述した第1の実施の形態と同様のはみ出し防止用凹部132Aが形成されている。このはみ出し防止用凹部132Aは、カバーガラス132の接着面側、すなわち半導体チップ130側に向かって、カバーガラス132の中央方向に階段状にへこんだ状態に形成されており、半導体チップ130とカバーガラス132との間からはみ出した接着剤136を貯留するものである。
なお、はみ出し防止用凹部132Aの作成方法や接着剤136の余剰分を吸収する際の作用等は、上述した第1の実施の形態例と同様であるので説明は省略する。
【0022】
以上、本発明の実施の形態例として2つの具体例を説明したが、本発明はさらに種々の変形、応用が可能である。
例えば、上述した第1の実施の形態例では、半導体チップ110およびカバーガラス112の両方にはみ出し防止用凹部110A、112Aを設けたが、半導体チップ110とカバーガラス112のいずれか一方だけにはみ出し防止用凹部を設けてもよい。
また、上述した第1、第2の実施の形態例では、半導体チップ110およびカバーガラス112、132の外周端面の全周にはみ出し防止用凹部110A、112A、132Aを設けたが、例えばはみ出し防止が特に必要となる箇所に部分的なはみ出し防止用凹部を設けるようにしてもよいし、間欠的に複数のはみ出し防止用凹部を設けてもよい。
図7は、間欠的に複数のはみ出し防止用凹部を設けた半導体チップの一例を示す平面図である。
図示のように、本例のはみ出し防止用凹部140Aは、半導体チップ140の外周に沿って所定の間隔で複数設けられており、それぞれのはみ出し防止用凹部140Aが、余剰な接着剤(図7では省略する)を吸収する。
なお、同様のはみ出し防止用凹部をカバーガラス側に設けてもよい。
【0023】
また、上述した第1、第2の実施の形態例では、階段状に切り欠いた形状のはみ出し防止用凹部110A、112A、132Aを設けたが、はみ出し防止用凹部の形状としては、これに限定されるものではなく、例えばテーパ面状のはみ出し防止用凹部を設けてもよい。
図8は、外周端面の全周にテーパ面状のはみ出し防止用凹部を設けた半導体チップおよびカバーガラスの一例を示す部分断面図であり、図9は図8に示す半導体チップの斜視図である。
図示のように、本例のはみ出し防止用凹部150A、152Aは、半導体チップ150およびカバーガラス152の外周に沿って環状に形成されており、所定の角度を有する平面状に形成されている。このような形状のはみ出し防止用凹部150A、152Aによっても、半導体チップ150とカバーガラス152の間の接着剤156を吸収できる。なお、TABテープ154等は、上述した例と同様である。
なお、以上のようなはみ出し防止用凹部の具体的形状としては、上述した例に限定されるものではなく、接着剤のはみ出し状況等に応じて適宜最適化し得るものである。たとえば、半導体チップとカバーガラスとで異なる形態のはみ出し防止用凹部を設けたものであってもよい。
【0024】
また、上述した実施の形態では、接着剤を固体撮像素子の受光面を避けるようにして、半導体チップとカバーガラスの外周部に設けた例について説明したが、透明な接着剤を半導体チップとカバーガラスの間に充填するような構成の固体撮像装置についても、上述した例と同様のはみ出し防止用凹部を設けることが可能である
た、図1や図8に示す例において、半導体チップとカバーガラスの大きさ(面積)が同一の例を示したが、大きさが異なる半導体チップとカバーガラスを接合するようなものについても同様に適用し得るものである。すなわち、本発明は半導体チップとカバー板の大小関係については何ら限定しないものである。
また、上述した実施の形態では、本発明の半導体装置を固体撮像装置に適用した場合について説明したが、本発明はこれに限らず、固体撮像装置以外の半導体装置に適用することも可能である。
【0025】
以上のような、本発明の実施の形態では、以下のような効果を得ることが可能である。
まず、接着剤の塗布量、塗布位置の厳密な管理をすることなく、パッケージの外側に接着剤がはみ出すことを防止できる。これにより、パッケージの小型化を推進できる。
また、例えば接着剤のはみ出し量やはみ出し状態などは、材料の粘度などの特性や接着のための加圧時間などにも影響される条件であるため、これを厳格に制御する必要性を小さくできることは、材料の選定が容易となり、プロセス開発を簡素かつ容易にすることができる。特に、接着強度という本質的な観点を優先的して材料選定を行うことができるという利点があり、また、製造設備の面でも同様に、構造や制御の簡素化や低コスト化を図ることが可能である。
【0026】
また、はみ出し防止用凹部を設けることにより、接着面積が大きくなることから、接着強度を向上でき、パッケージの信頼性の向上することが可能となる。また、このような接着強度の向上により、上述した材料選定についてもさらに容易になる。
また、はみ出し防止用凹部を設けることにより、特に半導体チップ側のエッジ部の角度が緩和され、この部分に接着剤が貯留されることになるので、このエッジ部によるリード端子の損傷やショートを防止することが可能となる。
すなわち、上述のような半導体装置を配線基板等に実装する場合には、ボンディング装置によってリード端子の折り曲げと挿入等を連続作業で自動的に行うことがあるが、この折り曲げの際に、リード端子が半導体チップのエッジ部で損傷し、ショートする場合があった。
しかし、本実施の形態によるはみ出し防止用凹部を設け、ここに接着剤を貯留する構成により、リード端子を保護する構造を得ることができ、実装の信頼性を向上でき、歩留の向上を図ることが可能となる。
さらに、上述のようなはみ出し防止用凹部を設ける場合に、その形状や角度を工夫することにより、特に上述したカバーガラスの外周端面から入射する光が撮像素子の受光面に入射しないような構成とすることも可能であり、撮像素子への不正入射防止機能をもたせることが可能である。
【0027】
【発明の効果】
以上説明したように本発明の半導体装置によれば、半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設けたことから、接着剤のはみ出し量を適正に抑制でき、大きくはみ出した接着剤による美観の低下や特性状の悪影響を防止でき、また、この凹部に接着剤を貯留する構成により、リード端子を保 護することができ、さらに、接着剤の制御、管理、材料選定を容易化でき、かつ、接合強度を向上できる効果がある。
【0028】
また、本発明の製造方法によれば、半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設け、接着剤による半導体チップとカバー板の接着時に、余剰な接着剤を前記はみ出し防止用凹部に貯留させるようにしたことから、接着剤のはみ出し量を適正に抑制でき、大きくはみ出した接着剤による美観の低下や特性状の悪影響を防止でき、また、リード端子を保護することができ、さらに、接着剤の制御、管理、材料選定を容易化でき、かつ、接合強度を向上できる効果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態例による固体撮像装置のパッケージ構造を示す概略断面図である。
【図2】 図1に示す固体撮像装置における半導体チップおよびカバーガラスのはみ出し防止用凹部の形状を示す拡大部分断面図である。
【図3】 図1に示す固体撮像装置における半導体チップのはみ出し防止用凹部を示す概略斜視図である。
【図4】 図1に示す固体撮像装置における半導体チップをウェーハより分離する加工工程を示す拡大部分断面図である。
【図5】 図1に示す固体撮像装置の製造時に半導体チップとカバーガラスとの間の接着剤がはみ出す様子を示す拡大部分断面図である。
【図6】 本発明の第2の実施の形態例による固体撮像装置のパッケージ構造を示す概略断面図である。
【図7】 図1に示す固体撮像装置におけるはみ出し防止用凹部の変形例を示す半導体チップの概略平面図である。
【図8】 図1に示す固体撮像装置におけるはみ出し防止用凹部の他の変形例を示す半導体チップとカバーガラスの部分断面図である。
【図9】 図8に示す半導体チップのはみ出し防止用凹部を示す概略斜視図である。
【図10】 従来の固体撮像装置の一例を示す概略斜視図である。
【図11】 図10に示す固体撮像装置のパッケージ構造を示す断面図である。
【図12】 従来の固体撮像装置の他のパッケージ構造を示す断面図である。
【符号の説明】
110……半導体チップ、110A、112A……はみ出し防止用凹部、112……カバーガラス、114……TABテープ、114A……リード端子、114B……樹脂テープ、116……接着剤。

Claims (11)

  1. 半導体素子を形成した半導体チップと、前記半導体チップの上面を覆うカバー板とを接着剤を介して接合した半導体装置において、
    前記半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設け、
    前記半導体チップの外周部にリード端子が設けられ、
    前記接着剤が前記はみ出し防止用凹部に充填され、前記接着剤が前記リード端子の基端部を包囲する状態で半導体チップとカバー板との間に介在している、
    ことを特徴とする半導体装置。
  2. 前記半導体チップには固体撮像素子が形成され、前記カバー板は前記半導体チップにおける固体撮像素子の受光面を覆う透過性のカバー板であることを特徴とする請求項1記載の半導体装置。
  3. 前記はみ出し防止用凹部は、前記半導体チップまたはカバー板の外周端面に全周にわたって環状に形成されていることを特徴とする請求項1記載の半導体装置。
  4. 前記はみ出し防止用凹部は、前記半導体チップまたはカバー板の外周端面に部分的に形成されていることを特徴とする請求項1記載の半導体装置。
  5. 前記はみ出し防止用凹部は、前記半導体チップまたはカバー板の外周端面に間欠的に複数形成されていることを特徴とする請求項1記載の半導体装置。
  6. 前記はみ出し防止用凹部は、前記半導体チップまたはカバー板の外周端面をテーパ面状に形成したものであることを特徴とする請求項1記載の半導体装置。
  7. 前記はみ出し防止用凹部は、前記半導体チップまたはカバー板の外周端面を階段状に切り欠いた状態に形成したものであることを特徴とする請求項1記載の半導体装置。
  8. 半導体素子を形成した半導体チップと、前記半導体チップの上面を覆うカバー板とを接着剤を介して接合した半導体装置の製造方法において、
    前記半導体チップとカバー板の少なくともいずれか一方の外周端面に、半導体チップとカバー板の接着面側に向かって、半導体チップまたはカバー板の中央方向にへこんだ接着剤のはみ出し防止用凹部を設ける加工工程と、
    前記半導体チップにリード端子を接続する工程と、
    前記接着剤による半導体チップとカバー板の接着時に、余剰な接着剤を前記はみ出し防止用凹部に貯留させ、前記余剰な接着剤を前記リード端子の基端部を包囲する状態で半導体チップとカバー板との間に介在させる接着工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 前記半導体チップには固体撮像素子が形成され、前記カバー板は前記半導体チップにおける固体撮像素子の受光面を覆う透過性のカバー板であることを特徴とする請求項記載の半導体装置の製造方法。
  10. 前記加工工程は、前記半導体チップまたはカバー板を複数形成したウェーハをダイジング装置でハーフカットした後にフルカットを行うことにより半導体チップまたはカバー板をウェーハから分離する工程において、前記ダイジング装置のハーフカットで形成される溝を用いて前記はみ出し防止用凹部を形成することを特徴とする請求項記載の半導体装置の製造方法。
  11. 前記接着工程は、前記半導体チップまたはカバー板の接着面に半硬化状または液状の接着剤を塗布し、その後、半導体チップとカバー板とを重ね合わせた状態で前記半硬化状または液状の接着剤を硬化処理することにより、前記半導体チップとカバー板とを接着することを特徴とする請求項記載の半導体装置の製造方法。
JP2002110212A 2002-04-12 2002-04-12 半導体装置およびその製造方法 Expired - Fee Related JP4239466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002110212A JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110212A JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003303947A JP2003303947A (ja) 2003-10-24
JP4239466B2 true JP4239466B2 (ja) 2009-03-18

Family

ID=29393429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110212A Expired - Fee Related JP4239466B2 (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4239466B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497286B1 (ko) * 2003-02-21 2005-07-22 (주) 선양디엔티 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JP4839084B2 (ja) * 2003-12-18 2011-12-14 パナソニック株式会社 固体撮像装置
JP2006086672A (ja) * 2004-09-15 2006-03-30 Nidec Copal Corp 撮像モジュール
JP4582407B2 (ja) * 2005-02-04 2010-11-17 ソニー株式会社 撮像素子ユニット、レンズ鏡筒および撮像装置
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP2008028216A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 光電変換装置
JP5373262B2 (ja) * 2006-12-06 2013-12-18 株式会社デンソー 半導体基板のキャップ固着方法
JP5495647B2 (ja) * 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP6888114B2 (ja) * 2017-11-09 2021-06-16 Ngkエレクトロデバイス株式会社 蓋体および電子装置
JP6929210B2 (ja) * 2017-12-11 2021-09-01 株式会社ブリヂストン タイヤ

Also Published As

Publication number Publication date
JP2003303947A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
KR100461220B1 (ko) 반도체 장치 및 그의 제조방법
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
US7247509B2 (en) Method for manufacturing solid-state imaging devices
US7719097B2 (en) Semiconductor device having transparent member
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US7294907B2 (en) Solid-state imaging device and method for manufacturing the same
US20080079105A1 (en) Sensor-type package and fabrication method thereof
US9583455B2 (en) Semiconductor device
US7719585B2 (en) Solid-state imaging device
JP3838572B2 (ja) 固体撮像装置およびその製造方法
JP4239466B2 (ja) 半導体装置およびその製造方法
US20080272473A1 (en) Optical device and method of manufacturing the same
US20050037538A1 (en) Method for manufacturing solid-state imaging devices
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
WO2007069456A1 (ja) 半導体装置の製造方法
TWI324829B (en) Optical semiconductor package and method for manufacturing the same
EP2775513B1 (en) Photoreception device, and method for producing photoreception device
US7202469B2 (en) Solid-state imaging device with molded resin ribs and method of manufacturing
JP3358693B2 (ja) Ccd固体撮像素子パッケージ及びその封止方法
JP6889452B1 (ja) イメージセンサモジュール、及び、イメージセンサモジュールの製造方法
JP2005203439A (ja) 半導体装置
JP2001077248A (ja) 半導体装置およびその製造方法
JP2018182095A (ja) 半導体装置およびその製造方法
JP2005167070A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees