JP6888114B2 - 蓋体および電子装置 - Google Patents
蓋体および電子装置 Download PDFInfo
- Publication number
- JP6888114B2 JP6888114B2 JP2019552774A JP2019552774A JP6888114B2 JP 6888114 B2 JP6888114 B2 JP 6888114B2 JP 2019552774 A JP2019552774 A JP 2019552774A JP 2019552774 A JP2019552774 A JP 2019552774A JP 6888114 B2 JP6888114 B2 JP 6888114B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- flat portion
- notch
- lead frame
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012790 adhesive layer Substances 0.000 claims description 65
- 239000000853 adhesive Substances 0.000 description 48
- 230000001070 adhesive effect Effects 0.000 description 48
- 238000000034 method Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本実施の形態における電子装置100の構成を概略的に示す斜視図であり、この図においては、蓋体80および接着材層70Cの一部の図示を省略することによって、電子装置100の内部の構成が見やすくされている。図2は、図1の線II−IIに沿う概略断面図である。図3は、図2の領域IIIの拡大図である。図4は、図3の線IV−IVに沿う、概略的な部分断面図である。図5は、電子装置100が有する蓋体80の構成を概略的に示す斜視図であり、図1とは上下が反対である。図6は、図5の線VI−VIに沿う概略断面図であり、図5とは上下が逆になっている。図7は、図6の領域VIIの拡大図である。図8は、図5の線VIII−VIIIに沿う概略的な部分断面図であり、図5とは上下が逆になっている。
次に、前述した電子装置100を製造するために用いられる接着材付蓋体90について、以下に説明する。
図11〜図13のそれぞれは、電子装置100の製造方法の第1〜第3の工程を概略的に示す断面図である。
図14は、比較例の電子装置100Zの構成を示す部分断面図である。電子装置100Zの蓋体80Zは、平坦部のみからなる接合面82Zを有している。この場合、図13と同様の工程において接着材層70Cが、リードフレーム15の表面15t上において、接合面82Zから外側(図中、左側)に食み出やすくなる。その結果、図14においては、リードフレーム15の表面15tのうち、蓋体80Zの外周端から幅WWの部分が接着材層70Cに覆われている。この部分は外部との電気的接続のために用いることができない。よって、幅WWの存在を考慮して、より大きなリードフレーム15を設けることが必要となる。その結果、電子装置100Zのサイズが大きくなってしまう。
これに対して本実施の形態によれば、蓋体80の接合面82は、対向部分80e(図4)において平坦部82Aおよび切欠部82Bを有しており、この切欠部82Bは、平坦部82Aを含む仮想的な平面82V(図7)から奥まっている。これにより、図13の工程においてリードフレーム15と平坦部82Aとの間から流れ出た接着材を、リードフレーム15と切欠部82Bとの間の空間SR(図7)に保持することができる。よって、接着材層70Cがリードフレーム上において不必要に拡がることを抑制することができる。
対向部分80e(図8)における上記効果は、対向部分80eに平坦部82Aおよび切欠部82Bが存在することによって得られるものであり、非対向部分80iの構成は、上述した本実施の形態のものに限定されるわけではない。例えば、一の変形例として、平坦部82Pおよび切欠部82Qのそれぞれが、平坦部82Aおよび切欠部82Bに含まれる平面上に形成されてもよい。すなわち、平面レイアウトにおいて、内面81(図5)を完全に囲むように平坦部82Aが形成され、さらにそれを完全に囲むように平坦な切欠部82Bが形成されてもよい。これにより蓋体の形状が簡素化される。またこれにより、蓋体80の対向部分80e(図4)とリードフレーム15との重ね合わせ精度が求められなくなるので、蓋体80とリードフレーム15との位置合わせ誤差の許容範囲を大きくすることができる。この場合、対向部分80e(図8)にリードフレーム15のための凹部が設けられないことから、非対向部分80i上に比して対向部分80e上において半硬化接着材層70Tをより薄く形成することが望ましい。それにより、接着材の食み出しをより抑制することができる。他の変形例として、非対向部分80iにおいては接合面82が平坦な面のみで形成されてもよい。これにより蓋体の形状が簡素化される。
Al2O3原料粉末と有機溶媒との混合物が金型に流し込まれ、そしてプレス成形が行われた。これにより、蓋体80の形状を有する成形体が得られた。この成形体を焼成することによって、蓋体80が得られた。図7を参照して、切欠部82Bの深さDBは0.1mmとされ、接合面82の幅WCは0.7mmとされ、幅WAおよび幅WBの各々は幅WCの半分とされた。蓋体80上にエポキシ樹脂がスクリーン印刷によって形成され、それが半硬化状態とされた。これにより、接着材付蓋体90(図9)および接着材付蓋体90V(図15)の各々が得られた。これらを用いて電子装置100(図2)が作製された。得られた電子装置100のリードフレーム15上においては、蓋体外部への接着材層70Cの食み出しが観察されなかった。これに対して、比較例の蓋体80Z(図14)が用いられた場合、蓋体外部への接着材層70Cの食み出しが観察された。
上記記載と実質的に重複するが、本明細書は、以下の構成1〜3も開示している。
[構成1]
リードフレームを有するパッケージに接着材層を用いて接合されることになる蓋体であって、
前記パッケージに対向することになる内面と、
前記内面を囲み、前記接着材層によって前記パッケージに接合されることになる接合面と、
を備え、
前記接合面は、前記リードフレームに対向することになる部分において、平坦部と、前記平坦部によって前記内面から隔てられ、前記平坦部を含む仮想的な平面から奥まっている切欠部と、を有している、蓋体。
[構成2]
リードフレームを有するパッケージに接合されることになる接着材付蓋体であって、
前記パッケージに対向することになる内面と、前記内面を囲む接合面とを有する蓋体を備え、前記接合面は、前記リードフレームに対向することになる部分において、平坦部と、前記平坦部によって前記内面から隔てられ、前記平坦部を含む仮想的な平面から奥まっている切欠部と、を有しており、
少なくとも一部が前記蓋体の前記接合面の前記平坦部上に配置された半硬化接着材層を備える、接着材付蓋体。
[構成3]
実装面と、前記実装面を囲む枠部と、リードフレームと、を有するパッケージと、
前記パッケージの前記実装面上に実装され、前記パッケージの前記リードフレームに電気的に接続された電子部品と、
前記パッケージの前記実装面に対向する内面と、前記内面を囲む接合面と、を有する蓋体と、
を備え、前記接合面は、前記リードフレームに対向している部分において、平坦部と、前記平坦部によって前記内面から隔てられ、前記平坦部を含む仮想的な平面から奥まっている切欠部と、を有しており、
前記平坦部および前記切欠部を前記リードフレームに接合する接着材層を備える、電子装置。
9 配線部
10 パッケージ
13 基板
13m 実装面
14 枠体(枠部)
15 リードフレーム
70C 接着材層
70T 半硬化接着材層
80,80V,80W 蓋体
82A,82P 平坦部
80e 対向部分
80i 非対向部分
81 内面
82 接合面
82B,82Bo,82Bt,82Q 切欠部
82V 仮想的な平面
90,90V 接着材付蓋体
100 電子装置
Claims (7)
- リードフレームを有するパッケージに接着材層を用いて接合されることになる蓋体であって、
前記パッケージに対向することになる内面と、
前記内面を囲み、前記接着材層によって前記パッケージに接合されることになる接合面と、
を備え、
前記蓋体は、前記リードフレームに対向することになる対向部分を有しており、前記接合面は前記対向部分において、第1の平坦部と、前記第1の平坦部によって前記内面から隔てられ、前記第1の平坦部を含む仮想的な平面から奥まっている第1の切欠部と、を有しており、
前記蓋体は、前記リードフレームに対向することにならない非対向部分を有しており、前記接合面は前記非対向部分において、第2の平坦部と、前記第2の平坦部によって前記内面から隔てられ、前記第2の平坦部を含む仮想的な平面から奥まっている第2の切欠部と、を有しており、
前記第1の平坦部は、前記第2の平坦部を含む仮想的な平面から奥まっており、かつ、前記第1の切欠部は、前記第2の切欠部を含む仮想的な平面から奥まっている、蓋体。 - 前記第1の平坦部および前記第2の平坦部が前記内面を囲んでおり、前記第1の平坦部および前記第2の平坦部を前記第1の切欠部および前記第2の切欠部が囲んでいる、請求項1に記載の蓋体。
- 少なくとも一部が前記蓋体の前記接合面の前記第1の平坦部上に配置された半硬化接着材層をさらに備える、請求項1または2に記載の蓋体。
- 前記半硬化接着材層は、前記蓋体の前記接合面の前記第1の切欠部上に配置された部分を含む、請求項3に記載の蓋体。
- 前記半硬化接着材層の厚みは前記第1の平坦部上よりも前記第1の切欠部上において小さい、請求項4に記載の蓋体。
- 実装面と、前記実装面を囲む枠部と、リードフレームと、を有するパッケージと、
前記パッケージの前記実装面上に実装され、前記パッケージの前記リードフレームに電気的に接続された電子部品と、
前記パッケージの前記実装面に対向する内面と、前記内面を囲む接合面と、を有する蓋体と、
を備え、前記蓋体は、前記リードフレームに対向することになる対向部分を有しており、前記接合面は前記対向部分において、第1の平坦部と、前記第1の平坦部によって前記内面から隔てられ、前記第1の平坦部を含む仮想的な平面から奥まっている第1の切欠部と、を有しており、前記蓋体は、前記リードフレームに対向することにならない非対向部分を有しており、前記接合面は前記非対向部分において、第2の平坦部と、前記第2の平坦部によって前記内面から隔てられ、前記第2の平坦部を含む仮想的な平面から奥まっている第2の切欠部と、を有しており、前記第1の平坦部は、前記第2の平坦部を含む仮想的な平面から奥まっており、前記第1の切欠部は、前記第2の切欠部を含む仮想的な平面から奥まっており、
前記第1の平坦部および前記第1の切欠部を前記リードフレームに接合する接着材層を備える、電子装置。 - 前記対向部分において前記第1の切欠部が奥まっていることによって形成される空間の体積は、前記対向部分における前記接着材層の体積よりも大きい、請求項6に記載の電子装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216530 | 2017-11-09 | ||
JP2017216530 | 2017-11-09 | ||
PCT/JP2018/041004 WO2019093269A1 (ja) | 2017-11-09 | 2018-11-05 | 蓋体および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019093269A1 JPWO2019093269A1 (ja) | 2020-10-22 |
JP6888114B2 true JP6888114B2 (ja) | 2021-06-16 |
Family
ID=66437888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019552774A Active JP6888114B2 (ja) | 2017-11-09 | 2018-11-05 | 蓋体および電子装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6888114B2 (ja) |
WO (1) | WO2019093269A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200542A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPS63136652A (ja) * | 1986-11-28 | 1988-06-08 | Toshiba Corp | 半導体装置用パツケ−ジ |
JPH0341751A (ja) * | 1989-07-07 | 1991-02-22 | Nec Corp | 半導体装置用容器 |
JP2549478B2 (ja) * | 1991-10-31 | 1996-10-30 | 株式会社住友金属エレクトロデバイス | 半導体用パッケージおよびその製造方法 |
EP0673547A4 (en) * | 1992-12-09 | 1996-03-13 | Olin Corp | ELECTRONIC COMPONENT SEALED WITH ADHESIVE DISPENSER. |
US5455386A (en) * | 1994-01-14 | 1995-10-03 | Olin Corporation | Chamfered electronic package component |
JP4239466B2 (ja) * | 2002-04-12 | 2009-03-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP5231382B2 (ja) * | 2009-11-27 | 2013-07-10 | 新光電気工業株式会社 | 半導体装置 |
-
2018
- 2018-11-05 WO PCT/JP2018/041004 patent/WO2019093269A1/ja active Application Filing
- 2018-11-05 JP JP2019552774A patent/JP6888114B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019093269A1 (ja) | 2020-10-22 |
WO2019093269A1 (ja) | 2019-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI693003B (zh) | 系統級封裝、插置器及系統級封裝的組裝方法 | |
JP6496865B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP4948613B2 (ja) | 樹脂封止形電子制御装置、及びその製造方法 | |
KR20140113280A (ko) | 단차를 형성하는 몰딩재를 갖는 패키지 | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6888114B2 (ja) | 蓋体および電子装置 | |
TW201842597A (zh) | 基於模製技術的半導體封裝方法和半導體裝置、影像處理元件、攝像裝置及電子設備 | |
JP2008085742A (ja) | 水晶発振器およびその製造方法 | |
US8420450B2 (en) | Method of molding semiconductor package | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
CN205385603U (zh) | 一种mems麦克风 | |
JP6266350B2 (ja) | 電子部品およびその製造方法 | |
JP6610460B2 (ja) | 電子装置、及び、電子装置の製造方法 | |
TWI513390B (zh) | 電路板及其製造方法 | |
TWI732732B (zh) | 記憶卡結構及其製造方法 | |
JP2012231182A (ja) | 微細配線パッケージ | |
TWI824677B (zh) | 晶片封裝結構及其製造方法 | |
TWI550728B (zh) | 封裝結構及其製造方法 | |
CN104051386B (zh) | 具有模塑料形成的台阶的封装件 | |
JP4985821B2 (ja) | 多層セラミック基板 | |
JPH0730016A (ja) | 放熱板付き半導体装置及びその製造方法 | |
JP2015088519A (ja) | 半導体装置及びその製造方法 | |
CN117774197A (zh) | 封胶模具、显示模组和显示装置,及显示模组的封胶方法 | |
US8552544B2 (en) | Package structure | |
TW201414370A (zh) | 厚膜混合電路結構及製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200325 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6888114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |