JP2549478B2 - 半導体用パッケージおよびその製造方法 - Google Patents
半導体用パッケージおよびその製造方法Info
- Publication number
- JP2549478B2 JP2549478B2 JP3286289A JP28628991A JP2549478B2 JP 2549478 B2 JP2549478 B2 JP 2549478B2 JP 3286289 A JP3286289 A JP 3286289A JP 28628991 A JP28628991 A JP 28628991A JP 2549478 B2 JP2549478 B2 JP 2549478B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic substrate
- electrode
- cap
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、衛星通信、衛星放送
受信機に用いられる低雑音マイクロ波トランジスター等
に利用される半導体用パッケージおよびその製造方法に
関する。
受信機に用いられる低雑音マイクロ波トランジスター等
に利用される半導体用パッケージおよびその製造方法に
関する。
【０００２】
【従来の技術】従来、この種のパッケージとして、樹脂
封止パッケージが知られていた。樹脂封止パッケージ
は、内部電極と外部取り出しリードが一体となったリー
ドフレームに半導体素子が塔載される部分およびワイヤ
ボンド領域に金又は銀メッキを施こし、該メッキ部分に
半導体素子を塔載してワイヤボンドした後、トランスフ
ァーモールドにより全体を樹脂で包みこむ方式がとられ
ている。この方式は製造プロセスが簡単であり、製造は
容易であるが、利得、雑音等において高性能が得られな
い。
封止パッケージが知られていた。樹脂封止パッケージ
は、内部電極と外部取り出しリードが一体となったリー
ドフレームに半導体素子が塔載される部分およびワイヤ
ボンド領域に金又は銀メッキを施こし、該メッキ部分に
半導体素子を塔載してワイヤボンドした後、トランスフ
ァーモールドにより全体を樹脂で包みこむ方式がとられ
ている。この方式は製造プロセスが簡単であり、製造は
容易であるが、利得、雑音等において高性能が得られな
い。
【０００３】そこで、高利得、低雑音特性を確保するた
めに、セラミック同時焼結積層パッケージが利用されて
きた。このセラミック同時焼結積層パッケージについて
図面を用いて説明する。
めに、セラミック同時焼結積層パッケージが利用されて
きた。このセラミック同時焼結積層パッケージについて
図面を用いて説明する。
【０００４】図６に示すように、２枚の定尺グリーンシ
ート１，２によって、パッケージの上層部、下層部を形
成せしめる。これは長尺のグリーンシートに複数個分形
成せしめて、後に１個づつ分割できるようにするが、図
７以降の説明ではその中の１個分に着目して説明する。
下層部を形成するグリーンシート２の表面に図７に示す
ように、Ｗ又はＭｏペーストでスクリーン印刷によって
内部電極パターン３，４を形成し、又、裏面には図８に
示すように外部端子取付パターン５，５…を同様に印刷
によって形成する。相対する表面電極パターンと裏面リ
ード取付パターンを電気的に接続するためにスクリーン
印刷によってＷペースト２２を塗布する（図１２参
照）。上層部のグリーンシート１は、図９に示すよう
に、半導体素子を塔載するための空間を形成すべく、中
央部を金型で打抜いて打抜部６とする。そして表面部分
にＷメタライジングにより封止パターン７を印刷により
形成する。このように処理した２枚のグリーンシート
１，２を図１０に示すように熱圧着によって積層一体化
させる。そして、この積層基板を還元雰囲気中、約１５
００℃で焼結する。焼結基板Ｗ又はＭｏ電極パターン
３，４上にＮｉメッキを施した後、ダイヤモンドホイー
ル等により個別部分に切断分割する。
ート１，２によって、パッケージの上層部、下層部を形
成せしめる。これは長尺のグリーンシートに複数個分形
成せしめて、後に１個づつ分割できるようにするが、図
７以降の説明ではその中の１個分に着目して説明する。
下層部を形成するグリーンシート２の表面に図７に示す
ように、Ｗ又はＭｏペーストでスクリーン印刷によって
内部電極パターン３，４を形成し、又、裏面には図８に
示すように外部端子取付パターン５，５…を同様に印刷
によって形成する。相対する表面電極パターンと裏面リ
ード取付パターンを電気的に接続するためにスクリーン
印刷によってＷペースト２２を塗布する（図１２参
照）。上層部のグリーンシート１は、図９に示すよう
に、半導体素子を塔載するための空間を形成すべく、中
央部を金型で打抜いて打抜部６とする。そして表面部分
にＷメタライジングにより封止パターン７を印刷により
形成する。このように処理した２枚のグリーンシート
１，２を図１０に示すように熱圧着によって積層一体化
させる。そして、この積層基板を還元雰囲気中、約１５
００℃で焼結する。焼結基板Ｗ又はＭｏ電極パターン
３，４上にＮｉメッキを施した後、ダイヤモンドホイー
ル等により個別部分に切断分割する。
【０００５】図１１は金属板を打抜いてつくった外部リ
ード８パターン上に焼結基板を点線で示す位置に載置し
リードフレーム先端を位置合せし、還元雰囲気中、約８
００℃でＡｇ−Ｃｕロー付けする。図１２に示すように
外部リード８付けした積層基板の電極部およびリード有
効部にＮｉ，Ａｕメッキ９を施す。電極パターン３の所
定の場所に半導体素子１０を塔載し、Ａｕ−Ｓｉ又は半
田によって素子とベース電極とを接合し、又半導体素子
１０と電極パターン３とをワイヤボンド１１によって電
気的に接合した後、上層部の開放面をＡｕ−Ｓｎ又は半
田等の低温ロー材によってキャップ１２をもって封止す
る。なお、図１３はセラミックパッケージの底面図であ
る。
ード８パターン上に焼結基板を点線で示す位置に載置し
リードフレーム先端を位置合せし、還元雰囲気中、約８
００℃でＡｇ−Ｃｕロー付けする。図１２に示すように
外部リード８付けした積層基板の電極部およびリード有
効部にＮｉ，Ａｕメッキ９を施す。電極パターン３の所
定の場所に半導体素子１０を塔載し、Ａｕ−Ｓｉ又は半
田によって素子とベース電極とを接合し、又半導体素子
１０と電極パターン３とをワイヤボンド１１によって電
気的に接合した後、上層部の開放面をＡｕ−Ｓｎ又は半
田等の低温ロー材によってキャップ１２をもって封止す
る。なお、図１３はセラミックパッケージの底面図であ
る。
【０００６】
【発明が解決しようとする課題】従来のセラミック同時
焼結積層パッケージは上述のように製造プロセスが複雑
で、全体を樹脂で包みこむ方式のものに比べて高性能で
あるいはいうものの、コスト高となる欠点がある。しか
も、外部リードの取付けをロー付によって接合している
ことから、ロー材の量、形状の変動並びに電極形成をス
クリーン印刷で形成していることによる寸法変動によっ
て高周波電気特性がバラつく恐れがある。そこで、この
発明では、より高性能のセラミックパッケージを低コス
トで提供しようとするものである。
焼結積層パッケージは上述のように製造プロセスが複雑
で、全体を樹脂で包みこむ方式のものに比べて高性能で
あるいはいうものの、コスト高となる欠点がある。しか
も、外部リードの取付けをロー付によって接合している
ことから、ロー材の量、形状の変動並びに電極形成をス
クリーン印刷で形成していることによる寸法変動によっ
て高周波電気特性がバラつく恐れがある。そこで、この
発明では、より高性能のセラミックパッケージを低コス
トで提供しようとするものである。
【０００７】
【課題を解決すめための手段】この発明の第一は、表面
に電極取付凹部を有するセラミック基板と、該電極取付
凹部に予じめ成形して嵌合固着した外部リードと内部電
極を有し、該外部リードと内部電極に電気的に接続した
半導体素子と、該半導体素子を空間を有するようにセラ
ミック基板上に封止するセラミックキャップを備えたこ
とを特徴とする半導体用パッケージである。
に電極取付凹部を有するセラミック基板と、該電極取付
凹部に予じめ成形して嵌合固着した外部リードと内部電
極を有し、該外部リードと内部電極に電気的に接続した
半導体素子と、該半導体素子を空間を有するようにセラ
ミック基板上に封止するセラミックキャップを備えたこ
とを特徴とする半導体用パッケージである。
【０００８】すなわち、この発明はかかる構造をとった
ことにより電極とリードとがセラミック基板の上面に配
置されることとなる。
ことにより電極とリードとがセラミック基板の上面に配
置されることとなる。
【０００９】又、本発明の第二は、セラミック粉体を成
形、焼結することにより、表面に電極取付凹部を有する
セラミック基板およびセラミックキャップをそれぞれつ
くり、一方、金属板に外部リード部のみ又は、一対の外
部リード部間に内部電極を一体化したリードフレームを
形成し、該リードフレームを前記セラミック基板の電極
取付凹部に嵌合固定した後、半導体素子をこれに接続
し、ついで半導体素子の周囲に一定空間が生じるように
前記セラミックキャップをかぶせ、セラミックキャップ
とセラミック基板とを接合することを特徴とする半導体
用パッケージの製造方法である。
形、焼結することにより、表面に電極取付凹部を有する
セラミック基板およびセラミックキャップをそれぞれつ
くり、一方、金属板に外部リード部のみ又は、一対の外
部リード部間に内部電極を一体化したリードフレームを
形成し、該リードフレームを前記セラミック基板の電極
取付凹部に嵌合固定した後、半導体素子をこれに接続
し、ついで半導体素子の周囲に一定空間が生じるように
前記セラミックキャップをかぶせ、セラミックキャップ
とセラミック基板とを接合することを特徴とする半導体
用パッケージの製造方法である。
【００１０】セラミック基板並びにセラミックキャップ
は圧粉成形したのち焼結することによって製造する。
又、リードフレームは所定の金属板例えば厚さ０．１〜
０．１５ｍｍのＮｉ−ＦｅあるいはＣｕ系板に打抜き又
はエッチングによって一定間隔で連続的に形成し、これ
にセラミック基板並びに半導体素子を固定し、さらにセ
ラミックキャップを接合してパッケージを形成し、最終
的に切断して製品とする。又、リードフレームにおいて
外部リード部と内部電極とを同一材質で形成する場合
は、一対の外部リード部間に内部電極を一体化して設け
ておけばよく、又、内部電極を外部リードと異種の材料
にする必要がある場合には、セラミック基板に外部リー
ドのみを嵌合固定するようにしてもよい。
は圧粉成形したのち焼結することによって製造する。
又、リードフレームは所定の金属板例えば厚さ０．１〜
０．１５ｍｍのＮｉ−ＦｅあるいはＣｕ系板に打抜き又
はエッチングによって一定間隔で連続的に形成し、これ
にセラミック基板並びに半導体素子を固定し、さらにセ
ラミックキャップを接合してパッケージを形成し、最終
的に切断して製品とする。又、リードフレームにおいて
外部リード部と内部電極とを同一材質で形成する場合
は、一対の外部リード部間に内部電極を一体化して設け
ておけばよく、又、内部電極を外部リードと異種の材料
にする必要がある場合には、セラミック基板に外部リー
ドのみを嵌合固定するようにしてもよい。
【００１１】
【実施例】実施例を図面に基づいて説明する。
【００１２】図１はこの発明の半導体用パッケージの一
例の断面図で、１３はセラミック基板、１４はセラミッ
ク基板１３に樹脂接合剤１５をもって接合したセラミッ
クキャップである。セラミック基板１３の表面、セラミ
ックキャップ１４側には外部リード１６と内部電極１７
が、凹部に嵌合固定されている。内部電極１７には半導
体素子１０が塔載され、ワイヤボンド１１をもって外部
リード１６と内部電極１７とを電気的に接合している。
半導体素子１０はセラミックキャップ１４内に空間を有
するように塔載されている。
例の断面図で、１３はセラミック基板、１４はセラミッ
ク基板１３に樹脂接合剤１５をもって接合したセラミッ
クキャップである。セラミック基板１３の表面、セラミ
ックキャップ１４側には外部リード１６と内部電極１７
が、凹部に嵌合固定されている。内部電極１７には半導
体素子１０が塔載され、ワイヤボンド１１をもって外部
リード１６と内部電極１７とを電気的に接合している。
半導体素子１０はセラミックキャップ１４内に空間を有
するように塔載されている。
【００１３】つぎにこの半導体パッケージの製造法につ
いて述べる。
いて述べる。
【００１４】図２はセラミック基板１３の斜視図で、表
面には内部電極と外部リードとを一体に嵌合する凹部１
８と凹部１９とが形成してある。図３はセラミックキャ
ップ１４の上下反転した斜視図である。これらいずれも
セラミック粉体を加圧成形後焼結して製造する。図４は
所定の金属板に一定間隔をもって形成した導電パターン
である。１つの導電パターンは４つの外部リード８を有
し、その中、一対の外部リード８には内部電極１７が一
体に形成してある。外部リード８と内部電極１７の有効
領域にはＡｕ又はＡｇメッキを施す。この１つ１つの導
電パターンの下面で、図４の点線で囲んだ円の位置にセ
ラミック基板１３を当て、外部リード８と内部電極１７
とを凹陷部１８に、又、先端がフリーの外部リード８を
凹部１９に嵌合固着する。固着はリードフレームの裏面
に熱硬化性エポキシ樹脂をスクリーン印刷によって５０
〜１００μｍの厚さにコートし、オーブン中で８０〜１
００℃に加熱して樹脂を半硬化状態にし、その樹脂面を
凹部１８，１９側にしてリードフレームをセラミック基
板１３の凹部に入れ、荷重を１〜１０ｇかけ、熱板上で
８５〜１００℃で２〜１０秒加熱し、セラミック基板と
導電パターンを接着する。その後、オーブン中で１６０
℃，９０分加熱し、樹脂を完全に硬化させる。
面には内部電極と外部リードとを一体に嵌合する凹部１
８と凹部１９とが形成してある。図３はセラミックキャ
ップ１４の上下反転した斜視図である。これらいずれも
セラミック粉体を加圧成形後焼結して製造する。図４は
所定の金属板に一定間隔をもって形成した導電パターン
である。１つの導電パターンは４つの外部リード８を有
し、その中、一対の外部リード８には内部電極１７が一
体に形成してある。外部リード８と内部電極１７の有効
領域にはＡｕ又はＡｇメッキを施す。この１つ１つの導
電パターンの下面で、図４の点線で囲んだ円の位置にセ
ラミック基板１３を当て、外部リード８と内部電極１７
とを凹陷部１８に、又、先端がフリーの外部リード８を
凹部１９に嵌合固着する。固着はリードフレームの裏面
に熱硬化性エポキシ樹脂をスクリーン印刷によって５０
〜１００μｍの厚さにコートし、オーブン中で８０〜１
００℃に加熱して樹脂を半硬化状態にし、その樹脂面を
凹部１８，１９側にしてリードフレームをセラミック基
板１３の凹部に入れ、荷重を１〜１０ｇかけ、熱板上で
８５〜１００℃で２〜１０秒加熱し、セラミック基板と
導電パターンを接着する。その後、オーブン中で１６０
℃，９０分加熱し、樹脂を完全に硬化させる。
【００１５】ついで図５の（イ）部に示すように、内部
電極上にＡｕ−Ｓｉ合金又は半田２０を用いて半導体素
子１０を接合し、外部リードと半導体素子間をワイヤボ
ンド１１で電気的に接合する。
電極上にＡｕ−Ｓｉ合金又は半田２０を用いて半導体素
子１０を接合し、外部リードと半導体素子間をワイヤボ
ンド１１で電気的に接合する。
【００１６】一方セラミックキャップ１４の封止部に熱
硬化性エポキシ樹脂よりなる樹脂接合剤１５を５０〜１
００μｍの厚さにコートし、８０〜１００℃に加熱して
樹脂を半硬化状態にしておく。ついで、図５の（ロ）に
示すように、例えば組立後のセラミック基板１３の外周
とセラミックキャップ１４の外周の面合せができる治具
に挿入し、熱板上で８５〜１００℃に加熱し、セラミッ
ク基板１３とセラミックキャップ１４とを接着する。つ
いで図５の（ハ）に示すようにオーブン中で１６０℃×
９０分加熱し、樹脂を完全に硬化させ一体化させる。
硬化性エポキシ樹脂よりなる樹脂接合剤１５を５０〜１
００μｍの厚さにコートし、８０〜１００℃に加熱して
樹脂を半硬化状態にしておく。ついで、図５の（ロ）に
示すように、例えば組立後のセラミック基板１３の外周
とセラミックキャップ１４の外周の面合せができる治具
に挿入し、熱板上で８５〜１００℃に加熱し、セラミッ
ク基板１３とセラミックキャップ１４とを接着する。つ
いで図５の（ハ）に示すようにオーブン中で１６０℃×
９０分加熱し、樹脂を完全に硬化させ一体化させる。
【００１７】なお、セラミックと電極の接着強度を増す
ために、接合面にディンプル又はスルーホールを形成
し、接着面積をふやすことも有効である。
ために、接合面にディンプル又はスルーホールを形成
し、接着面積をふやすことも有効である。
【００１８】又、内部電極と外部リードとを異種金属で
つくる場合は、セラミック基板に外部リードの先端を嵌
合固着する凹部を設けたものを用い、かかるセラミック
基板に外部リードを接合し、一対の外部リード間に内部
電極をさしわたし固定してもよい。
つくる場合は、セラミック基板に外部リードの先端を嵌
合固着する凹部を設けたものを用い、かかるセラミック
基板に外部リードを接合し、一対の外部リード間に内部
電極をさしわたし固定してもよい。
【００１９】
【発明の効果】この発明の半導体用パッケージは、構造
が簡単であるにもかかわらず、内部電極と外部リードと
が同一面で結合している上に、各電極寸法をコントロー
ルしやすいため、高周波領域において雑音指数を低くで
きる。又、製造法としては、従来の製法に比べて工数が
大幅に削減され、製造が容易となるにも拘らず、得られ
る製品は高性能のものとなる。
が簡単であるにもかかわらず、内部電極と外部リードと
が同一面で結合している上に、各電極寸法をコントロー
ルしやすいため、高周波領域において雑音指数を低くで
きる。又、製造法としては、従来の製法に比べて工数が
大幅に削減され、製造が容易となるにも拘らず、得られ
る製品は高性能のものとなる。
【図１】この発明の実施例の断面図である。
【図２】この発明の実施例に用いられるセラミック基板
の斜視図である。
の斜視図である。
【図３】この発明の実施例に用いられるセラミックキャ
ップの斜視図である。
ップの斜視図である。
【図４】この発明の実施例に用いられる導電パターンの
平面図である。
平面図である。
【図５】この発明の製造工程の説明図である。
【図６】従来のパッケージの製法の説明図である。
【図７】従来のセラミック基板下層部の表面の導電パタ
ーンを示す。
ーンを示す。
【図８】従来のセラミック基板下層部の裏面の導電パタ
ーンを示す。
ーンを示す。
【図９】従来のセラミック基板の上層部の断面図であ
る。
る。
【図１０】従来のセラミック基板の上層部と下層部を接
合した状態の説明図である。
合した状態の説明図である。
【図１１】従来のリードフレームの平面図である。
【図１２】従来のセラミックパッケージの一部断面正面
図である。
図である。
【図１３】従来のセラミックパッケージの底面図であ
る。
る。
１，２ グリーンシート ３，４ 電極パターン ５ 外部端子取付パターン ６ 打抜部 ７ 封止パターン ８ 外部リード ９ Ｎｉ，Ａｕメッキ １０ 半導体素子 １１ ワイヤボンド １２ キャップ １３ セラミック基板 １４ セラミックキャップ １５ 樹脂接合剤 １６ 金属リード １７ 内部電極 １８，１９ 凹部 ２０ Ａｕ，Ｓｉ合金又は半田 ２１ セラミック基板 ２２ Ｗペースト
Claims (2)
- 【請求項１】 表面に電極取付凹部を有するセラミック
基板と、該電極取付凹部に予じめ成形した嵌合固着した
外部リードと内部電極を有し、該外部リードと内部電極
に電気的に接続した半導体素子と、該半導体素子を空間
を有するようにセラミック基板上に封止するセラミック
キャップを備えたことを特徴とする半導体用パッケー
ジ。 - 【請求項２】 セラミック粉体を成形、焼結することに
より表面に電極取付凹部を有するセラミック基板および
セラミックキャップをそれぞれつくり、一方、金属板
に、外部リード部のみ又は一対の外部リード部間に内部
電極を一体化したリードフレームを形成し、該リードフ
レームを前記セラミック基板の電極取付凹部に嵌合固定
したのち、半導体素子をこれに接続し、ついで、半導体
素子の周囲に一定空間が生じるように前記セラミックキ
ャップをかぶせ、セラミックキャップとセラミック基板
とを接合することを特徴とする半導体用パッケージの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286289A JP2549478B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体用パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286289A JP2549478B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体用パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621256A JPH0621256A (ja) | 1994-01-28 |
| JP2549478B2 true JP2549478B2 (ja) | 1996-10-30 |
Family
ID=17702455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286289A Expired - Lifetime JP2549478B2 (ja) | 1991-10-31 | 1991-10-31 | 半導体用パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549478B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2005297812C1 (en) | 2004-10-29 | 2011-11-17 | Dainippon Ink And Chemicals, Inc. | Active energy ray-curable ink-jet printing ink |
| EP2053095B2 (en) | 2007-09-28 | 2017-02-22 | FUJIFILM Corporation | Ink composition and inkjet recording method using the same |
| US20160264795A1 (en) | 2015-03-13 | 2016-09-15 | Tsuyoshi Asami | Active-energy-ray-curable composition, active-energy-ray-curable ink, composition stored container, apparatus and method for forming two-dimensional or three-dimensional image, two-dimensional or three-dimensional image, structure, and processed product |
| JP6888114B2 (ja) * | 2017-11-09 | 2021-06-16 | Ｎｇｋエレクトロデバイス株式会社 | 蓋体および電子装置 |
| JP6929210B2 (ja) * | 2017-12-11 | 2021-09-01 | 株式会社ブリヂストン | タイヤ |
| CN108417552A (zh) * | 2018-02-05 | 2018-08-17 | 安徽双威微电子有限公司 | 一种微型插件超大功率器件 |
-
1991
- 1991-10-31 JP JP3286289A patent/JP2549478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621256A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JP2549478B2 (ja) | 半導体用パッケージおよびその製造方法 | |
| US20220115353A1 (en) | Semiconductor device | |
| US7098081B2 (en) | Semiconductor device and method of manufacturing the device | |
| JP3602888B2 (ja) | 半導体装置 | |
| JP3650596B2 (ja) | 半導体装置の製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001068486A (ja) | 半導体装置及びその製造方法 | |
| JP7460051B2 (ja) | 半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3470852B2 (ja) | 配線基板とその製造方法 | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP2822989B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2646694B2 (ja) | リードフレーム | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP2770664B2 (ja) | 半導体装置及びその製造方法 | |
| JP3434918B2 (ja) | 半導体装置 |