JP6610460B2 - 電子装置、及び、電子装置の製造方法 - Google Patents
電子装置、及び、電子装置の製造方法 Download PDFInfo
- Publication number
- JP6610460B2 JP6610460B2 JP2016146417A JP2016146417A JP6610460B2 JP 6610460 B2 JP6610460 B2 JP 6610460B2 JP 2016146417 A JP2016146417 A JP 2016146417A JP 2016146417 A JP2016146417 A JP 2016146417A JP 6610460 B2 JP6610460 B2 JP 6610460B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- cavity
- electronic device
- side sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 214
- 238000007789 sealing Methods 0.000 claims description 163
- 229920005989 resin Polymers 0.000 claims description 94
- 239000011347 resin Substances 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 67
- 239000000470 constituent Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 50
- 238000000465 moulding Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 description 19
- 238000002360 preparation method Methods 0.000 description 12
- 230000001174 ascending effect Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000005484 gravity Effects 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000003550 marker Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
基板(10)と、基板の表面(10a)及び裏面(10b)に実装された複数の電子部品(30)と、電子部品を封止するモールド樹脂(40)と、を備える電子装置の製造方法であって、
表面から裏面にわたって貫通する複数の貫通穴(12)が形成され、且つ、表面及び裏面に電子部品が実装された基板を準備すること、
裏面のうちのモールド樹脂が形成される裏側封止領域(10e)に対して第1金型(202)のキャビティ(220)が対向するように、第1金型及び基板を互いに接触させて固定し、且つ、表面のうちのモールド樹脂が形成される表側封止領域(10c)に対して第2金型(204,206)のキャビティ(222)が対向するように、第2金型及び基板を互いに接触させて固定すること、及び、
第2金型のキャビティ内に配置されたモールド樹脂の構成材料(40a)を貫通穴から第1金型のキャビティへ流すことで、第1金型及び第2金型の両方のキャビティ内に構成材料を配置して、モールド樹脂を成形することを備え、
基板を準備するにあたり、複数の貫通穴の表面側における開口端(12a)が、表側封止領域の中心(OA)に対して表面に沿う一方向における両側に位置する基板を用い、
基板及び第1金型を固定するにあたり、キャビティの底面(220a)から突出する突出部(212)が形成された第1金型を用い、基板の厚さ方向の投影視において、複数の貫通穴の裏面側における開口端(12b)によって突出部が囲まれるように、基板及び第1金型を配置する。
先ず、図1及び図2に基づき、電子装置100の概略構成について説明する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第1実施形態に示した電子装置100と共通する部分については、第1実施形態の説明を参照する。
本実施形態において、第9実施形態に示した電子装置100と共通する部分については、第9実施形態の説明を参照する。
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
Claims (9)
- 基板(10)と、前記基板の表面(10a)及び裏面(10b)に実装された複数の電子部品(30)と、前記電子部品を封止するモールド樹脂(40)と、を備える電子装置の製造方法であって、
前記表面から前記裏面にわたって貫通する複数の貫通穴(12)が形成され、且つ、前記表面及び前記裏面に前記電子部品が実装された前記基板を準備すること、
前記裏面のうちの前記モールド樹脂が形成される裏側封止領域(10e)に対して第1金型(202)のキャビティ(220)が対向するように、前記第1金型及び前記基板を互いに接触させて固定し、且つ、前記表面のうちの前記モールド樹脂が形成される表側封止領域(10c)に対して第2金型(204,206)のキャビティ(222)が対向するように、前記第2金型及び前記基板を互いに接触させて固定すること、及び、
前記第2金型の前記キャビティ内に配置された前記モールド樹脂の構成材料(40a)を前記貫通穴から前記第1金型の前記キャビティへ流すことで、前記第1金型及び前記第2金型の両方の前記キャビティ内に前記構成材料を配置して、前記モールド樹脂を成形することを備え、
前記基板を準備するにあたり、複数の前記貫通穴の前記表面側における開口端(12a)が、前記表側封止領域の中心(OA)に対して前記表面に沿う一方向における両側に位置する前記基板を用い、
前記基板及び前記第1金型を固定するにあたり、前記キャビティの底面(220a)から突出する突出部(212)が形成された前記第1金型を用い、前記基板の厚さ方向の投影視において、複数の前記貫通穴の前記裏面側における開口端(12b)によって前記突出部が囲まれるように、前記基板及び前記第1金型を配置する電子装置の製造方法。 - 前記基板を準備するにあたり、複数の前記貫通穴の前記表面側における前記開口端によって前記中心が挟まれている前記基板を用いる請求項1に記載の電子装置の製造方法。
- 前記基板を準備するにあたり、前記貫通穴の前記表面側における前記開口端と、前記中心と、の離間距離が、複数の前記貫通穴同士で同じ長さとされている前記基板を用いる請求項1又は2に記載の電子装置の製造方法。
- 前記基板を準備するにあたり、前記表側封止領域に対する前記貫通穴の開口率が0.05%以上の前記基板を用いる請求項1〜3のいずれか1項に記載の電子装置の製造方法。
- 前記モールド樹脂を成形するにあたり、前記基板の厚さ方向において前記表面側の前記モールド樹脂の高さを前記裏面側の前記モールド樹脂よりも高くする請求項1〜4のいずれか1項に記載の電子装置の製造方法。
- 前記基板及び前記第1金型を固定するにあたり、前記第1金型の前記キャビティの側面(220b)が、前記基板の厚さ方向において前記基板から遠ざかるほど、前記厚さ方向と直交する平面において前記キャビティの中心に近づくように傾斜する前記第1金型を用いる請求項1〜5のいずれか1項に記載の電子装置の製造方法。
- 前記基板、前記第1金型、及び、前記第2金型を固定するにあたり、前記基板の厚さ方向の投影視において、前記表面における前記第1金型との接触箇所と、前記裏面における前記第2金型との接触箇所と、を互いに一致させる請求項1〜6のいずれか1項に記載の電子装置の製造方法。
- 前記基板及び前記第2金型を固定するにあたり、前記第2金型の前記キャビティの側面(222b)における少なくとも一部が、前記基板の厚さ方向に沿う平面とされた前記第2金型を用いる請求項1〜7のいずれか1項に記載の電子装置の製造方法。
- 前記基板及び前記第2金型を固定するにあたり、内壁面が前記キャビティの側面(222b)をなす筒状のクランプ型(204)と、前記キャビティの底面(222a)をなし、前記クランプ型が囲む空間を前記内壁面に沿って移動可能な可動型(206)と、を有する前記第2金型を用いて、前記クランプ型及び前記第2金型によって形成される前記キャビティ内に前記構成材料を配置し、前記クランプ型の開口をなす一端(204a)を前記表面に押し当て、
前記モールド樹脂を成形するにあたり、前記可動型を前記表面側に移動させることで、前記第2金型の前記キャビティ内の前記構成材料を前記貫通穴から前記第1金型の前記キャビティへ流す請求項1〜8のいずれか1項に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146417A JP6610460B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置、及び、電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146417A JP6610460B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置、及び、電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018890A JP2018018890A (ja) | 2018-02-01 |
JP6610460B2 true JP6610460B2 (ja) | 2019-11-27 |
Family
ID=61082013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016146417A Active JP6610460B2 (ja) | 2016-07-26 | 2016-07-26 | 電子装置、及び、電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6610460B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988232B2 (ja) * | 1993-12-22 | 1999-12-13 | トヨタ自動車株式会社 | 電子回路装置及びその製造方法 |
JP3424344B2 (ja) * | 1994-09-01 | 2003-07-07 | ヤマハ株式会社 | 半導体装置 |
JP4070055B2 (ja) * | 1999-06-14 | 2008-04-02 | 大日本印刷株式会社 | 半導体装置及び半導体装置用部材 |
JP5468574B2 (ja) * | 2011-06-29 | 2014-04-09 | Towa株式会社 | 電子部品の樹脂封止成形方法及び装置 |
JP6098467B2 (ja) * | 2013-10-08 | 2017-03-22 | 株式会社デンソー | 電子装置の製造方法 |
-
2016
- 2016-07-26 JP JP2016146417A patent/JP6610460B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018018890A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6520845B2 (ja) | 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造 | |
US8472197B2 (en) | Resin-sealed electronic control device and method of fabricating the same | |
CN101499445B (zh) | 半导体器件及其制造方法 | |
JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
KR950025961A (ko) | 반도체장치 및 그 제조방법 | |
JP2010515242A (ja) | 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ | |
KR950002544A (ko) | 다층금속프린트기판과 몰드모듈 | |
JP7236269B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
KR101548799B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2011243801A (ja) | 半導体パッケージの製造装置及び製造方法 | |
JPS62293749A (ja) | 半導体装置の3次元的実装構造およびその製造方法 | |
JP6610460B2 (ja) | 電子装置、及び、電子装置の製造方法 | |
US20050106786A1 (en) | Method of manufacturing a semiconductor device | |
KR101893837B1 (ko) | 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법 | |
JP6365360B2 (ja) | 電子装置及びその製造方法 | |
JP6668973B2 (ja) | 電子装置、及び、電子装置の製造方法 | |
JP2014236114A (ja) | モールドパッケージおよびその製造方法 | |
JP5879866B2 (ja) | 中空封止構造の製造方法 | |
JP2014093451A (ja) | モールドパッケージの製造方法 | |
JP6370379B2 (ja) | 半導体装置、該半導体装置の製造方法及び該半導体装置を用いたセンサ | |
JP6266888B2 (ja) | ダミーフレーム、凸部部材、ダミーフレームの作製方法、樹脂流動性評価方法、樹脂モールド方法、及びモールド金型の製造方法 | |
JP6888114B2 (ja) | 蓋体および電子装置 | |
TWI732732B (zh) | 記憶卡結構及其製造方法 | |
JP2018006654A (ja) | 電子装置 | |
JP2017204536A (ja) | 電子装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191014 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6610460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |