JPS62293749A - 半導体装置の３次元的実装構造およびその製造方法 - Google Patents
半導体装置の３次元的実装構造およびその製造方法Info
- Publication number
- JPS62293749A JPS62293749A JP13625486A JP13625486A JPS62293749A JP S62293749 A JPS62293749 A JP S62293749A JP 13625486 A JP13625486 A JP 13625486A JP 13625486 A JP13625486 A JP 13625486A JP S62293749 A JPS62293749 A JP S62293749A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- semiconductor device
- chip
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 238000001746 injection moulding Methods 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 238000001816 cooling Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000002657 fibrous material Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、安価な材料の使用で実現し得る高密度、高機
能電子デバイスを実現するための半導体装置の３次元的
実装技術に関するものである。
能電子デバイスを実現するための半導体装置の３次元的
実装技術に関するものである。
［従来の技術］
従来、ＩＣチップなどの半導体装置チップを配線板に直
接立てて、これらの間を配線接続する構造において、Ｉ
Ｃチップを３次元的に配列し、それらの位置決めを行う
場合、特開昭６１−２０３５６号にみられるように、精
密加工を施した枠組みを利用し、これを最終的に完成さ
せる３次元実装デバイスを組み込んでいたため、完成品
が高価にならざるを得なかった。
接立てて、これらの間を配線接続する構造において、Ｉ
Ｃチップを３次元的に配列し、それらの位置決めを行う
場合、特開昭６１−２０３５６号にみられるように、精
密加工を施した枠組みを利用し、これを最終的に完成さ
せる３次元実装デバイスを組み込んでいたため、完成品
が高価にならざるを得なかった。
［発明が解決しようとする問題点コ
木発明の目的は、従来技術の欠点である精密加工部品を
最終完成デバイスに組込まない構成にすることによって
、高価格化を解決し、信頼性が高く、安価な半導体装置
の３次元実装構造を提供すシことにある。
最終完成デバイスに組込まない構成にすることによって
、高価格化を解決し、信頼性が高く、安価な半導体装置
の３次元実装構造を提供すシことにある。
［問題点を解決するための手段コ
このような目的を達成するために、本発明の半導体装置
の３次元的実装構造は、複数の半導体装置チップあるい
は半導体装置チップ搭載体を配線板に立てて配線接続す
る実装構造において、複数の半導体装置チップあるいは
半導体装置チップ搭載体と配線板が樹脂によってモール
ドされていることを特徴とする。
の３次元的実装構造は、複数の半導体装置チップあるい
は半導体装置チップ搭載体を配線板に立てて配線接続す
る実装構造において、複数の半導体装置チップあるいは
半導体装置チップ搭載体と配線板が樹脂によってモール
ドされていることを特徴とする。
また本発明の半導体装置の３次元的実装構造の製造方法
は、複数の半導体装置チップあるいは半導体装置チップ
搭載体を回路形成面を積み重ねる方向に整列させる工程
、複数の半導体装置チップあるいは半導体装置チップ塔
瞭体と配線板とを電気接続する工程、および複数の半導
体装置デツプあるいは半導体装置チップ搭載体と配線板
を樹脂モールドする工程を含むことを特徴とする。
は、複数の半導体装置チップあるいは半導体装置チップ
搭載体を回路形成面を積み重ねる方向に整列させる工程
、複数の半導体装置チップあるいは半導体装置チップ塔
瞭体と配線板とを電気接続する工程、および複数の半導
体装置デツプあるいは半導体装置チップ搭載体と配線板
を樹脂モールドする工程を含むことを特徴とする。
［作 用コ
本発明は、半導体装置チップの３次元的な配線のための
精密加工を施した枠組みを最終的に完成させるデバイス
に組み込まず、単なる冶具として用い、最終的には樹脂
モールドによって半導体装置の３次元実装を行うのて、
最終的に完成させるデバイスに高価な精密加工部品が組
込まれないため、全体を安価に作製することができる。
精密加工を施した枠組みを最終的に完成させるデバイス
に組み込まず、単なる冶具として用い、最終的には樹脂
モールドによって半導体装置の３次元実装を行うのて、
最終的に完成させるデバイスに高価な精密加工部品が組
込まれないため、全体を安価に作製することができる。
［実施例コ
以下に図面を参照して本発明の詳細な説明する。本発明
はＩＣチップ、 ＬＳＩチップなどの半導体装置チップ
および半導体装置チップ搭載体に適用可能であるが、以
下の実施例においては、ＩＣチップを例として説明する
。
はＩＣチップ、 ＬＳＩチップなどの半導体装置チップ
および半導体装置チップ搭載体に適用可能であるが、以
下の実施例においては、ＩＣチップを例として説明する
。
実施例１
第１図に本発明の第１の実施例の断面図を示す。図にお
いて、１は配線板、２はＩＣチップ、３はＩＣデツプ上
のハンダバンブ、４は配線板上のハンダバンブである。
いて、１は配線板、２はＩＣチップ、３はＩＣデツプ上
のハンダバンブ、４は配線板上のハンダバンブである。
５は配線板１上に配設された配線、６は外部接続用端子
である。複数のＩＣチップと配線板とがモールド部７に
よって一体化されている。
である。複数のＩＣチップと配線板とがモールド部７に
よって一体化されている。
第２図は第１図に示した実装構造の組立を説明する図て
、９はＩＣチップ２を整列させるための櫛状治具である
。櫛状冶具９には第３図（Ａ） 、 ＣＢ） 。
、９はＩＣチップ２を整列させるための櫛状治具である
。櫛状冶具９には第３図（Ａ） 、 ＣＢ） 。
（Ｃ） に拡大図示するように溝１０が設けられてい
る。治具９は剛体に近いステンレス鋼等の材料で精密機
械加工によって作製される。
る。治具９は剛体に近いステンレス鋼等の材料で精密機
械加工によって作製される。
第２図にもどり、先ず、ＩＣチップの両端部を櫛状治具
９の溝部分１０にはさみ、整列させる。なお、櫛状冶具
９ではさまない側のチップ端部は、図示しない平面板に
押し付けることで揃えることが可能である。
９の溝部分１０にはさみ、整列させる。なお、櫛状冶具
９ではさまない側のチップ端部は、図示しない平面板に
押し付けることで揃えることが可能である。
次に、配線板１を両面からＩＣチップ２に近付け、ハン
ダバンブ３を有する側のＩＣチップ端部を配線板１の溝
部ＩＡに挿入し、加熱を行い、配線板上のハンダバンブ
４とＩＣチップ上のハンダバンブ３とを融着し接合させ
る。
ダバンブ３を有する側のＩＣチップ端部を配線板１の溝
部ＩＡに挿入し、加熱を行い、配線板上のハンダバンブ
４とＩＣチップ上のハンダバンブ３とを融着し接合させ
る。
ＩＣチップの外寸と溝部ｌ＾との機械的な合せて充分で
ある。しかし、バタンか細かい場合は、ハーフミラ−法
を用いるのがよい。
ある。しかし、バタンか細かい場合は、ハーフミラ−法
を用いるのがよい。
第４図は、第２図にて示したＩＣチップと配線板の接続
部の断面拡大図である。
部の断面拡大図である。
第２図の工程に経いて、先ず、櫛状治具９をとりはずし
た後、外部接続用端子６を有する１枚の配線板の端部を
除いた全体、すなわち全ＩＣチップと配線板を含むよう
な型にこれらを入れる。次に、通常のプラスチックモー
ルド工程で行われているように、加熱流動化したエポキ
シ樹脂等の高分子材料を型の中に流し込み、冷却するこ
とによる射出成形工程を行うことによって第１図に示し
たような構造を得る。
た後、外部接続用端子６を有する１枚の配線板の端部を
除いた全体、すなわち全ＩＣチップと配線板を含むよう
な型にこれらを入れる。次に、通常のプラスチックモー
ルド工程で行われているように、加熱流動化したエポキ
シ樹脂等の高分子材料を型の中に流し込み、冷却するこ
とによる射出成形工程を行うことによって第１図に示し
たような構造を得る。
このような工程を行えば、ＩＣチップの整列位置出しに
用いた精密加工を要する高価な櫛状治具は再利用可能で
あるため、全体を安価に作ることができる。
用いた精密加工を要する高価な櫛状治具は再利用可能で
あるため、全体を安価に作ることができる。
以上は、配線チップを２枚用いた例を示したが、配線チ
ップの数は１枚でも同一の工程で製作できる。
ップの数は１枚でも同一の工程で製作できる。
また第２図の工程と続いて行う櫛状冶具９をはずず工程
の後、さらに別の配線板１′をＩＣチップ２へ配線接続
を行うことにより、第５図にその正面図を示すように最
高４枚までの配線板接続が可能である。なお、このとき
配線板間の配、腺はＩＣチップ上の配線で行う。また、
モールディングの際、ＩＣチップ間への樹脂の射出は、
定間隔て並ぶチップの隙間部に、大きさと位置をともに
合せて設けた射出孔から行うことで、容易に可能である
。特に、４枚の配線板を利用した場合は、射出孔の大き
さと同程度の隙間を４枚の配線板間に設け、さらに射出
孔の位置を隙間に合せることによって射出によるモール
ディングが可能である。
の後、さらに別の配線板１′をＩＣチップ２へ配線接続
を行うことにより、第５図にその正面図を示すように最
高４枚までの配線板接続が可能である。なお、このとき
配線板間の配、腺はＩＣチップ上の配線で行う。また、
モールディングの際、ＩＣチップ間への樹脂の射出は、
定間隔て並ぶチップの隙間部に、大きさと位置をともに
合せて設けた射出孔から行うことで、容易に可能である
。特に、４枚の配線板を利用した場合は、射出孔の大き
さと同程度の隙間を４枚の配線板間に設け、さらに射出
孔の位置を隙間に合せることによって射出によるモール
ディングが可能である。
第１図に示した例では、配線チップの一部に外部接続用
端子を設け、モールド部の外にこれを出すような構成を
示したが、通常のＩＣチップのモールディングと同様に
、リードフレームを利用してリードフレームのリードを
モールド部の外に出し、モールド部の内部でリードフレ
ームと配線板上の外部接続用端子とをワイヤボンディン
グすることにより、配線板を全てモールド内部に収納す
ることもできる。
端子を設け、モールド部の外にこれを出すような構成を
示したが、通常のＩＣチップのモールディングと同様に
、リードフレームを利用してリードフレームのリードを
モールド部の外に出し、モールド部の内部でリードフレ
ームと配線板上の外部接続用端子とをワイヤボンディン
グすることにより、配線板を全てモールド内部に収納す
ることもできる。
以上の例ではＩＣチップを配線板に直接接合させる場合
について示したが、たとえば、特願昭８０−２５１１３
０号にあるようなＩＣチップをチップ搭載体に搭載し、
これを配線板に接合させる場合においても、以上の方法
が適用できることは言うまでもない。
について示したが、たとえば、特願昭８０−２５１１３
０号にあるようなＩＣチップをチップ搭載体に搭載し、
これを配線板に接合させる場合においても、以上の方法
が適用できることは言うまでもない。
実施例２
第６図は、積層したＩＣチップからの発熱を放熱する構
造を示す図であり、１３は放熱ブロックである。第６図
は、先に第１図で示した部分をａ −ａ′断面で切断し
上から見た図に相当する。第６図の構造を得るには、第
２図で示した工程を終フた後、櫛状冶具９をとりはずし
、配線板が接続されていない側面から放熱ブロック１３
をＩＣチップ２の裏面にあらかじめ熱伝導性の接着剤を
塗布しておき、挿入後両者を接触させ、接着させる。ま
た、放熱ブロック１３を第６図に示す構造にすることに
よって、これをモールディングの際の型の一部として利
用することが可能である。放熱ブロック＋３は、ＩＣチ
ップの放熱量に応じて冷媒流路あるいは放熱フィンをと
りつけてもよいし、またこれらを放熱ブロックとの一体
構造としてもよい。
造を示す図であり、１３は放熱ブロックである。第６図
は、先に第１図で示した部分をａ −ａ′断面で切断し
上から見た図に相当する。第６図の構造を得るには、第
２図で示した工程を終フた後、櫛状冶具９をとりはずし
、配線板が接続されていない側面から放熱ブロック１３
をＩＣチップ２の裏面にあらかじめ熱伝導性の接着剤を
塗布しておき、挿入後両者を接触させ、接着させる。ま
た、放熱ブロック１３を第６図に示す構造にすることに
よって、これをモールディングの際の型の一部として利
用することが可能である。放熱ブロック＋３は、ＩＣチ
ップの放熱量に応じて冷媒流路あるいは放熱フィンをと
りつけてもよいし、またこれらを放熱ブロックとの一体
構造としてもよい。
実施例３
第７図は、ＩＣチップ間に繊維状物質を挿入した３次元
実装構造を示す図であって、１４は繊維状物質である。
実装構造を示す図であって、１４は繊維状物質である。
第７図に示した構造は、先に第１図にて示した構造にお
いて、ＩＣチップ全面にモールド樹脂が密着しているた
めに、ＩＣチップの発熱で、両者の熱膨張の差によって
生ずる応力か問題となるような場合に有効な構造である
。おｊ脂モールドの前に、繊維状物質１４をＩＣチップ
間にはさみこむことによってモールドの際、樹脂とＩＣ
チップが全面て接着することを防止できるため、ＩＣチ
ップと樹脂間のチップ発熱による応力が１Ｍ和される。
いて、ＩＣチップ全面にモールド樹脂が密着しているた
めに、ＩＣチップの発熱で、両者の熱膨張の差によって
生ずる応力か問題となるような場合に有効な構造である
。おｊ脂モールドの前に、繊維状物質１４をＩＣチップ
間にはさみこむことによってモールドの際、樹脂とＩＣ
チップが全面て接着することを防止できるため、ＩＣチ
ップと樹脂間のチップ発熱による応力が１Ｍ和される。
繊維状物質としては、ＩＣチップ間にはさみ込む場合の
簡易性、あるいは熱的安定性の点で、ガラス繊維が最適
である。
簡易性、あるいは熱的安定性の点で、ガラス繊維が最適
である。
第８図は、ＩＣチップと配線板のハンプ間接続部近傍の
みを樹脂モールドした３次元実装構造である。目的は、
第７図の場合と同（玉に、ＩＣチップと樹脂か全面で接
着することによる応力の防止のためである。この構造を
実現するには、モールドのための型を第８図において上
下別々に準備し、まず、下部の樹脂を流し込み、硬化さ
せるモールド工程を行い、次に全体を上下逆にして上部
の樹脂モールド工程を行うことによって形成する。もち
ろん、上下逆の順序で行っても差しつかえない。
みを樹脂モールドした３次元実装構造である。目的は、
第７図の場合と同（玉に、ＩＣチップと樹脂か全面で接
着することによる応力の防止のためである。この構造を
実現するには、モールドのための型を第８図において上
下別々に準備し、まず、下部の樹脂を流し込み、硬化さ
せるモールド工程を行い、次に全体を上下逆にして上部
の樹脂モールド工程を行うことによって形成する。もち
ろん、上下逆の順序で行っても差しつかえない。
第９図は、第８図の３次元実装構造の封止構造であって
、１５は固定板である。２枚の固定板１５を、上下のモ
ールド部７に接着し、第９図の構造を得る。図には描か
れていないが、紙面の手前、奥の２面に同様の固定板を
配し、モールド部７に不活性ガス中で接着することによ
って気密封止構造を得ることもできる。このとき、紙面
の手前、あるいは奥の一方で用いる固定板を第６図にて
示した放熱ブロック１３とすることによってＩＣチップ
の冷却が可能である。
、１５は固定板である。２枚の固定板１５を、上下のモ
ールド部７に接着し、第９図の構造を得る。図には描か
れていないが、紙面の手前、奥の２面に同様の固定板を
配し、モールド部７に不活性ガス中で接着することによ
って気密封止構造を得ることもできる。このとき、紙面
の手前、あるいは奥の一方で用いる固定板を第６図にて
示した放熱ブロック１３とすることによってＩＣチップ
の冷却が可能である。
また、ＩＣチップそのもののパッシベーションが充分な
場合に”よ、第９図に示した構造のみでも、そのまま完
成物として使用可能である。さらにこのとき紙面の手前
から奥、あるいはその逆の方向に、冷却用の流体を流す
こともできる。
場合に”よ、第９図に示した構造のみでも、そのまま完
成物として使用可能である。さらにこのとき紙面の手前
から奥、あるいはその逆の方向に、冷却用の流体を流す
こともできる。
［発明の効果コ
以上説明したように本発明による半導体装置の３次元実
装構造では、半導体装置チップと配線板との接続のため
に行う半導体装置チップの整列の際、精密加工を施した
櫛状の治具を用い、さらにこの治具は接続完了後取り外
し、再利用することが可能であるため全体を安価に実装
できるとともに、櫛状の治具を超精密加工で作製し、半
導体装置チップの位置合せ精度をさらに向上させたとし
ても、単価にはほとんど影うを与えない、という利点が
ある。
装構造では、半導体装置チップと配線板との接続のため
に行う半導体装置チップの整列の際、精密加工を施した
櫛状の治具を用い、さらにこの治具は接続完了後取り外
し、再利用することが可能であるため全体を安価に実装
できるとともに、櫛状の治具を超精密加工で作製し、半
導体装置チップの位置合せ精度をさらに向上させたとし
ても、単価にはほとんど影うを与えない、という利点が
ある。
さらに、放熱ブロックを３次元的に実装した半導体装置
チップの裏面に接着することによって、半導体装置チッ
プの放熱が可能である。
チップの裏面に接着することによって、半導体装置チッ
プの放熱が可能である。
また、積層する半導体装置チップ間に繊維状物質をはさ
み、樹脂モールドすることによって、樹脂と半導体装置
チップが全面で接着することを防止できるため、半導体
装置チップと樹脂間の発熱による応力を緩和することが
できる。
み、樹脂モールドすることによって、樹脂と半導体装置
チップが全面で接着することを防止できるため、半導体
装置チップと樹脂間の発熱による応力を緩和することが
できる。
第１図は本発明の３次元的実装構造の実施例の断面図、
第２図は櫛状治具を用いてＩＣチップを整列させ、配線
板に接続する工程を説明する斜視図、第３図（Ａ） 、
（Ｂ） 、 （Ｃ）はそれぞれＩＣチップを整列させ
るための櫛状冶具の平面図、正面図および側面図、 第４図は配線板とそれに垂直に接続したＩＣチップの拡
大断面図、 第５図はＩＣチップへの配線板の４方接続の正面図、 第６図は放熱ブロック付３次元的実装構造の断面図、 第７図はチップ間に繊維状物質を挿入した３次元実装構
造の断面図、 第８図はＩＣチップと配線板のバンプ間接続部近傍のみ
を樹脂モールドした３次元実装構造の断面図、 第９図は第８図の３次元実装構造の封止構造の断面図で
ある。 ｌ・・・配線板、 ２・・・ＩＣチップ、 ３・・・ＩＣチップ上ハンダバンプ、 ４・・・配線板上ハンダバンブ、 ６・・・外部接続用端子、 ７・・・モールド部、 ９・・・櫛状治具、 ｌＯ・・・ＩＣチップ端部挿入用溝、 １３・・・放熱ブロック、 １４・・・繊維状物質、 １５・・・固定板。 特許出願人 日本電信電話株式会社 代 理 人 弁理士 谷 義 − （Ａ）（Ｃ，） （Ｂ）”状治具 第３図 第４図 Ｌ メ
板に接続する工程を説明する斜視図、第３図（Ａ） 、
（Ｂ） 、 （Ｃ）はそれぞれＩＣチップを整列させ
るための櫛状冶具の平面図、正面図および側面図、 第４図は配線板とそれに垂直に接続したＩＣチップの拡
大断面図、 第５図はＩＣチップへの配線板の４方接続の正面図、 第６図は放熱ブロック付３次元的実装構造の断面図、 第７図はチップ間に繊維状物質を挿入した３次元実装構
造の断面図、 第８図はＩＣチップと配線板のバンプ間接続部近傍のみ
を樹脂モールドした３次元実装構造の断面図、 第９図は第８図の３次元実装構造の封止構造の断面図で
ある。 ｌ・・・配線板、 ２・・・ＩＣチップ、 ３・・・ＩＣチップ上ハンダバンプ、 ４・・・配線板上ハンダバンブ、 ６・・・外部接続用端子、 ７・・・モールド部、 ９・・・櫛状治具、 ｌＯ・・・ＩＣチップ端部挿入用溝、 １３・・・放熱ブロック、 １４・・・繊維状物質、 １５・・・固定板。 特許出願人 日本電信電話株式会社 代 理 人 弁理士 谷 義 − （Ａ）（Ｃ，） （Ｂ）”状治具 第３図 第４図 Ｌ メ
Claims (1)
- 【特許請求の範囲】 １）複数の半導体装置チップあるいは半導体装置チップ
搭載体を配線板に立てて配線接続する半導体装置の３次
元的実装構造において、前記複数の半導体装置チップあ
るいは半導体装置チップ搭載体と前記配線板が樹脂によ
ってモールドされていることを特徴とする半導体装置の
３次元的実装構造。 ２）複数の半導体装置チップあるいは半導体装置チップ
搭載体を回路形成面を積み重ねる方向に整列させる工程
、該複数の半導体装置チップあるいは半導体装置チップ
搭載体と配線板とを電気接続する工程、および前記複数
の半導体装置チップあるいは半導体装置チップ搭載体と
前記配線板を樹脂モールドする工程を含むことを特徴と
する半導体装置の３次元的実装構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13625486A JPS62293749A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の３次元的実装構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13625486A JPS62293749A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の３次元的実装構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293749A true JPS62293749A (ja) | 1987-12-21 |
Family
ID=15170883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13625486A Pending JPS62293749A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の３次元的実装構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293749A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059557A (en) * | 1989-08-08 | 1991-10-22 | Texas Instruments Incorporated | Method of electrically connecting integrated circuits by edge-insertion in grooved support members |
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
| US5463251A (en) * | 1992-07-08 | 1995-10-31 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor package having improved durability |
| US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| US5616962A (en) * | 1992-01-24 | 1997-04-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry |
| US5885850A (en) * | 1992-03-13 | 1999-03-23 | Thomson-Csf | Method for the 3D interconnection of packages of electronic components, and device obtained by this method |
| US6573461B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Retaining ring interconnect used for 3-D stacking |
| US6573460B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
| US6683373B1 (en) * | 1999-08-02 | 2004-01-27 | Alcatel | Method of modifying connecting leads and thinning bases of encapsulated modular electronic components to obtain a high-density module, and a module obtained thereby |
| US6856010B2 (en) | 2002-12-05 | 2005-02-15 | Staktek Group L.P. | Thin scale outline package |
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
| JP2010056377A (ja) * | 2008-08-29 | 2010-03-11 | Seiko Instruments Inc | 電子部品パッケージおよび電子部品パッケージの製造方法 |
-
1986
- 1986-06-13 JP JP13625486A patent/JPS62293749A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059557A (en) * | 1989-08-08 | 1991-10-22 | Texas Instruments Incorporated | Method of electrically connecting integrated circuits by edge-insertion in grooved support members |
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
| US5773321A (en) * | 1992-01-24 | 1998-06-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry and mounting method |
| US5616962A (en) * | 1992-01-24 | 1997-04-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit devices having particular terminal geometry |
| US5885850A (en) * | 1992-03-13 | 1999-03-23 | Thomson-Csf | Method for the 3D interconnection of packages of electronic components, and device obtained by this method |
| US5463251A (en) * | 1992-07-08 | 1995-10-31 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor package having improved durability |
| US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| US5719438A (en) * | 1994-09-28 | 1998-02-17 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| US7282789B2 (en) * | 1998-03-31 | 2007-10-16 | Micron Technology, Inc. | Back-to-back semiconductor device assemblies |
| US6683373B1 (en) * | 1999-08-02 | 2004-01-27 | Alcatel | Method of modifying connecting leads and thinning bases of encapsulated modular electronic components to obtain a high-density module, and a module obtained thereby |
| US6573461B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Retaining ring interconnect used for 3-D stacking |
| US6573460B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
| US6856010B2 (en) | 2002-12-05 | 2005-02-15 | Staktek Group L.P. | Thin scale outline package |
| JP2010056377A (ja) * | 2008-08-29 | 2010-03-11 | Seiko Instruments Inc | 電子部品パッケージおよび電子部品パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100776451B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3014344B2 (ja) | カラムリードを有する半導体チップパッケージ及びその製造方法 | |
| JP3177570B2 (ja) | 電子部品パッケージ | |
| KR100984132B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| TW388974B (en) | A resin package of semiconductor device | |
| US6342727B1 (en) | Tape carrier device for a tab | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| JP4727850B2 (ja) | 半導体電子部品 | |
| KR20020079477A (ko) | 다중소자모듈 형태의 반도체 장치 | |
| JP2007227502A (ja) | 回路装置の製造方法 | |
| US20090039506A1 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JPS62293749A (ja) | 半導体装置の３次元的実装構造およびその製造方法 | |
| TW516133B (en) | Method of manufacturing semiconductor device | |
| JPS6314455A (ja) | 半導体装置 | |
| JP3514101B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| KR20180083789A (ko) | 회로 부품의 제조 방법 및 회로 부품 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JPH09232348A (ja) | もろい素子のパッケージ方法 | |
| JP3367272B2 (ja) | リードフレーム及び半導体装置 | |
| JPH05109976A (ja) | 半導体装置 | |
| KR100444168B1 (ko) | 반도체패키지 | |
| KR100290785B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
| JP4706117B2 (ja) | Ｉｃカードの製造方法 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 |