JP2011243801A - 半導体パッケージの製造装置及び製造方法 - Google Patents

半導体パッケージの製造装置及び製造方法 Download PDF

Info

Publication number
JP2011243801A
JP2011243801A JP2010115537A JP2010115537A JP2011243801A JP 2011243801 A JP2011243801 A JP 2011243801A JP 2010115537 A JP2010115537 A JP 2010115537A JP 2010115537 A JP2010115537 A JP 2010115537A JP 2011243801 A JP2011243801 A JP 2011243801A
Authority
JP
Japan
Prior art keywords
mold
package
mold resin
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010115537A
Other languages
English (en)
Inventor
Hiroyuki Fujishima
浩幸 藤島
Keisuke Kusanagi
恵与 草▲なぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010115537A priority Critical patent/JP2011243801A/ja
Publication of JP2011243801A publication Critical patent/JP2011243801A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】反り等の発生を抑制した半導体パッケージを効率良く製造することができる半導体パッケージの製造装置を提供する。
【解決手段】下金型３１に対して上金型３２を型締めした状態において、第１の位置に内側金型３３を位置させることによって、第１のキャビティ空間を形成し、この第１のキャビティ空間に第１のモールド樹脂を充填した後、第２の位置に内側金型３３を移動させることによって、第２のキャビティ空間を形成し、この第２のキャビティ空間に第２のモールド樹脂を充填する。これにより、１つの製造装置３０でパッケージ基材２０に実装された半導体チップ３を第１のモールド樹脂で覆う工程と、この第１のモールド樹脂を第２のモールド樹脂で覆う工程とを行うことができる。
【選択図】図４

Description

本発明は、半導体パッケージの製造装置及び製造方法に関する。
近年、半導体チップの集積度が年々向上し、それに伴ってチップサイズの大型化や、配線の微細化及び多層化などが進んでいる。一方、高密度実装化のためには、パッケージサイズの小型化及び薄型化が必要となっている。
例えば、ＢＧＡ(Ball Grid Array)やＣＳＰ(Chip Size Package)などは、プリント配線板の上に半導体チップを実装し、この半導体チップに設けられた電極パッドとプリント配線板に設けられた接続パッドとの間をボンディングワイヤーで接続した後に、プリント配線板の実装面側をモールド樹脂により封止したパッケージ構造を有している。この場合、プリント配線板の裏面全面に接続端子となるはんだボールを設けることが可能なため、多ピン化に対応可能なパッケージ構造となっている。
しかしながら、このようなパッケージ構造を有する半導体パッケージでは、上述した封止工程の際に、プリント配線板とモールド樹脂との熱膨張率の違いによって反りが生じ易く、このような反りが発生した半導体パッケージをマザーボード上に実装した場合には、はんだボールが部分的に接続されなくなるといった接続不良を引き起こすことがある。
また、マザーボード上に実装された半導体パッケージでは、プリント配線板と半導体チップとの熱膨張率の違いから、このプリント配線板に搭載された半導体チップの端部付近に応力がかかり易く、その直下のはんだボールに応力が加わることによって、はんだボールが破断するといった接続不良の問題も生じている。
そこで、半導体パッケージでは、上述したプリント配線板と半導体チップとの熱膨張率の違いに合わせて、半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂との線膨張係数を異ならせた封止材を設けることによって、プリント配線板や半導体チップの熱膨張率の違いによる反り等の発生を抑制することが行われている（例えば、特許文献１〜３を参照。）。
特開平１−２１６５４５号公報 特開平３−５８４５３号公報 特開平８−１６２５７３号公報
しかしながら、上述したプリント配線板の実装面側を第１のモールド樹脂と第２のモールド樹脂により多層に封止する場合には、上述した半導体パッケージの封止工程を２回に分けて行う必要があり、それぞれの封止工程に合わせた２種類のモールド用金型が必要となっている。
本発明に係る半導体パッケージの製造装置は、半導体チップがパッケージ基材の上に実装されて、このパッケージ基材の実装面側が少なくとも半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により封止されたパッケージ構造を有する半導体パッケージを製造するものであって、パッケージ基材の実装面とは反対の面に対向して、半導体チップが実装されたパッケージ基材を保持する下金型と、パッケージ基材の実装面に対向して、下金型に対して相対的に接離自在に配設される上金型と、上金型のパッケージ基材と対向する面側に配置されて、パッケージ基材と対向するキャビティ面を構成すると共に、第１のモールド樹脂が充填される第１のキャビティ空間を形成する第１の位置と、第２のモールド樹脂が充填される第２のキャビティ空間を形成する第２の位置との間で移動操作される内側金型と、下金型側に設けられて、第１又は第２のキャビティ空間に加熱溶融された第１又は第２のモールド樹脂を充填させるプランジャーとを備え、下金型に対して上金型を型締めした状態において、第１の位置に内側金型を位置させることによって、第１のキャビティ空間を形成し、この第１のキャビティ空間に第１のモールド樹脂を充填した後、第２の位置に内側金型を移動させることによって、第２のキャビティ空間を形成し、この第２のキャビティ空間に第２のモールド樹脂を充填することを特徴とする。
また、本発明に係る半導体パッケージの製造方法は、半導体チップがパッケージ基材の上に実装されて、このパッケージ基材の実装面側が少なくとも半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により封止されたパッケージ構造を有する半導体パッケージを製造する際に、パッケージ基材となる部分が複数並んで形成された母基材の各パッケージ基材となる部分の実装面に半導体チップを実装する工程と、半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により、少なくとも母基材の各パッケージ基材となる部分の実装面を封止する工程と、母基材を切断することによって個々の半導体パッケージに分割する工程とを有し、母基材を封止材により封止する工程において、上記半導体パッケージの製造装置を用いることを特徴とする。
以上のように、本発明に係る半導体パッケージの製造装置では、第１の位置に内側金型が位置することによって、第１のモールド樹脂が充填される第１のキャビティ空間が形成され、この内側金型が第２の位置に移動することによって、第２のモールド樹脂が充填される第２のキャビティ空間が形成されることから、１つの製造装置で半導体チップを第１のモールド樹脂で覆う工程と、この第１のモールド樹脂を第２のモールド樹脂で覆う工程とを行うことが可能である。
したがって、本発明に係る半導体パッケージの製造方法では、このような製造装置を用いることによって、プリント配線板や半導体チップの熱膨張率の違いによる反り等の発生を抑制した半導体パッケージを効率良く製造することが可能である。
本発明を適用して製造される半導体パッケージの一例を示す断面図である。 上記半導体パッケージの製造工程を説明するための断面図である。 第１の実施形態として示す半導体パッケージの製造装置であり、下金型に対して上金型が離型した状態を示す断面図である。 図３に示す製造装置の第１のキャビティが形成された状態を示す断面図である。 図３に示す製造装置の第１のキャビティに第１のモールド樹脂が充填された状態を示す断面図である。 図３に示す製造装置の第２のキャビティが形成された状態を示す断面図である。 図３に示す製造装置の第２のキャビティに第２のモールド樹脂が充填された状態を示す断面図である。 第２の実施形態として示す半導体パッケージの製造装置であり、下金型に対して上金型が離型した状態を示す断面図である。 図８に示す製造装置の第１のキャビティが形成された状態を示す断面図である。 図８に示す製造装置の第１のキャビティに第１のモールド樹脂が充填された状態を示す断面図である。 図８に示す製造装置の第２のキャビティが形成された状態を示す断面図である。 図８に示す製造装置の第２のキャビティに第２のモールド樹脂が充填された状態を示す断面図である。
以下、本発明を適用した半導体パッケージの製造装置及び製造方法について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
（半導体パッケージ）
先ず、本発明を適用して製造される半導体パッケージの一例として、図１に示す半導体パッケージ１について説明する。
この半導体パッケージ１は、図１に示すように、パッケージ基板２の上に半導体チップ３が実装されると共に、このパッケージ基板２の上面（実装面）側が封止材４により封止され、パッケージ基板２の下面（バンプ面）に複数のはんだボール５が並んで設けられることによって、ボール・グリッド・アレイ（ＢＧＡ：Ball Grid Array）と呼ばれるパッケージ構造を有している。
具体的に、パッケージ基板２は、平面視で矩形状を為すプリント配線板からなり、このパッケージ基板２の上面中央には、半導体チップ３が実装される実装領域２ａが設けられている。また、パッケージ基板２の実装領域２ａの周囲には、複数の接続パッド６が並んで設けられている。
一方、パッケージ基板２の下面には、複数の接続ランド７が並んで設けられている。そして、各接続ランド７の上に、はんだボール５が配置されている。また、このパッケージ基板２には、上面側に設けられた各接続パッド６と、下面側に設けられた各接続ランド７との間を電気的に接続するためのビアや配線パターン（具体的に図示せず。）などが設けられている。
半導体チップ３は、平面視で矩形状を為すと共に、パッケージ基板２よりも小さく、接着剤や接着フィルム（ＤＡＦ:Die Attached Film）などの接着層８を介してパッケージ基板２の実装領域２ａ上に接着固定されている。また、半導体チップ２の上面には、複数の電極パッド９が並んで設けられている。
そして、この半導体パッケージ１では、パッケージ基板２側の接続パッド６と、半導体チップ３側の電極パッド９との間が、ＡｕやＣｕ等からなるボンディングワイヤー１０を介して電気的に接続（ワイヤーボンディング接続）されている。なお、パッケージ基板２と半導体チップ３との間の電気的な接続には、上述したワイヤーボンディング接続に限定されることなく、その他にも例えばフリップチップ接続やＩＬＢ（Inner Lead Bonding）接続等を用いてもよい。
封止材４は、このような半導体チップ３が実装されたパッケージ基板２の実装面側を保護するためのものであり、半導体チップ３を覆う第１のモールド樹脂４ａと、この第２のモールド樹脂４ａを覆う第２のモールド樹脂４ｂとが積層された構造を有している。
第１及び第２のモールド樹脂４ａ，４ｂは、例えば、エポキシ樹脂などの熱硬化性樹脂に、ガラス繊維などからなるフィラーを充填したものからなり、このフィラーの含有量等を調整することによって、第１及び第２のモールド樹脂４ａ，４ｂの熱膨張率（線膨張係数α）を異ならせている。
具体的に、第１のモールド樹脂４ａには、半導体チップ３との熱膨張率の違いによって生じる熱収縮の差を小さくするために、この半導体チップ３（例えばシリコン）の線膨張係数α（３×１０−６／℃程度）に合わせて、その線膨張係数αが２×１０−６〜４×１０−６／℃程度（好ましくは３×１０−６／℃）に調整されたものを用いている。
一方、第２のモールド樹脂４ｂには、パッケージ基板２との熱膨張率の違いによって生じる熱収縮の差を小さくするため、このパッケージ基板（例えばガラスエポキシ樹脂）の線膨張係数α（１３×１０−６／℃）に合わせて、その線膨張係数αが１２×１０−６〜１４×１０−６／℃程度（好ましくは１３×１０−６／℃）に調整されたものを用いている。
なお、これら第１及び第２のモールド樹脂４ａ，４ｂの熱膨張率（線膨張係数α）は、各樹脂に含まれるフィラーの含有量を多くすることで低く、少なくすることで高くすることができる。また、第１及び第２のモールド樹脂４ａ，４ｂは、半導体チップ３やパッケージ基板２との熱膨張率のバランスが取れていれば、それぞれ異なる厚みで形成してもよい。
このように、封止材４は、半導体チップ３の熱膨張率に合わせて、相対的に熱膨張率が低い第１のモールド樹脂４ａと、パッケージ基板２の熱膨張率に合わせて、相対的に熱膨張率が高い第２のモールド樹脂４ｂとを積層した多層構造を有している。
これにより、本発明を適用して製造される半導体パッケージ１では、封止後にパッケージ基板２や半導体チップ３の熱膨張率の違いによる反り等の発生を抑制することが可能となっている。
すなわち、半導体チップ３と第１のモールド樹脂４ａとは、互いの熱膨張率が同じとなるように調整されているため、パッケージ基板２と第２のモールド樹脂４ｂとの間に挟み込まれた状態にある半導体チップ３及び第１のモールド樹脂４ａは一体となって熱膨張又は熱収縮をすることになる。
また、パッケージ基板２と第２のモールド樹脂４ｂは、互いの熱膨張率が同じとなるように調整されているため、これらパッケージ基板２及び第２のモールド樹脂４ｂは一体となって熱膨張又は熱収縮をすることになる。
さらに、半導体チップ３及び第１のモールド樹脂４ａとは熱膨張率の異なるパッケージ基板２及び第２のモールド樹脂４ｂには、熱膨張又は熱収縮に伴う歪みが半導体チップ３及び第１のモールド樹脂４ａを挟んで均等に加わることになる。
したがって、この半導体パッケージ１では、パッケージ基板２と第２のモールド樹脂４ｂとが半導体チップ３及び第１のモールド樹脂４ａを挟んで互いの歪みを打ち消し合うことから、反り等の発生を抑制することが可能である。
これにより、半導体パッケージ１の外形寸法の精度が良くなるため、その実装精度を向上させることができる。また、この半導体パッケージ１をマザーボード上に実装した際に、各はんだボール５に均等に荷重が加わり、その接合強度が均等化されるため、実装信頼性を向上させることができる。
以上のように、本発明では、この半導体パッケージ１をマザーボード上に実装した際に、上述した反り等に起因した接続不良の発生を防ぐことができるため、この半導体パッケージ１のマザーボードに対する接続信頼性を大幅に向上させることが可能である。
（半導体パッケージの製造工程）
次に、上記半導体パッケージ１の製造工程について図２を参照しながら説明する。
上記半導体パッケージ１を製造する際は、先ず、図２（ａ）に示すように、上記パッケージ基板２となる部分２０ａが複数並んで形成された母パッケージ基板２０を用意する。この母パッケージ基板２０は、枠部２０ｂの内側に上記パッケージ基板２となる部分２０ａをマトリックス状に複数並べて形成したものであり、最終的にダイシングラインＬに沿って切断することで、上記パッケージ基板２となる部分２０ａを個々のパッケージ基板２として切り出すことが可能となっている。
次に、図２（ｂ）に示すように、この母パッケージ基板２０の各パッケージ基板２の実装面となる部分に半導体チップ３を実装する。すなわち、母パッケージ基板２０の各パッケージ基板２となる部分２０ａの実装領域２ａに上記接着層８を介して半導体チップ３を固定した後、各パッケージ基板２となる部分２０ａに設けられた上記接続パッド６と、各半導体チップ３に設けられた上記電極パッド９とを上記ボンディングワイヤー１０を介して電気的に接続する。
次に、図２（ｃ）に示すように、各半導体チップ３を覆う上記第１のモールド樹脂４ａと、この第１のモールド樹脂４ａを覆う上記第２のモールド樹脂４ｂとからなる封止材４により、母パッケージ基板２０の各パッケージ基板２となる部分２０ａの実装面を封止する。
次に、図２（ｄ）に示すように、母パッケージ基板２０の各パッケージ基板２となる部分２０ａの実装面とは反対側の面に設けられた上記接続ランド７上に、吸着機構２１を用いてパッケージ基板２となる部分２０ａ毎に上記はんだボール５を配置する。
次に、図２（ｅ）に示すように、母パッケージ基板２０の封止材４側にダイシングテープ２２を貼着した後、ダイシングブレード２３を用いて母パッケージ基板２０をダイシングテープ２２とは反対側からダイシングラインＬに沿って切断する。これにより、個々の半導体パッケージ１に分割する。そして、これら半導体パッケージ１をダイシングテープ２２から引き剥がすことで、上記図１に示す半導体パッケージ１を得ることができる。
以上のような工程を経ることによって、上記半導体パッケージ１を一括して製造することが可能である。また、本発明では、このようなＭＡＰ（Mold Array Process）と呼ばれる複数の半導体パッケージ１を一括して封止する生産方式を用いることにより、上述した反り等の発生を抑制した半導体パッケージ１を効率良く製造することができるため、その製造コストの低減を図ることが可能である。
（第１の実施形態）
次に、本発明の第１の実施形態として図３に示す半導体パッケージの製造装置３０について説明する。
この半導体パッケージの製造装置３０は、上記図２（ｃ）に示す封止工程において、上述した複数の半導体パッケージ１を一括して封止する際に用いられるトランスファーモールド装置と呼ばれるものである。
なお、図３に示す製造装置３０は、実際は母パッケージ基板２０の複数の半導体パッケージ１となる部分２０を一括して封止材４で封止する構成となっているが、ここでは一部の半導体パッケージ１となる部分２０ａの実装面側を封止材４で封止する構成のみを図示して説明するものとする。
この製造装置３０は、図３に示すように、パッケージ基板２の実装面とは反対の面に対向して、半導体チップ３が実装された母パッケージ基板２０を保持する下金型３１と、母パッケージ基板２０の実装面に対向して、下金型３１に対して相対的に接離自在に配設される上金型３２と、上金型３２の母パッケージ基板２０と対向する面側に配置されて、母パッケージ基板２０と対向するキャビティ面３３ａを構成する内側金型３３とを備えている。
また、下金型３１の母パッケージ基板２０と対向する面には、この母パッケージ基板２０を嵌め込む嵌合凹部３４が設けられている。さらに、下金型３１の嵌合凹部３４の外側には、第１又は第２のモールド樹脂４ａ，４ｂを注入するためのプランジャー３５が設けられている。
内側金型３３は、上金型３２の母パッケージ基板２０と対向する面側に設けられた収納凹部３６の内側に配置されて、下金型３１に対して近接又は離間する方向（図３中に示す上下方向）に移動可能に収納されている。また、収納凹部３４の底面と内側金型３３との間には、この内側金型３３を下金型３１に対して近接する方向（図３中に示す下方向）に向かって付勢する複数のコイルバネ（バネ部材）３７が配置されている。また、この製造装置３０では、コイルバネ３７の付勢に抗して内側金型３３を収納凹部３６の内側、すなわち下金型３１に対して離間する方向（図３中に示す上方向）に向かって押し込むことが可能となっている。
さらに、下金型３１、上金型３２、及び内側金型３３には、それぞれの金型３１，３２，３３を加熱するためのヒータ３８が設けられている。このヒータ３８は、各金型３１，３２，３３に設けられた管路に加熱された作動液を流すことで、各金型３１，３２，３３を加熱することが可能となっている。
以上のような構造を有する製造装置３０では、先ず、図３に示す下金型３１に対して上金型３２が離型した状態から、図４に示すように、母パッケージ基板２０を嵌合凹部３４に嵌め込むことによって、上記半導体チップ３が実装された母パッケージ基板２０を下金型３１に保持させる。その後、上金型３２を下金型３１に対して近接する方向（図４中に示す下方向）に移動させることによって、下金型３１に対して上金型３２を型締めした状態とする。
このとき、内側金型３３は、コイルバネ３７の付勢により収納凹部３６の下側（第１の位置という。）に位置している。これにより、パッケージ基板２０の実装面と内側金型３３のキャビティ面３３ａとの間には、第１のモールド樹脂４ａが充填される第１のキャビティ空間Ｓ１が形成される。
また、第１のキャビティ空間Ｓ１とプランジャー３５との間には、加熱溶融された第１のモールド樹脂４ａを導く流路として、下金型３１のプランジャー３５の上部に設けられてタブレット状の第１のモールド樹脂４ａが投入されるポット部３９と、このポット部３９からプランジャー３５により上方に向かって押し出された第１のモールド樹脂４ａを加熱された上金型３２に押し付けながら溶融させるカル部４０と、このカル部４０から第１のキャビティ空間Ｓ１へと加熱溶融された第１のモールド樹脂４ａを導くランナー部４１とが形成される。なお、タブレット状の第１のモールド樹脂４ａは、型締めする前に予めポッド部３９にセットしておく。
次に、図５に示すように、この状態から第１のキャビティ空間Ｓ１に加熱溶融された第１のモールド樹脂４ａを充填させた後、この第１のモールド樹脂４ａを所定の温度（例えば、エポキシ樹脂の場合は１８０℃程度）を加えて熱硬化させる。これにより、半導体チップ３が実装された母パッケージ基板２０の実装面を第１のモールド樹脂４ａで覆うことができる。
次に、図６に示すように、下金型３１に対して上金型３２を一旦離型した後、カル部４０及びランナー部４１に残存している第１のモールド樹脂４ａを取り除く。また、タブレット状の第２のモールド樹脂４ｂをポッド部３９にセットする。そして、再び下金型３１に対して上金型３２を型締めした状態とする。また、内側金型３３をコイルバネ３７の付勢に抗して収納凹部３６の上側（第２の位置という。）に移動させる。これにより、第１のモールド樹脂４ａと内側金型３３のキャビティ面３３ａとの間には、第２のモールド樹脂４ｂが充填される第２のキャビティ空間Ｓ２が形成される。
また、第２のキャビティ空間Ｓ２とプランジャー３５との間には、加熱溶融された第２のモールド樹脂４ｂを導く流路として、タブレット状の第２のモールド樹脂４ｂが投入されたポット部３９と、このポット部３９からプランジャー３５により上方に向かって押し出された第２のモールド樹脂４ｂを加熱された上金型３２に押し付けながら溶融させるカル部４０と、このカル部４０から第２のキャビティ空間Ｓ２へと加熱溶融された第２のモールド樹脂４ｂを導くランナー部４１とが形成される。
次に、図７に示すように、この状態から第２のキャビティ空間Ｓ２に加熱溶融された第２のモールド樹脂４ｂを充填させた後、この第２のモールド樹脂４ｂに所定の温度（例えば、エポキシ樹脂の場合は１８０℃程度）を加えて熱硬化させる。これにより、母パッケージ基板２０の第１のモールド樹脂４ａ上を第２のモールド樹脂４ｂで覆うことができる。
以上のようにして、半導体チップ３を覆う第１のモールド樹脂４ａと、この第１のモールド樹脂４ａを覆う第２のモールド樹脂４ｂとからなる封止材４によって、母パッケージ基板２０の各パッケージ基板２となる部分２０ａの実装面を封止することができる。そして、下金型３１に対して上金型３２を離型した状態とした後は、カル部４０及びランナー部４１に残存している第２のモールド樹脂４ｂを取り除く。また、下金型３１から取り出された封止後の母パッケージ基板２０は、上記図２（ｄ）に示す工程へと送られる。
以上のように、上記製造装置３０では、第１の位置に内側金型３３が位置することによって、第１のモールド樹脂４ａが充填される第１のキャビティ空間Ｓ１が形成され、この内側金型３３が第２の位置に移動することによって、第２のモールド樹脂４ｂが充填される第２のキャビティ空間Ｓ２が形成されることから、１つの製造装置３０で半導体チップ３を第１のモールド樹脂４ａで覆う工程と、この第１のモールド樹脂４ａを第２のモールド樹脂４ｂで覆う工程とを行うことが可能である。
したがって、本発明では、このような製造装置３０を用いることによって、パッケージ基板２や半導体チップ３の熱膨張率の違いによる反り等の発生を抑制した半導体パッケージ１を効率良く製造することが可能である。
（第２の実施形態）
次に、本発明の第２の実施形態として図８に示す半導体パッケージの製造装置５０について説明する。
なお、以下の説明では、上記図３に示す製造装置３０と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
この製造装置５０は、上記プランジャー３５の代わりに、第１のキャビティ空間Ｓ１に加熱溶融された第１のモールド樹脂４ａを充填させる第１のプランジャー３５ａと、第２のキャビティ空間Ｓ２に加熱溶融された第２のモールド樹脂４ｂを充填させる第２のプランジャー３５とを配置した構成である。
このような構造を有する製造装置５０では、先ず、図８に示す下金型３１に対して上金型３２が離型した状態から、図９に示すように、母パッケージ基板２０を嵌合凹部３４に嵌め込むことによって、上記半導体チップ３が実装された母パッケージ基板２０を下金型３１に保持させる。その後、上金型３２を下金型３１に対して近接する方向（図４中に示す下方向）に移動させることによって、下金型３１に対して上金型３２を型締めした状態とする。
このとき、内側金型３３は、コイルバネ３７の付勢により収納凹部３６の下側（第１の位置という。）に位置している。これにより、パッケージ基板２０の実装面と内側金型３３のキャビティ面３３ａとの間には、第１のモールド樹脂４ａが充填される第１のキャビティ空間Ｓ１が形成される。
また、第１のキャビティ空間Ｓ１と第１のプランジャー３５との間には、加熱溶融された第１のモールド樹脂４ａを導く流路（第１の流路）として、下金型３１の第１のプランジャー３５の上部に設けられてタブレット状の第１のモールド樹脂４ａが投入されるポット部３９ａと、このポット部３９ａからプランジャー３５により上方に向かって押し出された第１のモールド樹脂４ａを加熱された上金型３２に押し付けながら溶融させるカル部４０ａと、このカル部４０ａから第１のキャビティ空間Ｓ１へと加熱溶融された第１のモールド樹脂４ａを導くランナー部４１ａとが形成される。
また、内側金型３３には、第１のキャビティ空間Ｓ１に充填された第１のモールド樹脂４ａが第２のプランジャー３５ｂ側の流路（第２の流路）に流入することを防ぐため、この第２の流路を遮断する遮断壁３３ｂが設けられている。
次に、図１０に示すように、この状態から第１のキャビティ空間Ｓ１に加熱溶融された第１のモールド樹脂４ａを充填させた後、この第１のモールド樹脂４ａに所定の温度（例えば、エポキシ樹脂の場合は１８０℃程度）を加えて熱硬化させる。これにより、半導体チップ２が実装された母パッケージ基板２０の実装面を第１のモールド樹脂４ａで覆うことができる。
次に、図１１に示すように、内側金型３３をコイルバネ３７の付勢に抗して収納凹部３６の上側（第２の位置という。）に移動させる。これにより、第１のモールド樹脂４ａと内側金型３３のキャビティ面３３ａとの間には、第２のモールド樹脂４ｂが充填される第２のキャビティ空間Ｓ２が形成される。
また、第２のキャビティ空間Ｓ２とプランジャー３５との間には、加熱溶融された第２のモールド樹脂４ｂを導く流路（第２の流路）として、タブレット状の第２のモールド樹脂４ｂが投入されたポット部３９ｂと、このポット部３９からプランジャー３５により上方に向かって押し出された第２のモールド樹脂４ｂを加熱された上金型３２に押し付けながら溶融させるカル部４０ｂと、このカル部４０から第２のキャビティ空間Ｓ２へと加熱溶融された第２のモールド樹脂４ｂを導くランナー部４１ｂとが形成される。このうち、ランナー部４１ｂは、内側金型３３の移動により遮断壁３３ｂが第２の流路を開放することによって形成される。
次に、図１２に示すように、この状態から第２のキャビティ空間Ｓ２に加熱溶融された第２のモールド樹脂４ｂを充填させた後、この第２のモールド樹脂４ｂに所定の温度（例えば、エポキシ樹脂の場合は１８０℃程度）を加えて熱硬化させる。これにより、母パッケージ基板２０の第１のモールド樹脂４ａ上を第２のモールド樹脂４ｂで覆うことができる。
以上のようにして、半導体チップ３を覆う第１のモールド樹脂４ａと、この第１のモールド樹脂４ａを覆う第２のモールド樹脂４ｂとからなる封止材４によって、母パッケージ基板２０の各パッケージ基板２となる部分２０ａの実装面を封止することができる。そして、下金型３１に対して上金型３２を離型した状態とした後は、カル部４０ａ，４０ｂ及びランナー部４１ａ，４１ｂに残存している第１及び第２のモールド樹脂４ａ，４ｂを取り除く。また、下金型３１から取り出された封止後の母パッケージ基板２０は、上記図２（ｄ）に示す工程へと送られる。
以上のように、上記製造装置５０では、第１の位置に内側金型３３が位置することによって、第１のモールド樹脂４ａが充填される第１のキャビティ空間Ｓ１が形成され、この内側金型３３が第２の位置に移動することによって、第２のモールド樹脂４ｂが充填される第２のキャビティ空間Ｓ２が形成されることから、１つの製造装置５０で半導体チップ３を第１のモールド樹脂４ａで覆う工程と、この第１のモールド樹脂４ａを第２のモールド樹脂４ｂで覆う工程とを行うことが可能である。
また、この製造装置５０では、上記第１及び第２のプランジャー３５ａ，３５ｂを設けることで、第１のモールド樹脂４ａと第２のモールド樹脂４ｂの充填をそれぞれ別個に行うことができる。このため、下金型３１に対して上金型３２を一旦離型した後、カル部４０及びランナー部４１に残存している第１のモールド樹脂４ａを取り除く、また、タブレット状の第２のモールド樹脂４ｂをポッド部３９にセットする、といった作業を行うことなく、半導体チップ３を第１のモールド樹脂４ａで覆う工程と、この第１のモールド樹脂４ａを第２のモールド樹脂４ｂで覆う工程とを行うことが可能である。
したがって、本発明では、このような製造装置５０を用いることによって、パッケージ基板２や半導体チップ３の熱膨張率の違いによる反り等の発生を抑制した半導体パッケージ１を更に効率良く製造することが可能である。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、上記製造装置３０，５０では、固定された下金型３１に対して上金型３２を接離自在に移動操作する構成となっているが、このような構成に限らず、固定された上金型３２に対して下金型３１を接離自在に移動操作する構成であってもよい。
また、本発明を適用して製造される半導体パッケージについては、上記図１に示す半導体パッケージ１の構成に限らず、例えば、ＭＣＰ（Multi Chip Package）と呼ばれる１つのパッケージ基板に複数の半導体チップが実装されたものに対しても本発明を適用して効率良く製造することが可能である。
また、本発明を適用して製造される半導体パッケージについては、上記図１に示すＢＧＡ型の半導体パッケージ１の構成に限らず、例えば、ＬＧＡ（Land Grid Array）型やＣＳＰ(Chip Size Package)型などであってもよい。
また、半導体チップが実装されるパッケージ基材については、上記パッケージ基板２や母パッケージ基板２０のようなプリント配線板からなるものに限らず、例えば可撓性を有するフレキシブルプリント配線板からなるものであってもよい。この場合、例えばポリイミドからなるフレキシブルプリント配線板を用いた場合には、第２の封止樹脂４ａは、このポリイミド樹脂の熱膨張率（線膨張係数α）に合せて、その線膨張係数αが２０×１０−６〜２５×１０−６／℃程度に調整されたものを用いることが好ましい。さらに、半導体チップが実装されるパッケージ基材については、リードフレーム等であってもよい。
１…半導体パッケージ ２…パッケージ基板（パッケージ基材） ３…半導体チップ ４…封止材 ４ａ…第１のモールド樹脂 ４ｂ…第２のモールド樹脂 ５…はんだボール ６…接続パッド ７…接続ランド ８…接着層 ９…電極パッド １０…ボンディングワイヤー ２０…母パッケージ基板 ２１…吸着機構 ２２…ダイシングテープ ２３…ダイシングブレード ３０…製造装置（第１の実施形態） ３１…下金型 ３２…上金型 ３３…内側金型 ３３ａ…キャビティ面 ３４…嵌合凹部 ３５…プランジャー ３５ａ…第１のプランジャー ３５ｂ…第２のプランジャー ３６…収納凹部 ３７…コイルバネ（バネ部材） ３８…ヒータ ３９，３９ａ，３９ｂ…ポット部 ４０，４０ａ，４０ｂ…カル部 ４１，４１ａ，４１ｂ…ランナー部 ５０…製造装置（第２の実施形態） Ｓ１…第１のキャビティ空間 Ｓ２…第２のキャビティ空間

Claims (9)

  1. 半導体チップがパッケージ基材の上に実装されて、このパッケージ基材の実装面側が少なくとも前記半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により封止されたパッケージ構造を有する半導体パッケージの製造装置であって、
    前記パッケージ基材の実装面とは反対の面に対向して、前記半導体チップが実装されたパッケージ基材を保持する下金型と、
    前記パッケージ基材の実装面に対向して、前記下金型に対して相対的に接離自在に配設される上金型と、
    前記上金型の前記パッケージ基材と対向する面側に配置されて、前記パッケージ基材と対向するキャビティ面を構成すると共に、前記第１のモールド樹脂が充填される第１のキャビティ空間を形成する第１の位置と、前記第２のモールド樹脂が充填される第２のキャビティ空間を形成する第２の位置との間で移動操作される内側金型と、
    前記下金型側に設けられて、前記第１又は第２のキャビティ空間に加熱溶融された第１又は第２のモールド樹脂を充填させるプランジャーとを備え、
    前記下金型に対して前記上金型を型締めした状態において、前記第１の位置に前記内側金型を位置させることによって、前記第１のキャビティ空間を形成し、この第１のキャビティ空間に前記第１のモールド樹脂を充填した後、前記第２の位置に前記内側金型を移動させることによって、前記第２のキャビティ空間を形成し、この第２のキャビティ空間に前記第２のモールド樹脂を充填することを特徴とする半導体パッケージの製造装置。
  2. 前記第１のキャビティ空間に加熱溶融された第１のモールド樹脂を充填させる第１のプランジャーと、前記第２のキャビティ空間に加熱溶融された第２のモールド樹脂を充填させる第２のプランジャーとを備えることを特徴とする請求項１に記載の半導体パッケージの製造装置。
  3. 前記上金型は、前記型締めした状態において、前記第１のプランジャーから前記第１のキャビティ空間へと加熱溶融された第１のモールド樹脂を導く第１の流路と、前記第２のプランジャーから前記第２のキャビティ空間へと加熱溶融された第２のモールド樹脂を導く第２の流路とを形成し、
    前記内側金型は、前記第１の位置において前記第２の流路を遮断する遮断壁を有すると共に、当該内側金型が前記第２の位置に移動したときに、前記遮断壁が前記第２の流路を開放することを特徴とする請求項２に記載の半導体パッケージの製造装置。
  4. 前記上金型の前記パッケージ基材と対向する面側に設けられて、前記内側金型を前記第１の位置と前記第２の位置との間で移動自在に収納する収納凹部と、
    前記収納凹部の底面と前記内側金型との間に配置されて、前記内側金型を前記第１の位置に向かって付勢するバネ部材とを備えることを特徴とする請求項１〜３の何れか一項に記載の半導体パッケージの製造装置。
  5. 前記下金型の前記パッケージ基材と対向する面に前記パッケージ基材を嵌め込む嵌合凹部が設けられていることを特徴とする請求項１〜４の何れか一項に記載の半導体パッケージの製造装置。
  6. 前記下金型、前記上金型、前記内側金型を加熱するヒータを備えることを特徴とする請求項１〜５の何れか一項に記載の半導体パッケージの製造装置。
  7. 半導体チップがパッケージ基材の上に実装されて、このパッケージ基材の実装面側が少なくとも前記半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により封止されたパッケージ構造を有する半導体パッケージの製造方法であって、
    前記パッケージ基材となる部分が複数並んで形成された母基材の各パッケージ基材となる部分の実装面に半導体チップを実装する工程と、
    前記半導体チップを覆う第１のモールド樹脂と、この第１のモールド樹脂を覆う第２のモールド樹脂とからなる封止材により、少なくとも前記母基材の各パッケージ基材となる部分の実装面を封止する工程と、
    前記母基材を切断することによって個々の半導体パッケージに分割する工程とを有し、
    前記母基材を封止材により封止する工程において、請求項１〜６の何れか一項に記載の製造装置を用いることを特徴とする半導体パッケージの製造方法。
  8. 前記半導体チップを実装する工程において、前記各半導体チップに設けられた電極パッドと、前記各パッケージ基材となる部分に設けられた接続パッドとをボンディングワイヤーを介して電気的に接続することを特徴とする請求項７に記載の半導体パッケージの製造方法。
  9. 前記母基材を切断する工程の前に、前記母基材の各パッケージ基材となる部分の実装面とは反対側の面にはんだボールを設ける工程を有することを特徴とする請求項７又は８に記載の半導体パッケージの製造方法。
JP2010115537A 2010-05-19 2010-05-19 半導体パッケージの製造装置及び製造方法 Pending JP2011243801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010115537A JP2011243801A (ja) 2010-05-19 2010-05-19 半導体パッケージの製造装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010115537A JP2011243801A (ja) 2010-05-19 2010-05-19 半導体パッケージの製造装置及び製造方法

Publications (1)

Publication Number Publication Date
JP2011243801A true JP2011243801A (ja) 2011-12-01

Family

ID=45410151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010115537A Pending JP2011243801A (ja) 2010-05-19 2010-05-19 半導体パッケージの製造装置及び製造方法

Country Status (1)

Country Link
JP (1) JP2011243801A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039024A (ja) * 2010-08-11 2012-02-23 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体製造装置
JP2014103187A (ja) * 2012-11-19 2014-06-05 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置
JP2014222711A (ja) * 2013-05-13 2014-11-27 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
US9847237B2 (en) 2014-02-27 2017-12-19 Toyota Jidosha Kabushiki Kaisha Method and apparatus for manufacturing semiconductor module
CN108140619A (zh) * 2015-11-16 2018-06-08 惠普发展公司，有限责任合伙企业 电路封装
CN109830477A (zh) * 2019-03-01 2019-05-31 苏州日月新半导体有限公司 集成电路封装体及其制造方法与注塑治具
JPWO2019038906A1 (ja) * 2017-08-25 2019-11-07 三菱電機株式会社 パワー半導体装置およびパワー半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039024A (ja) * 2010-08-11 2012-02-23 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体製造装置
JP2014103187A (ja) * 2012-11-19 2014-06-05 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
US9287174B2 (en) 2012-11-19 2016-03-15 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
JP2014116409A (ja) * 2012-12-07 2014-06-26 Denso Corp 電子装置
JP2014222711A (ja) * 2013-05-13 2014-11-27 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
US9847237B2 (en) 2014-02-27 2017-12-19 Toyota Jidosha Kabushiki Kaisha Method and apparatus for manufacturing semiconductor module
CN108140619A (zh) * 2015-11-16 2018-06-08 惠普发展公司，有限责任合伙企业 电路封装
JP2018531507A (ja) * 2015-11-16 2018-10-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 回路パッケージ
US10559512B2 (en) 2015-11-16 2020-02-11 Hewlett-Packard Development Company, L.P. Circuit package
CN108140619B (zh) * 2015-11-16 2021-08-06 惠普发展公司，有限责任合伙企业 电路封装
US11183437B2 (en) 2015-11-16 2021-11-23 Hewlett-Packard Development Company, L.P. Circuit package
JPWO2019038906A1 (ja) * 2017-08-25 2019-11-07 三菱電機株式会社 パワー半導体装置およびパワー半導体装置の製造方法
CN109830477A (zh) * 2019-03-01 2019-05-31 苏州日月新半导体有限公司 集成电路封装体及其制造方法与注塑治具

Similar Documents

Publication Publication Date Title
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
JP5271886B2 (ja) 半導体装置およびその製造方法
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US20110057327A1 (en) Semiconductor device and method of manufacturing the same
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US20080251949A1 (en) Molding apparatus, molded semiconductor package using multi-layered film, fabricating and molding method for fabricating the same
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
JP2010010301A (ja) 半導体装置及びその製造方法
JP2012212786A (ja) 半導体装置の製造方法
JP5830847B2 (ja) 半導体装置の製造方法及び接合方法
TWI671829B (zh) 半導體裝置之製造方法
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
US20170034916A1 (en) Multi-chip module and method for manufacturing same
US8873247B2 (en) Device and manufacturing method of the same
US20050106786A1 (en) Method of manufacturing a semiconductor device
JP2014027216A (ja) 半導体装置およびその製造方法
JP2010135501A (ja) 半導体装置の製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
JP4889359B2 (ja) 電子装置
JP2012015446A (ja) 半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device