CN108140619B - 电路封装 - Google Patents

电路封装 Download PDF

Info

Publication number
CN108140619B
CN108140619B CN201580083526.3A CN201580083526A CN108140619B CN 108140619 B CN108140619 B CN 108140619B CN 201580083526 A CN201580083526 A CN 201580083526A CN 108140619 B CN108140619 B CN 108140619B
Authority
CN
China
Prior art keywords
emc
circuit
package
circuit device
cte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580083526.3A
Other languages
English (en)
Other versions
CN108140619A (zh
Inventor
陈健华
M·W·坎比
S·法拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN108140619A publication Critical patent/CN108140619A/zh
Application granted granted Critical
Publication of CN108140619B publication Critical patent/CN108140619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

一种模制电路的方法可以包括：在腔体上沉积第一环氧树脂模制化合物(EMC)，当第一EMC在预定时间段上胶化时，在第一EMC上沉积第二EMC，以及将电路沉积在第一环氧树脂模制化合物和第二环氧树脂模制化合物中的至少一个中。一种电路封装可以包括封装和该封装中的电路器件，其中封装包括具有第一CTE的第一EMC和具有比第一CTE更高的第二CTE的第二EMC，在允许第一EMC胶化成预定程度之后，第二EMC被分配到第一EMC上。

Description

电路封装
背景技术
诸如集成电路之类的电路时常被封装在环氧树脂模制化合物(EMC)封装中来支持和保护该电路。通常，EMC包括环氧化物官能团。
附图说明
附图图示了本文中所描述的原理的各种示例，并且该附图是说明书的一部分。所图示的示例仅为了说明而给出，并且不限制权利要求的范围。
图1是根据本文中所描述的原理的一个示例的电路封装的框图。
图2是根据本文中所描述的原理的一个示例的电路封装的框图。
图3是根据本文中所描述的原理的一个示例的电路封装的框图。
图4是根据本文中所描述的原理的一个示例的电路封装的框图。
图5是根据本文中所描述的原理的一个示例的包括封装和多个电路器件的电路封装的框图。
图6是根据本文中所描述的原理的一个示例的电路封装的框图。
图7是根据本文中所描述的原理的一个示例的电路封装的框图。
图8和图9是根据本文中所描述的原理的一个示例的分别以横截面侧视图和顶视图示出板状流体电路封装的框图。
图10是示出了根据本文中所描述的原理的一个示例的模制电路的方法的流程图。
图11A-11C是示出了根据本文中所描述的原理的一个示例的图10的模制电路的方法的框图；
图12是示出了根据本文中所描述的原理的一个示例的形成流体电路封装的方法的流程图。
遍及附图，相同的附图标记标明类似的但不一定相同的元件。
具体实施方式
如上文所提到的，诸如集成电路之类的电路可以被封装在环氧树脂模制化合物(EMC)中。板翘曲控制是扇出型晶圆级封装(FO-WLP)应用的一个挑战。集成电路(IC)封装产业已经实现了多种技术来解决板翘曲问题，包括低温模制过程(在～130℃或更低的温度下进行的过程)、更薄的硅管芯、更低热膨胀系数(CTE)环氧树脂模制化合物(EMC)、在冷却期间夹紧，除了别的以外。这一问题可能在封装的形成期间出现，其中当EMC的冷却和凝固时在电路和EMC之间不同的热膨胀系数(CTE)可能使被封装的电路翘曲或弯曲。
本说明书因此描述了一种模制电路的方法，该方法包括在腔体上沉积第一环氧树脂模制化合物(EMC)，当第一EMC在预定时间段上胶化时，在第一EMC上沉积第二EMC，以及将电路沉积在第一环氧树脂模塑化合物和第二环氧树脂模塑化合物中的至少一个中。
本说明书进一步描述了一种电路封装，其包括封装和封装中的电路器件，其中封装包括具有第一CTE的第一EMC和具有比第一CTE更高的第二CTE的第二EMC，在允许第一EMC胶化到预定程度之后将该第二EMC分配到第一EMC上。
本说明书进一步描述了一种形成流体电路封装的方法，包括：在腔体上沉积第一环氧树脂模制化合物(EMC)，该第一EMC具有限定于其中的多个流体孔；将第一EMC冷却直到该第一EMC胶化；在第一EMC上沉积第二EMC；以及将多个流体电路器件沉积到第二EMC中，其中该多个流体孔与流体电路器件的布局对齐。
如在本说明书和所附权利要求中所使用的，术语“环氧树脂模制化合物(EMC)”在本文中被宽泛地定义为包括至少一种环氧化物官能团的任意材料。在一个示例中，EMC是自交联环氧树脂。在该示例中，EMC可以通过催化均聚来固化。在另一示例中，EMC可以是使用共反应物来固化聚环氧化物的聚环氧化物。在这些示例中，EMC的固化创建了具有高机械属性以及耐高温和耐化学性的热固性聚合物。
此外，如在本说明书以及所附权利要求中所使用的，术语“凝胶”意指要被理解为在处于稳态时显现出无流动的稀释交联体系。术语“凝胶”还可以意指物质形成为凝胶的过程。
此外，如在本说明书和所附权利要求书中所使用的，术语“多个”或类似的语言意指被宽泛地理解为包括1到无穷的任意正数。
在以下描述中，出于解释的目的，阐释了多个特定细节以便提供对本系统和方法的透彻理解。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本装置、系统和方法。在说明书中对“示例”或类似语言的引用意指如所描述的那样包括了结合该示例所描述的特定特征、结构或特性，但是在其他示例中可能不包括该特定特征、结构或特性。
现在转到附图，图1是根据本文中所描述的原理的一个示例的电路封装(1)的框图。电路封装(1)可以包括电路器件(3)和封装(5)。封装(5)用来支撑和保护电路器件(3)。在示例中，附加的电路可以贯穿该封装(5)，被连接到电路器件(3)。
在示例中，封装(5)包括具有第一CTE(热膨胀系数)的第一环氧树脂模制化合物(EMC)(7)和具有第二CTE的第二EMC(9)。在示例中，第二CTE高于第一CTE。在示例中，第二CTE低于第一CTE。第二EMC(9)可以被分配为例如与电路器件(3)相邻，以便影响包括电路器件(3)的电路封装(1)的表面附近的弯曲。
在一个示例中，电路封装(1)基本上是板状的。该板状电路封装(1)可以具有前表面(F)和后表面(B)。电路器件(3)和第二EMC(9)二者都可以在前表面(F)附近延伸。在图1所图示的示例中，第二EMC(9)在与电路器件(3)相同的平面(X-Y)中延伸，其中平面(X-Y)平行于板的前表面(F)和后表面(B)并且在前表面(F)附近延伸。在示例中，由第一EMC(7)来形成封装(5)的大部分体积。在所图示的示例中，第一EMC(7)在第二EMC(9)下方一直延伸到后表面(B)。
电路封装(1)从其在后表面(B)和前表面(F)之间具有比其宽度(W)或长度相对更小的厚度(T)的意义上说具有板状。在一个示例中，电路封装(1)的厚度(T)可以是其宽度(W)和/或长度的至多五分之一或者至多十分之一小(在图1中，长度延伸到页面中)。在图1中，厚度在Z方向上延伸，同时长度和宽度(W)平行与X-Y平面延伸。
电路器件(3)可以包括金属和/或诸如硅之类的半导体部件。电路器件(3)可以具有比第一EMC(7)更低的CTE。在示例中，电路器件(3)可以包括温度上升每℃大约百万分之3.1(ppm/C)。
在多个示例中，电路封装(1)通过压模来制造。在多个示例中，在将电路器件(3)压模在封装(5)中之前，以颗粒形式、粉末形式、分层形式和/或B阶片材形式来提供EMC(7、9)。压模例如可以涉及在模具中对层、片材或颗粒EMC(7、9)进行加热，压缩多个电路器件(3)和化合物来形成电路封装(1)，以及冷却封装(1)和/或允许封装(1)冷却。如将在下文详细描述的，用来形成电路封装的方法可以包括：首先将第一EMC(7)的层沉积到腔体中以及允许第一EMC(7)的该层进行胶化。在冷却过程期间，EMC可以进行凝固，从而形成坚硬的基板。在一个示例中，第一EMC(7)的层进行胶化的时间量可以在20秒到60秒之间。在一个示例中，第一EMC(7)的层进行胶化的时间可以在5秒到60秒之间。在这一时间中，第一EMC(7)中的一些可以比其他更快地固化，以及第一EMC(7)可以基于第一EMC(7)的加热与EMC(7)的冷却之间已经经过的时间而处于变化的固化点或凝固点处。在一些时间点处，第一EMC(7)可以形成凝胶，以使得第一EMC(7)是半硬的。这可以允许在两种EMC(7、9)没有混合的情况下将第二EMC(9)沉积到第一EMC(7)上，或者至少避免第一EMC(7)和第二EMC(9)的均匀混合物变成均匀混合物。此外，允许第一EMC(7)进行胶化可以允许例如电路器件(3)穿过第二EMC(9)进行插入并且插入到第一EMC(7)中。
在多个示例中，电路器件(3)可以包括导体和/或半导体材料。在这一示例中，电路器件(3)的热膨胀系数(CTE)和第一EMC(7)的CTE可以是不同的。作为这些不同的CTE的结果，如果电路器件(3)将被单独封装在第一EMC(7)中，则可能在电路封装(1)的冷却期间发生翘曲。
在本公开所呈现的多个示例中，在一个示例中，具有比第一EMC(7)的CTE相对更高的CTE的第二EMC(9)被沉积为与电路器件(3)相邻来控制所述翘曲或弯曲。在多个示例中，将第二EMC(9)以预定的量(例如，厚度、表面)和位置分配在电路器件(3)附近，以便影响在前表面(F)附近结合了电路器件(3)和第二EMC(9)两者的封装(1)的“复合”部分的总体CTE。例如，复合部分的CTE可以是使得复合部分的热膨胀补偿反面后部的热膨胀，该后部可以基本上由第一EMC(7)组成。
在多个示例中，当电路器件(3)被封装在单个EMC中时，所得电路封装(3)可以弯曲成以下形状：该形状在电路器件(3)所位于的前表面(F)处是凸的，以及在反面后表面(B)处是凹的。为了对抗这样的弯曲，在一个示例中，可以将具有比第一EMC(7)更高CTE的第二EMC(9)的层分配在多个电路器件(3)附近。通过分配第二EMC(9)的层，在冷却期间复合层的总体热膨胀(或收缩)可以与后表面(B)附近的热膨胀类似或者具有相反的形状。由此第二EMC(9)的层可以补偿后表面附近的变形。可以改变第二EMC(9)和第一EMC(7)的位置、形状和量来控制电路封装(1)的弯曲或翘曲。此外，可以改变第二EMC(9)和第一EMC(7)的CTE来进一步控制电路封装(1)的弯曲和翘曲。通过对压模的电路封装中的板弯曲进行控制，可以减轻某些设计约束，诸如电路器件厚度(对比长度和宽度)、封装中电路器件的数量、封装厚度、模具温度设定、在诸如电再分散层(RDL)制造过程之类的压模下游的基板处理、冷却期间的封装夹紧等等。此外，下文对示例电路封装进行了描述。
图2是根据本文中所描述的原理的一个示例的电路封装(101)的框图。电路封装(101)可以是板状的，并且包括封装(105)和电路器件(103)。电路封装(101)包括第二EMC(109)的相对薄的第二层，其被分配在第一EMC(107)的第一层上。在一个示例中，第二EMC(109)具有比第一EMC(107)更高的CTE。在这一示例中，第二EMC(109)可以具有比第一EMC(107)更低的填料密度或填料直径。电路器件(103)在前表面(F)中延伸或在其附近延伸。第二EMC(109)的第二层在与电路器件(103)相同的平面(X-Y)中延伸。平面X-Y平行于电路封装(101)的前表面(F)和后表面(B)在前表面(F)附近延伸。在一个示例中，第一EMC(107)形成封装105的块体以及形成封装(105)的后表面B。
可以通过改变化合物中的填料的重量百分比(也被称为填料密度)来更改第一EMC(107)和第二EMC(109)的CTE。在一个示例中，EMC材料的CTE与填料含量成反比。在一个示例中，填料可以是硅石。遍及本说明书，可以提供其中某些EMC可以包括不同CTE的某些示例。本说明书预料到的是，为了更改任意EMC，可以将具有某些填料直径、长度和/或重量的CTE填料添加到EMC。在另一示例中，EMC之间的不同CTE可以取决于所添加的填料或其他组分的体积百分比。例如，填料直径可以影响激光烧蚀或切割的板部分的某些表面特性。
在图2中示出的示例中，第二EMC(109)的第二层比电路器件(103)的高度更薄，以使得电路器件(103)的前部(111)在第二EMC(109)中延伸，同时电路器件(103)的后部(113)在第一EMC(107)中延伸，该第一EMC(107)在第二EMC(109)下方延伸。在压模期间，例如，可以将电路器件(103)沉积到第二EMC(109)中并且部分通过第二EMC(109)，以使得后部(113)位于第一EMC(107)中。这一示例可以在下述情况下起作用：与第一EMC(107)层相比具有相对高的CTE的EMC(109)的薄切片要被用来控制板弯曲。
图3是根据本文中所描述的原理的一个示例的电路封装(201)的框图。电路封装(201)可以是板状的并且可以包括封装(205)和封装(205)中的电路器件(203)。电路封装(201)具有前表面(F)和后表面(B)。封装(205)可以包括具有第一CTE的第一EMC(207)和具有第二CTE的第二EMC(209)的多层。在一个示例中，第二EMC(209)可以具有比第一EMC(207)的CTE值更高的CTE值。第二EMC(209)的层在电路器件(203)附近以及在前表面(F)附近、平行于通过电路器件(203)的平面(X-Y)进行延伸。在图3中，第二EMC(209)在电路器件(203)下面以及平面(X-Y)下面延伸。第一EMC(207)的两个层(207A、207B)可以分别沿着第二EMC(209)的前侧面和后侧面延伸。第一EMC(207)的相对薄的层(207A)在前表面(F)处以及平行于前表面(F)在与电路器件(203)相同的平面(X-Y)中延伸。在示例中，电路器件(203)完全被沉积在第一EMC(207)的该层(207A)中。第一EMC(207)的后层(207B)(其可以表示封装(205)的大部分体积)可以在封装(205)的后面在第二EMC(209)的相反侧面上延伸。因而，相对于单个环氧树脂化合物的封装，总体板翘曲可以被控制或减少。
在图3的示例中，第二EMC(209)可以补偿可能原本由电路器件(203)和第一EMC(207)的不同CTE所引起的弯曲。例如，第二EMC(209)足够靠近前表面(F)和/或电路器件(203)来影响压模封装(201)的前表面(F)附近的总体热膨胀、补偿压模封装(201)的后表面(B)附近的热膨胀。
在类似于图3的另一示例中，第一EMC(207)的前环氧树脂模制化合物层(207A)可以是更薄的，以及第二EMC(209)层可以被向上移动以使得其接触电路器件(203)。然后可以将电路器件(203)的后部(213)分配在第二EMC(209)中以及将电路器件(203)的前部分配在第一EMC(207)中。
图4是根据本文中所描述的原理的一个示例的电路封装(301)的框图。电路封装(301)可以包括电路器件(303)和封装(305)。封装(305)包括后表面(B)附近的第一EMC(307)和前表面(F)附近的第二EMC(309)，其中在一个示例中，第二EMC(309)具有比第一EMC(307)更高的CTE值。在一个示例中，第一EMC(307)的CTE具有比第二EMC(309)更高的CTE值。第二EMC(309)可以被分配在平面(X-Y)中，该平面(X-Y)在前表面(F)附近平行于电路封装(301)的前表面(F)和后表面(B)延伸穿过电路器件(303)。第一EMC(307)被分配在后表面(B)附近。
封装(305)的CTE逐渐降低，例如从前表面(F)到后表面(B)逐级或层(A、B)降低。CTE可以在远离电路器件层(315)的方向(G)上降低，例如在垂直于通过电路器件(303)的所述平面(X-Y)的方向上降低。在其他示例中，如用虚线箭头(G、G1)所图示的，环氧树脂模制化合物(307、309)被分配在封装(305)中，以使得CTE在远离电路器件(303)的多个方向(G、G1)上降低。在示例中，封装(305)包含：在后表面(B)附近具有第一CTE的100％第一EMC(307)以及在前表面(F)附近具有第二CTE的100％第二EMC(309)。
图5是根据本文中所描述的原理的一个示例的包括封装(405)和多个电路器件(403)的电路封装(401)的框图。电路封装(401)包括电路器件层(415)中的电路器件(403)的阵列(417)。可以在电路封装(401)的前表面(F)附近提供电路器件层(415)。在电路器件层(415)中，电路器件阵列(417)的电路器件(403)彼此紧邻进行延伸，例如以列和/或行进行延伸。在示例中，电路器件(403)一直延伸到前表面(F)。
封装(405)可以包括第一EMC(407)和具有比第一化合物更高的CTE的第二EMC(409)。在图5中示出的示例中，第一EMC(407)在后表面(B)附近形成封装(405)的后部。在示例中，第一EMC(407)可以形成封装(405)的材料的块体。第二EMC(409)在与电路器件阵列(417)相同的平面(X-Y)中在前表面(F)附近延伸。
电路器件阵列(417)可以被应用到本说明的每个示例。例如，图1-4的每个示例中的各个电路器件(3、103、203、303)中的每个可以是如图5中的电路器件的阵列(417)，其中阵列(417)在相应的第一EMC(407)层和/或第二EMC(409)层中延伸。
图6是根据本文中所描述的一个示例的电路封装的框图。图7是根据本文中所描述的原理的一个示例的电路封装的框图。图6和图7图示了电路封装(501、601)的示例，其中在一个示例中，具有更高CTE的第二EMC(509、609)在前表面(F)附近在通过电路器件(503、603)的平面(X-Y)中被图案化在第一EMC(507、607)中。在这些示例中，图案可以被理解为跨越小于板表面整体的选择性部分的第二EMC(509、609)。此处，第一EMC(507、607)跨越整个板表面。在图6中，电路器件(503)可以被分配在第二EMC(509)中。在图7中，电路器件(603)可以被分配在第一EMC(607)中，以及第二EMC(609)紧邻电路阵列(617)以及紧邻第一EMC(607)且在第一EMC(607)的顶部上进行延伸。在两个示例中，第二环氧树脂模制化合物(509、609)可以在电路器件层(515、615)中在电路器件(503、603)附近延伸，并且可以由此补偿潜在的弯曲，该潜在的弯曲可能原本由电路器件阵列(517、617)与第一EMC(507、607)之间的不同热膨胀而引发。
图8和图9是根据本文中所描述的原理的一个示例分别以横截面侧视图和顶视图示出的板状流体电路封装(701)的框图。流体电路封装(701)分别包括第一EMC(707)和第二EMC(709)的封装(705)，其中在一个示例中，第二EMC(709)具有比第一EMC(707)更高的CTE。在一个示例中，第二EMC(709)具有比第一EMC(707)更低的CTE。将流体电路器件(703)的阵列(717)在前表面(F)附近分配在电路器件层(715)中。在这一示例中，电路器件层(715)限定了前表面F。
流体电路封装(701)可以是高精度数码液体分配模块的部件，诸如用于二维或三维打印的介质宽阵列打印杆。流体电路器件(703)可以被成型为如同相对薄的薄片(sliver)，以及可以包括硅材料。电路器件(703)中的每个可以包括用以传输流体的通道(719)(图8)。在示例中，流体电路器件(703)包括处于通道(719)的相应端处的喷嘴。诸如电阻器之类的某些致动器可以被限定在喷嘴附近的通道(719)中，例如限定在通道的相应腔室部分中。喷嘴的阵列(721)可以通向前表面(F)(图9)。一行喷嘴的喷嘴密度可以例如是大约至少每英寸300个喷嘴、至少每英寸900个喷嘴、至少每英寸1200个喷嘴、或更多。在示例中，每个流体电路器件(703)被提供有至少两个喷嘴阵列(721)。在另外的实施例中，除了是相对薄的，流体电路器件(703)具有相对小的宽度(W)和相对长的长度(L)。例如长度(L)与宽度(W)的比率可以是至少约25∶1或至少50∶1。流体电路器件(703)可以被布置在两行(R)中，以使得后续的喷嘴阵列(721)在相对行(R)中重叠，以便如从垂直于流体电路器件(703)的所述长度(L)的侧面方向(D)所看到的那样具有喷嘴阵列的连续覆盖范围，如由图9最佳地图示的。
封装(705)可以包括以流体孔(723)形式的过孔(through bore)，以将流体传递到流体电路器件(703)中的每个。在示例中，流体孔(723)的平均横截面直径大于流体电路器件(703)的流体通道(719)的平均横截面直径。流体孔(723)通向封装(705)的后表面(B)，并且通往流体电路器件(703)中的每个。流体孔(723)的阵列(723A)可以平行于喷嘴阵列721中的每个而延伸到附图中，如在图9中的流体电路器件(703)之一中由虚线所图示的。一行流体孔(723)可以将流体引导到两个喷嘴阵列(721)。流体孔(723)可以通向歧管通道，该歧管通道通往两个喷嘴阵列(721)。
在多个示例中，流体孔(723)的大部分长度(Lf)延伸穿过第一EMC(707)。例如，流体孔(723)完全在第一EMC(707)中延伸。在另一示例中，流体孔(723)的最后部分在流体电路器件(703)附近延伸穿过第二EMC(709)。
在一个示例中，封装(705)可以通过将第一EMC(707)沉积到腔体中来形成。在一个示例中，腔体可以包括在其中的多个特征，这些特征防止第一EMC占据空间。当允许第一EMC(707)进行胶化时，这些特征可以被用来形成上文所描述的流体孔(723)。在其他示例中，可以在流体电路器件(703)已经被沉积到第一EMC(707)中以及第一EMC(707)和第二EMC(709)已经变硬之后形成流体孔(723)。在这一示例中，可以经由激光烧蚀或一些其他材料移除方法来形成流体孔(723)。
图10是根据本文中所描述的原理的一个示例的模制电路的方法(800)的流程图。图11A和11B是示出了根据本文中所描述的原理的一个示例的图10的模制电路的方法的框图。该方法可以开始于在腔体(1110)上沉积(805)第一EMC(1105)。在一个示例中，第一EMC(1105)是以颗粒形式。在该示例中，方法(800)可以进一步包括在颗粒状第一EMC(1105)处于腔体(1110)中的同时加热第一EMC(1105)。在另一示例中，第一EMC(1105)可以在沉积到腔体(1110)中之前被加热。
方法(800)可以以下述步骤继续：当第一EMC(1105)在预定时间段上胶化时，在第一EMC(1105)上沉积(810)第二EMC(1115)。如上文所描述的，EMC可以在一定时间段上凝固。在一个示例中，该时间段可以是20秒到60秒之间。在一个示例中，该时间段可以是10秒与60秒之间。在一个示例中，该第一EMC(1105)可以在将第二EMC(1115)沉积到腔体(1110)中之前被加热。在示例中，由于第一EMC(1105)变硬，不允许第一EMC(1105)与第二EMC(1115)混合。在示例中，允许第一EMC(1105)在一定程度上与第二EMC(1115)混合。在该示例中，第一EMC(1105)和第二EMC(1115)被分配在封装(305)中，以使得CTE在第一EMC(1105)和第二EMC(1115)交界的位置处降低，因为第一EMC(1105)具有比第二EMC(1115)更低的CTE。
方法(800)可以以下述步骤继续：将电路(1120)沉积(815)在第一EMC(1105)和第二EMC(1115)中的至少一个中。在一个示例中，电路(1120)的沉积(815)可以通过使用模具工具(1125)来完成。模具工具(1125)可以将电路(1120)或多个电路(1120)沉积到第二EMC(1115)中，同时压缩第一EMC(1105)和第二EMC(1115)。在一个示例中，至少一个模具工具(1125)可以沉积不同成分的不同EMC的多个层。在多个示例中，模具工具(1125)可以分配不同的层厚度、层顺序以及在垂直于挤压方向的X-Y平面中将EMC图案化。
图11C是处于例如冷却阶段的流体电路封装的框图。模具工具(1125)已经将电路(1120)压模到至少第二EMC(1115)中，以及允许第一EMC(1105)和第二EMC(1115)冷却和完全凝固。所形成的电路封装(1130)的后部(BP)由第一EMC(1105)形成。在一个示例中，电路封装(1135)的大部分体积由第一EMC(1105)形成。
本说明书中所描述的方法(800)提供了一种将第一EMC(1105)与第二EMC(1115)之间的混合最小化的方法。这提供了一种有效的方法，该方法控制板的弯曲或翘曲，同时仍允许第一EMC(1105)与第二EMC(1115)之间的较小混合，以便避免可能促使脱层的两个不同的EMC层。
图12是示出了根据本文中所描述的原理的一个示例的形成流体电路封装(401)的方法(1200)的流程图。方法(1200)可以开始于在腔体(图11，1110)上沉积第一EMC(图7，707)。在一个示例中，第一EMC(图7，707)可以包括限定于其中的多个流体孔(图7，723)。如上文所描述的，在腔体(图11，1110)上限定的多个特征可以防止第一EMC(图7，707)在要形成多个流体孔(图7，723)的某些位置处聚集。如上文所描述的，这些流体孔(图7，723)可以被用来将一品脱流体从例如打印设备中的流体源输送到多个流体电路器件(图7，703)。
方法(1200)可以以下述步骤继续：加热(1210)第一EMC(图7，707)直到第一EMC(图7，707)胶化。如上文所描述的，第一EMC(图7，707)可以在从加热第一EMC(图7，707)开始的5秒到60秒内胶化。第一EMC(图7，707)的胶化防止多数第一EMC(图7，707)与在之后的过程中在第一EMC(图7，707)上沉积的第二EMC(709)混合。
方法(1200)可以以下述步骤继续：在第一EMC(图7，707)之上沉积(1215)第二EMC(图7，709)。在一个示例中，第二EMC(图7，709)具有比第一EMC(图7，707)的热膨胀系数(CTE)相对更高的CTE。在一个示例中，第二EMC(图7，709)的相对高的CTE值可以帮助抵消流体电路封装的弯曲或翘曲，该弯曲或翘曲是由于与第二EMC(图7，709)和流体电路器件(图7，703)相关联的不同CTE值所导致的。可能有挑战的是，将EMC CTE值与被用来制作流体电路器件(图7，703)的硅的CTE值进行匹配。在一个示例中，流体电路器件(图7，703)的CTE值可以是大约3.1ppm/℃。在一个示例中，EMC的CTE值可以是大约8ppm/℃。在一些示例中，CTE失配可能引起高达10mm的板弯曲。板弯曲妨碍了产品设计的各种方面，诸如硅厚度、板厚度、模制过程下游的基板处理，除了别的以外。本方法和封装允许对封装的弯曲进行相对更好的控制。在一个示例中，第二EMC(图7，709)和流体电路器件(图7，703)的有效CTE值可以等于第一EMC(图7，707)的CTE值。
方法(1200)可以以下述步骤继续：将多个流体电路器件(图7，703)沉积(1220)到第二EMC(图7，709)中。如上文所描述的，这可以通过实施模具工具(图11B，1125)来完成，该模具工具承载流体电路器件(图7，703)以及将流体电路器件(图7，703)压缩到第一EMC(图7，707)和第二EMC(图7，709)中。在压模过程期间，在第一EMC(图7，707)已经胶化以及已经在第一EMC(图7，707)上沉积(1215)第二EMC(图7，709)时，可以形成流体孔(图7，723)。两个EMC(709、707)的压缩可以提供下述时间，在该时间内两个EMC(707、709)都可以在腔体(图11，1110)的特征周围进一步胶化，从而创建上文所描述的流体孔(图7，723)。
本说明书中所描述的示例封装中的一些包括具有不同CTE的多个EMC。在示例中，本文中所描述的EMC的CTE可以由环氧树脂模制化合物中的填料的重量百分比来确定。例如，CTE与化合物中的填料浓度成反比。在一个示例中，第一环氧树脂模制化合物可以具有约90％的填料重量百分比，对应于约6ppm/C的CTE。具有这种特性的工业标准环氧树脂模制化合物的示例是来自日立化成株式会社
Figure BPA0000256972750000121
的CEL400ZHF40W。在一个示例中，第二环氧树脂模制化合物可以具有约87％的填料重量百分比以及约9ppm/C的CTE。具有这种特性的工业标准环氧树脂模制化合物的示例是CEL400ZHF40W-87。在其他示例中，第一环氧树脂模制化合物中的填料重量百分比可以在87％与91％之间。例如，第一环氧树脂模制化合物的CTE可以在约6ppm/C与9ppm/C之间。在另一示例中，第二环氧树脂模制化合物中的填料重量百分比可以在82％与87％之间。例如，第二环氧树脂模制化合物的CTE在9ppm/C与14ppm/C之间。第一环氧树脂模制化合物和第二环氧树脂模制化合物的不同CTE的不同示例分别是6ppm/C和13ppm/C。可以组成电路器件的CTE值的示例是约3.1ppm/℃。
说明书和附图描述了一种电路封装。本文中所描述的电路封装减少了电路封装的弯曲或翘曲。在形成电路封装方面的产品设计空间可以利用创建下述电路封装的能力而增加，该电路封装具有相对更大的电路厚度、电路板厚度，除了别的以外。本文中所描述的方法还允许对板弯曲或翘曲的更好控制，同时仍允许第一EMC与第二EMC之间的较小混合，以便避免可能促使脱层的两个不同的EMC层。
已经呈现前述描述来图示和描述所描述的原理的示例。该描述不意图是穷尽的或者将这些原理限制成所公开的任何精确形式。根据上述教导，许多修改和变化是可能的。

Claims (14)

1.一种模制电路的方法，其包括：
在腔体上沉积第一环氧树脂模制化合物EMC；
当所述第一EMC在预定时间段上胶化时，在所述第一EMC上沉积第二EMC；以及
将电路沉积在所述第一环氧树脂模制化合物和第二环氧树脂模制化合物中的至少一个中；
其中所述第二EMC具有比所述第一EMC更高的热导率。
2.根据权利要求1所述的方法，进一步包括：压缩和冷却所述电路以及所述第一EMC和所述第二EMC。
3.根据权利要求1所述的方法，其中所述第一EMC和第二EMC中的每个在沉积所述第一EMC和第二EMC之前被熔化。
4.根据权利要求1所述的方法，其中所述第一EMC具有比所述第二EMC更高的填料重量百分比。
5.根据权利要求1所述的方法，其中所述预定的时间段是在5秒与60秒之间。
6.根据权利要求1所述的方法，进一步包括：在所述第一环氧树脂模制化合物的相对厚的层上沉积所述第二环氧树脂模制化合物的相对薄的层。
7.根据权利要求1所述的方法，进一步包括：沉积多个第一和第二EMC层。
8.一种电路封装，其包括：
封装；以及
在所述封装中的电路器件；其中
所述封装包括具有第一CTE的第一EMC以及具有比所述第一CTE更高的第二CTE的第二EMC，在允许所述第一EMC胶化成预定程度之后，所述第二EMC被分配到所述第一EMC上；
其中所述第二EMC具有比所述第一EMC更高的热导率。
9.根据权利要求8所述的电路封装，其中所述电路器件包括流体通道，以及所述封装包括通向所述流体通道的流体孔。
10.根据权利要求8所述的电路封装，其中所述电路器件延伸穿过所述第二EMC，使得所述电路器件的后部被模制到所述第一EMC内。
11.一种形成流体电路封装的方法，其包括：
在腔体上沉积第一环氧树脂模制化合物EMC，所述第一EMC具有限定于其中的多个流体孔；
加热所述第一EMC直到所述第一EMC胶化；
在所述第一EMC上沉积第二EMC；以及
将多个流体电路器件沉积到所述第二EMC中；
其中所述多个流体孔与所述流体电路器件的布局对齐；
其中所述第二EMC具有比所述第一EMC更高的热导率。
12.根据权利要求11所述的方法，其中所述流体电路器件包括多行喷嘴。
13.根据权利要求11所述的方法，其中所述流体电路器件在包括多行流体电路器件的流体电路封装中形成阵列。
14.根据权利要求11所述的方法，其中由在所述腔体内限定的特征来形成在所述第一EMC中限定的流体孔。
CN201580083526.3A 2015-11-16 2015-11-16 电路封装 Active CN108140619B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/060841 WO2017086913A1 (en) 2015-11-16 2015-11-16 Circuit package

Publications (2)

Publication Number Publication Date
CN108140619A CN108140619A (zh) 2018-06-08
CN108140619B true CN108140619B (zh) 2021-08-06

Family

ID=58719161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083526.3A Active CN108140619B (zh) 2015-11-16 2015-11-16 电路封装

Country Status (4)

Country Link
US (2) US10559512B2 (zh)
JP (1) JP6563593B2 (zh)
CN (1) CN108140619B (zh)
WO (1) WO2017086913A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3820808A1 (en) * 2019-10-04 2021-05-19 Hewlett-Packard Development Company, L.P. Molded substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101541499A (zh) * 2007-02-27 2009-09-23 东和株式会社 发光元件的压缩成形方法
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
WO2015037349A1 (ja) * 2013-09-13 2015-03-19 富士電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000503489A (ja) 1996-11-08 2000-03-21 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 熱膨張率をコントロールするための銅層に形成された可変的穿孔密度の使用
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US7170188B2 (en) 2004-06-30 2007-01-30 Intel Corporation Package stress management
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
US7658988B2 (en) 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
KR100871707B1 (ko) 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
JP4744573B2 (ja) * 2008-01-23 2011-08-10 サンユレック株式会社 電子装置の製造方法
US20090309238A1 (en) 2008-06-13 2009-12-17 Mun Leong Loke Molded flip chip package with enhanced mold-die adhesion
JP2010135501A (ja) 2008-12-03 2010-06-17 Elpida Memory Inc 半導体装置の製造方法
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP5382693B2 (ja) * 2009-02-04 2014-01-08 アピックヤマダ株式会社 圧縮成形方法
TW201032293A (en) 2009-02-23 2010-09-01 Etron Technology Inc Moisture-proof device, moisture-proof chip, and method for increasing moisture-proof capability of chip
KR20120040536A (ko) 2010-10-19 2012-04-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101767381B1 (ko) 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101541499A (zh) * 2007-02-27 2009-09-23 东和株式会社 发光元件的压缩成形方法
JP2011243801A (ja) * 2010-05-19 2011-12-01 Elpida Memory Inc 半導体パッケージの製造装置及び製造方法
CN102543900A (zh) * 2010-12-27 2012-07-04 信越化学工业株式会社 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
WO2015037349A1 (ja) * 2013-09-13 2015-03-19 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11183437B2 (en) 2021-11-23
US20200144148A1 (en) 2020-05-07
US10559512B2 (en) 2020-02-11
WO2017086913A1 (en) 2017-05-26
CN108140619A (zh) 2018-06-08
JP6563593B2 (ja) 2019-08-21
JP2018531507A (ja) 2018-10-25
US20180269125A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
US20050272845A1 (en) Thermally conductive polymer compositions having low thermal expansion characteristics
CN105142912A (zh) 带有锯切割通道的模制流体流动结构
US7888809B2 (en) Semiconductor device and method of manufacturing the same
TWI511177B (zh) 噴墨列印之打線接合、密封劑及屏蔽
TWI568598B (zh) 印刷電路板流體噴出裝置及其製造方法
CN105006439A (zh) 半导体器件之封装方法与实施该方法的装置
CN107204296A (zh) 模制产品的制造方法及模制产品
CN108140619B (zh) 电路封装
KR102437774B1 (ko) 인쇄 회로 기판
JP6777815B2 (ja) 半導体装置の製造方法および半導体装置の中間体
CN107210235B (zh) 电路封装
JP2018531507A6 (ja) 回路パッケージ
CN105705336B (zh) 以低轮廓封装体封装键合线的方法
US10685898B2 (en) Circuit package
US10438864B2 (en) Circuit packages comprising epoxy mold compounds and methods of compression molding
CN107204332B (zh) 半导体装置及其制造方法
JP2008311558A (ja) 半導体装置の製造方法
JP2021118322A (ja) 立体印刷物とその製造方法、及び配線パターンとその製造方法
JP2016168735A (ja) 積層造形装置および積層造形方法
CN104704619A (zh) 用于电子装置的真空辅助底部填充的方法
DE102009046172A1 (de) Kühlkörper mit verbesserter Kühleffizienz, mit Kühlkörper ausgestattete Schaltung und Herstellungsverfahren hierfür
JP2003530244A (ja) 強化された物品の成形方法
CN108136780A (zh) 具有非环氧模制混料的印刷头
DE102016117776A1 (de) Verfahren zum Herstellen einer Leistungsbaugruppe mit einem Halbleiter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant