JP2018531507A6 - 回路パッケージ - Google Patents
回路パッケージ Download PDFInfo
- Publication number
- JP2018531507A6 JP2018531507A6 JP2018515769A JP2018515769A JP2018531507A6 JP 2018531507 A6 JP2018531507 A6 JP 2018531507A6 JP 2018515769 A JP2018515769 A JP 2018515769A JP 2018515769 A JP2018515769 A JP 2018515769A JP 2018531507 A6 JP2018531507 A6 JP 2018531507A6
- Authority
- JP
- Japan
- Prior art keywords
- emc
- circuit
- fluid
- cte
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 claims abstract description 47
- 150000001875 compounds Chemical class 0.000 claims abstract description 35
- 125000003700 epoxy group Chemical group 0.000 claims abstract description 32
- 239000004593 Epoxy Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000012530 fluid Substances 0.000 claims description 66
- 239000000945 filler Substances 0.000 claims description 16
- 239000000499 gel Substances 0.000 claims description 16
- 238000001816 cooling Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 26
- 238000005452 bending Methods 0.000 description 12
- 238000000748 compression moulding Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007906 compression Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000008240 homogeneous mixture Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010146 3D printing Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000001879 gelation Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
Images
Abstract
回路を成形する方法は、キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、所定の時間期間にわたって第1のEMCをゲル化する際に、第1のEMCの上に第2のEMCを堆積し、第1及び第2のエポキシモールドコンパウンドの少なくとも一方の中に回路を置くことを含むことができる。回路パッケージは、パッケージングと、パッケージング中の回路デバイスとを含み、パッケージングが、第1のCTEを有する第1のEMCと、第1のCTEより高い第2のCTEを有する第2のEMCとを含み、第1のEMCが所定の程度までゲル化することを可能にされた後に、第2のEMCが第1のEMC上へ与えられる。
【選択図】図11C
【選択図】図11C
Description
集積回路のような回路は、回路を支持および保護するためにエポキシモールドコンパウンド(Epoxy Mold Compound:EMC)パッケージにパッケージングされることが多い。多くの場合、EMCは、エポキシド官能基を含む。
添付図面は、本明細書で説明される原理の様々な例を示し、明細書の一部である。図示された例は、例示のためだけに与えられ、特許請求の範囲の範囲を制限しない。
図面の全体にわたって、同じ参照符号は、類似するが、必ずしも同一でない要素を示す。
詳細な説明
上述したように、集積回路のような回路は、エポキシモールドコンパウンド(EMC)にパッケージングされ得る。パネルの反りの制御は、ウエハーレベルのファンアウトパッケージング技術(Fan Out Wafer Level Packaging:FO−WLP)の応用形態の課題である。集積回路(IC)パッケージング産業は、パネルの反りの問題を解決するための複数の技術を実現し、係る技術には数ある中でも、低温モールド(成形)プロセス(〜130℃以下で行われるプロセス)、より薄いシリコンダイ、より低い熱膨張率(CTE)のエポキシモールドコンパウンド(EMC)、冷却中のクランプ留めが含まれる。当該問題はパッケージングの形成中に生じる可能性があり、この場合、回路とEMCの間での異なる熱膨張率(CTE)が、EMCの固形化処理および冷却の際にパッケージングされた回路を反らせる又は曲げる可能性がある。
上述したように、集積回路のような回路は、エポキシモールドコンパウンド(EMC)にパッケージングされ得る。パネルの反りの制御は、ウエハーレベルのファンアウトパッケージング技術(Fan Out Wafer Level Packaging:FO−WLP)の応用形態の課題である。集積回路(IC)パッケージング産業は、パネルの反りの問題を解決するための複数の技術を実現し、係る技術には数ある中でも、低温モールド(成形)プロセス(〜130℃以下で行われるプロセス)、より薄いシリコンダイ、より低い熱膨張率(CTE)のエポキシモールドコンパウンド(EMC)、冷却中のクランプ留めが含まれる。当該問題はパッケージングの形成中に生じる可能性があり、この場合、回路とEMCの間での異なる熱膨張率(CTE)が、EMCの固形化処理および冷却の際にパッケージングされた回路を反らせる又は曲げる可能性がある。
従って、本明細書は、回路を成形する方法を説明し、その方法は、キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、所定の時間期間にわたって第1のEMCをゲル化する際に、第1のEMCの上に第2のEMCを堆積し、第1及び第2のエポキシモールドコンパウンドの少なくとも一方の中に回路を置くことを含む。
本明細書は更に、回路パッケージを説明し、その回路パッケージは、パッケージングと、パッケージング中の回路デバイスとを含み、パッケージングが、第1のCTEを有する第1のEMCと、第1のCTEより高い第2のCTEを有する第2のEMCとを含み、第1のEMCが所定の程度までゲル化することを可能にされた後に、第2のEMCが第1のEMC上へ与えられる。
本明細書は更に、流体回路パッケージを形成する方法を説明し、その方法は、キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、第1のEMCが内部に画定された多数の流体穴部を有し、第1のEMCがゲル化するまで第1のEMCを冷却し、第1のEMCの上に第2のEMCを堆積し、第2のEMCの中へ多数の流体回路デバイスを置くことを含み、多数の流体穴部が、流体回路デバイスの位置にそろえられている。
本明細書および添付の特許請求の範囲において使用される限り、用語「エポキシモールディングコンパウンド(EMC)」は、少なくとも1つのエポキシド官能基を含む何らかの材料として本明細書で広く定義される。一例において、EMCは自己架橋エポキシである。この例において、EMCは触媒単独重合によって硬化することができる。別の例において、EMCは、ポリエポキシドを硬化させるための共反応体を使用するポリエポキシドとすることができる。これら例におけるEMCの硬化は、高い機械的性質、及び高い温度耐性と高い耐薬品性を有する熱硬化性ポリマーを形成する。
更に、本明細書および添付の特許請求の範囲において使用される限り、用語「ゲル」は、定常状態にある際に流動性を示さない希釈された架橋系として理解されるべきであることを意味する。また、用語「ゲル」は、物質がゲルになるプロセスも意味することができる。
更に、本明細書および添付の特許請求の範囲において使用される限り、用語「多数の」又は類似の言葉は、1から無限大を含む任意の正の数として広く理解されるべきであることを意味する。
以下の説明において、説明のために、多くの特定の細部が、本システム及び方法の完全な理解を提供するために記載される。しかしながら、当業者には明らかなように、本装置、本システム及び本方法は、これら特定の細部無しに実施され得る。明細書において「例」または類似の言葉に対する言及は、その例に関連して説明される特定の特徴、構造または特性が説明されたように含まれるが、他の例において含まれないかもしれないことを意味する。
さて、図面を参照すると、図1は、本明細書で説明される原理の一例による、回路パッケージ(1)のブロック図である。回路パッケージ(1)は、回路デバイス(3)及びパッケージング(5)を含むことができる。パッケージング(5)は、回路デバイス(3)を支持および保護する働きをする。一例において、追加の回路が、パッケージング(5)の中を通されて、回路デバイス(3)に接続され得る。
一例において、パッケージング(5)は、第1のCTE(熱膨張率)を有する第1のエポキシモールドコンパウンド(EMC)(7)、及び第2のCTEを有する第2のEMC(9)を含む。一例において、第2のCTEは第1のCTEより高い。一例において、第2のCTEは第1のCTEより低い。第2のEMC(9)は、例えば、回路デバイス(3)を含む回路パッケージ(1)の面の近くの曲がりに影響を及ぼすように、回路デバイス(3)に隣接して与えられ得る。
一例において、回路パッケージ(1)は実質的に、パネル形状である。パネル形状の回路パッケージ(1)は、前面(F)及び後面(B)を有することができる。回路デバイス(3)及び第2のEMC(9)の双方は、前面(F)の近くに延在することができる。図1の図示された例において、第2のEMC(9)は回路デバイス(3)と同じ平面(X−Y)に延在し、この場合、平面(X−Y)は、パネルの前面(F)および後面(B)に平行に且つ前面(F)の近くに延在する。一例において、パッケージ(5)の体積の大部分は、第1のEMC(7)により形成される。図示された例において、第1のEMC(7)は、第2のEMC(9)より下に後面(B)まで延在する。
回路パッケージ(1)は、それがその幅(W)又は長さより比較的小さい、後面(B)と前面(F)との間の厚さ(T)を有するという意味でパネル形状を有する。一例において、回路パッケージ(1)の厚さ(T)は、その幅(W)及び/又は長さ(図1において、長さはページの中へ延びる)の少なくとも1/5、又は少なくとも1/10とすることができる。図1において、厚さは、Z方向に延びるが、長さと幅(W)はX−Y平面に平行に延びる。
回路デバイス(3)は、金属および/またはシリコンのような半導体コンポーネントを含むことができる。回路デバイス(3)は、第1のEMC(7)より低いCTEを有することができる。一例において、回路デバイス(3)は、温度において約3.1(ppm/℃)を含むことができる。
多数の例において、回路パッケージ(1)は、圧縮成形により製造される。多数の例において、パッケージング(5)の回路デバイス(3)を圧縮成形する前に、EMC(7、9)は、粒状、粉末、層状および/またはBステージシートの形態で提供される。例えば、圧縮成形は、モールド(型)内の層、シート又は粒状のEMC(7、9)を加熱し、回路パッケージ(1)を形成するために多数の回路デバイス(3)及びコンパウンドを圧縮し、冷却する及び/又はパッケージ(1)を冷却することを可能にすることを含むことができる。より詳細に後述されるように、回路パッケージを形成するために使用される方法は、第1のEMC(7)の層をキャビティ内へ最初に堆積し、第1のEMC(7)のその層をゲル化することを可能にすることを含むことができる。冷却プロセス中、EMCは、凝固して、剛性が高い基板を形成することができる。一例において、第1のEMC(7)の層がゲル化する時間量は、20秒から60秒とすることができる。一例において、第1のEMC(7)の層がゲル化する時間は、5秒から60秒とすることができる。この時、第1のEMC(7)の一部は、他よりも早く硬化する可能性があり、第1のEMC(7)は、第1のEMC(7)の加熱とEMC(7)の冷却との間で経過した時間に基づいて、様々な硬化点または凝固点にあることができる。時間内の幾つかの点において、第1のEMC(7)は、第1のEMC(7)が半硬質であるように、ゲルを形成することができる。これにより、第2のEMC(9)が、2つのEMC(7、9)が混合せずに又は第1(7)と第2のEMC(9)の均質な混合物が均質な混合物になることを少なくとも防止せずに、第1のEMC(7)上へ堆積されることを可能にすることができる。更に、第1のEMC(7)がゲル化することを可能にすることにより、例えば回路デバイス(3)が第2のEMC(9)を通り抜けて第1のEMC(7)内へ挿入されることを可能にすることができる。
多数の例において、回路デバイス(3)は、導体および/または半導体材料を含むことができる。この例において、回路デバイス(3)の熱膨張率(CTE)および第1のEMC(7)のCTEは、異なるかもしれない。これら異なるCTEの結果、反りは、回路デバイス(3)が第1のEMC(7)だけにパッケージングされる場合、回路パッケージ(1)の冷却中に生じる可能性がある。
本開示に提示された多数の例において、一例において第1のEMC(7)のCTEより比較的高いCTEを有する第2のEMC(9)が、前記反り又は曲がりを制御するために回路デバイス(3)に隣接して堆積される。多数の例において、第2のEMC(9)は、前面(F)近くの、回路デバイス(3)及び第2のEMC(9)の双方を組み込むパッケージ(1)の「複合」部分の全体としてのCTEに影響を及ぼすように、所定量(例えば、厚さ、表面)で及び回路デバイス(3)の近くの場所に与えられる。例えば、複合部分のCTEは、複合部分の熱膨張が実質的に第1のEMC(7)からなることができる反対側の後部分の熱膨張を補償するようにすることができる。
多数の例において、回路デバイス(3)が単一のEMCにパッケージングされる場合、結果としての回路パッケージ(1)は、回路デバイス(3)が位置する前面(F)において凸状であり、反対側の後面(B)において凹状である形状へと湾曲する可能性がある。係る湾曲に対抗するために、一例において第1のEMC(7)より高いCTEを有する第2のEMC(9)の層が、多数の回路デバイス(3)の近くに与えられ得る。第2のEMC(9)の層を与えることにより、冷却中の複合層の全体としての熱膨張(又は収縮)は、後面(B)の近くの熱膨張と同様とすることができ、又は逆の形状をなすことができる。それにより、第2のEMC(9)の層は、後面の近くの変形を補償することができる。第2のEMC(9)及び第1のEMC(7)の位置、形状および量は、回路パッケージ(1)の曲がり又は反りを制御するために変化することができる。更に、第2のEMC(9)及び第1のEMC(7)のCTEは、回路パッケージ(1)の曲がり又は反りを更に制御するために変化することができる。圧縮成形された回路パッケージのパネルの反りに対する制御を有することにより、特定の設計制約は緩和されることができ、係る設計制約は例えば、回路デバイスの厚さ(対長さ及び幅)、パッケージング内の回路デバイスの数、パッケージングの厚さ、成形温度の設定値、電気再配線(RDL)製造プロセスのような圧縮成形の下流を扱う基板、冷却中のパッケージングのクランプ留め、以上である。更に、回路のパッケージの例が後述される。
図2は、本明細書で説明される原理の一例による、回路パッケージ(101)のブロック図である。回路パッケージ(101)は、パネル形状とすることができ、パッケージング(105)及び回路デバイス(103)を含む。回路パッケージ(101)は、第1のEMC(107)の第1の層の上に与えられる第2のEMC(109)の比較的薄い第2の層を含む。一例において、第2のEMC(109)は、第1のEMC(107)より高いCTEを有する。この例において、第2のEMC(109)は、第1のEMC(107)より低い密度または径の充填剤を有することができる。回路デバイス(103)は、前面(F)に又は前面(F)の近くに延在する。第2のEMC(109)の第2の層は、回路デバイス(103)と同じ平面(X−Y)に延在する。平面(X−Y)は、回路パッケージ(101)の前面(F)及び後面(B)に平行に、前面(F)の近くに延在する。一例において、第1のEMC(107)は、パッケージング(105)の大部分を形成し、パッケージング(105)の後面(B)を形成する。
第1(107)及び第2のEMC(109)のCTEは、コンパウンドの充填剤の重量パーセント(充填剤密度とも呼ばれる)を変更することにより変えることができる。一例において、EMC材料のCTEは、充填剤の含有量に反比例する。一例において、充填剤はシリカとすることができる。この明細書の全体にわたって、特定の例が提供されることができ、この場合、特定のEMCが異なるCTEを含むことができる。本明細書は、何らかのEMCを変更するために、特定の充填剤の径、長さ、及び/又は重量を有するCTE充填剤がEMCに追加され得ることを企図する。別の例において、EMCの中で異なるCTEは、追加される充填剤または他のコンパウンドの体積百分率に依存することができる。例えば、充填剤の径は、レーザ切除または切断されるパネル部品の特定の表面特性に影響を及ぼすことができる。
図2に示された例において、第2のEMC(109)の第2の層は、回路デバイス(103)の高さより薄く、その結果、回路デバイス(103)の前部分(111)が第2のEMC(109)の中に延在するが、回路デバイス(103)の後部分(113)は、第2のEMC(109)より下に延在する第1のEMC(107)の中に延在する。例えば、圧縮成形中、回路デバイス(103)は、その後部分(113)が第1のEMC(107)に置かれるように、第2のEMC(109)の中へ及び部分的に第2のEMC(109)を通って置かれ得る。この例は、第1のEMC(107)の層に比べて比較的高いCTEを有するEMC(109)の薄い薄片がパネルの曲がりを制御するために使用されるべきである場合に、機能することができる。
図3は、本明細書で説明される原理の一例による、回路パッケージ(201)のブロック図である。回路パッケージ(201)は、パネル形状とすることができ、パッケージング(205)及びパッケージング(205)中に回路デバイス(203)を含むことができる。回路パッケージ(201)は、前面(F)及び後面(B)を有する。パッケージング(205)は、第1のCTEを有する第1のEMC(207)の層、及び第2のCTEを有する第2のEMC(209)の層を含むことができる。一例において、第2のEMC(209)は、第1のEMC(207)より高いCTE値を有することができる。第2のEMC(209)の層は、回路デバイス(203)を通る平面(X−Y)に平行に、回路デバイス(203)の近く及び前面(F)の近くに延在する。図3において、第2のEMC(209)は、回路デバイス(203)の下、及び平面(X−Y)の下に延在する。第1のEMC(207)の2つの層(207A、207B)はそれぞれ、第2のEMC(209)の前側と後側に沿って延在することができる。第1のEMC(207)の比較的薄い層(207A)が回路デバイス(203)と同じ平面(X−Y)に、及び前面(F)に且つ前面(F)に平行に延在する。当該例において、回路デバイス(203)は、第1のEMC(207)のその層(207A)中に完全に置かれる。パッケージング(205)の大部分の体積を表すことができる第1のEMC(207)の後層(207B)は、パッケージング(205)の後面において、第2のEMC(209)の反対側に延在することができる。結果として、全体としてのパネルの反りは、単一のエポキシコンパウンドのパッケージと比べて、制御または低減され得る。
図3の例において、第2のEMC(209)は、もしそうでなければ回路デバイス(203)及び第1のEMC(207)の異なるCTEにより生じる可能性がある曲がりを補償することができる。例えば、第2のEMC(209)は、前面(F)近くの全体としての熱膨張に影響を及ぼすために、及び圧縮成形されるパッケージ(201)の後面(B)の近くの熱膨張を補償するために、前面(F)及び/又は回路デバイス(203)に十分に接近している。
図3に類似した別の例において、第1のEMC(207)の前面エポキシモールドコンパウンド層(207A)はより薄くすることができ、第2のEMC(209)層が上方に移動することができ、その結果、第2のEMC(209)層が回路デバイス(203)に接触する。次いで、回路デバイス(203)の後部分(213)が第2のEMC(209)中に置かれ、回路デバイス(203)の前部分が第1のEMC(207)中に置かれることができる。
図4は、本明細書で説明される原理の一例による、回路パッケージ(301)のブロック図である。回路パッケージ(301)は、回路デバイス(303)及びパッケージング(305)を含むことができる。パッケージング(305)は、後面(B)の近くに第1のEMC(307)、及び前面(F)の近くに第2のEMC(309)を含み、この場合、一例において、第2のEMC(309)は、第1のEMC(307)より高いCTE値を有する。一例において、第1のEMC(307)のCTEは、第2のEMC(309)より高いCTE値を有する。第2のEMC(309)は、前面(F)の近くで回路パッケージ(301)の前面(F)及び後面(B)に平行に回路デバイス(303)を通って延在する平面(X−Y)に与えられ得る。第1のEMC(307)は、後面(B)の近くに与えられる。
例えば、パッケージング(305)のCTEは、前面(F)から後面(B)までの段階または層(A、B)において徐々に減少する。CTEは、回路デバイス層(315)から離れる方向(G)において、例えば回路デバイス(303)を通る前記平面(X−Y)に垂直な方向(G)おいて減少することができる。他の例において、点線矢印(G、G1)で示されたように、エポキシモールドコンパウンド(307、309)は、CTEが回路デバイス(303)から離れる複数の方向(G、G1)に減少するように、パッケージング(305)に与えられる。一例において、パッケージング(305)は、第1のCTEを有する100%の第1のEMC(307)を後面(B)の近くに、及び第2のCTEを有する100%の第2のEMC(309)を前面(F)の近くに含む。
図5は、本明細書で説明される原理の一例による、パッケージング(405)及び多数の回路デバイス(403)を含む回路パッケージ(401)のブロック図である。回路パッケージ(401)は、回路デバイス層(415)において回路デバイス(403)のアレイ(417)を含む。回路デバイス層(415)は、回路パッケージ(401)の前面(F)の近くに設けられ得る。回路デバイス層(415)において、回路デバイスアレイ(417)の回路デバイス(403)は、例えば列および/または行において互いに隣接して延びる。当該例において、回路デバイス(403)は、前面(F)まで延びる。
パッケージング(405)は、第1のEMC(407)、及び第1のコンパウンドより高いCTEを有する第2のEMC(409)を含むことができる。図5に示された例において、第1のEMC(407)は、後面(B)の近くで、パッケージング(405)の後部分を形成する。一例において、第1のEMC(407)は、パッケージング(405)の材料の大部分を形成することができる。第2のEMC(409)は、回路デバイスアレイ(417)と同じ平面(X−Y)において前面(F)の近くに延在する。
回路デバイスアレイ(417)は、本説明の例のそれぞれに適用され得る。例えば、図1〜図4の各例の個々の回路デバイス(3、103、203、303)のそれぞれは、図5のような回路デバイスのアレイ(417)とすることができ、この場合、アレイ(417)は、個々の第1(407)及び/又は第2のEMC(409)層に延びる。
図6は、本明細書で説明される原理の一例による、回路パッケージのブロック図である。図7は、本明細書で説明される原理の一例による、回路パッケージのブロック図である。図6及び図7は、回路パッケージ(501、601)の例を示し、この場合、一例においてより高いCTEの第2のEMC(509、609)が、前面(F)の近くの回路デバイス(503、603)を通る平面(X−Y)において、第1のEMC(507、607)にパターン形成される。これらの例において、パターンは、第2のEMC(509、609)がパネル表面の全体より少ない選択的な部分に広がると解釈され得る。ここで、第1のEMC(507、607)は、パネルの表面全体に広がる。図6において、回路デバイス(503)は第2のEMC(509)中に与えられ得る。図7において、回路デバイス(603)は、第1のEMC(607)中に与えられ、第2のEMC(609)は回路アレイ(617)に隣接して、及び第1のEMC(607)に隣接して且つその上に延在する。双方の例において、第2のエポキシモールドコンパウンド(509、609)は、回路デバイス層(515、615)において回路デバイス(503、603)の近くに延在することができ、それによりもしそうでなければ回路デバイスアレイ(517、617)と第1のEMC(507、607)との間の異なる熱膨張により被る可能性がある潜在的な曲がりを補償することができる。
図8及び図9はそれぞれ、本明細書で説明される原理の一例による、断面側面図および上面図においてパネル形状流体回路パッケージ(701)を示すブロック図である。流体回路パッケージ(701)は、第1及び第2のEMC(707、709)のそれぞれからなるパッケージング(705)を含み、この場合、第2のEMC(709)は、一例において、第1のEMC(707)より高いCTEを有する。一例において、第2のEMC(709)は、第1のEMC(707)より低いCTEを有する。流体回路デバイス(703)のアレイ(717)は、前面(F)の近くの回路デバイス層(715)に与えられる。この例において、回路デバイス層(715)は、前面Fを画定する。
流体回路パッケージ(701)は、二次元または三次元印刷用の媒体ワイドアレイプリントバーのような、高精度デジタル液体付着モジュールのコンポーネントとすることができる。流体回路デバイス(703)は、比較的薄い細長い小片のような形状とすることができ、シリコン材料を含むことができる。回路デバイス(703)のそれぞれは、流体を送るためのチャネル(719)を含むことができる(図8)。一例において、流体回路デバイス(703)は、チャネル(719)の個々の端部においてノズルを含む。抵抗器のような特定のアクチュエータが、ノズルの近くのチャネル(719)において、例えばチャネルの個々のチャンバ部分において画定され得る。ノズルのアレイ(721)は、前面(F)に開口していることができる(図9)。ノズルの1行のノズル密度は例えば、少なくとも約300ノズル/インチ、少なくとも600ノズル/インチ、少なくとも900ノズル/インチ、少なくとも1200ノズル/インチ、又はそれ以上とすることができる。一例において、各流体回路デバイス(703)は、少なくとも2つのノズルアレイ(721)が設けられる。比較的薄いことを除いて、更なる例において、流体回路デバイス(703)は、比較的小さい幅(W)及び長い長さ(L)を有する。例えば、長さ(L)対幅(W)の比は、少なくとも約25:1又は少なくとも50:1とすることができる。流体回路デバイス(703)は、2つの行(R)に配列されることができ、図9により最も良く示されるように、流体回路デバイス(703)の前記長さ(L)に垂直な側面方向(D)から見られた際にノズルアレイの連続的な適用範囲を有するように反対側の行(R)の後続のノズルアレイ(721)が部分的に重なるようになっている。
パッケージング(705)は、流体回路デバイス(703)のそれぞれに流体を供給するための流体穴部(723)の形態で貫通ボアを含むことができる。一例において、流体穴部(723)の平均的な断面直径は、流体回路デバイス(703)の流体チャネル(719)の平均的な断面直径より大きい。流体穴部(723)は、パッケージング(705)の後面(B)に開口しており、流体回路デバイス(703)のそれぞれにつながる。流体穴部(723)のアレイ(723A)は、図9の流体回路デバイス(703)の1つに点線により示されたように、ノズルアレイ(721)のそれぞれに平行に、図面の中へと延びることができる。流体穴部(723)の1つの行は、2つのノズルアレイ(721)に流体を導くことができる。流体穴部(723)は、双方のノズルアレイ(721)につながるマニホルドチャネルに開口していることができる。
多数の例において、流体穴部(723)の長さ(Lf)の大部分は、第1のEMC(707)を通って延びる。例えば、流体穴部(723)は、第1のEMC(707)中に完全に延びる。別の例において、流体回路デバイス(703)の近くの、流体穴部(723)の最後の部分が、第2のEMC(709)を通って延びる。
一例において、パッケージング(705)は、第1のEMC(707)をキャビティへ堆積することにより形成され得る。一例において、キャビティは、第1のEMCが空間を占有することを防止する多数の特徴要素を内部に含むことができる。これら特徴要素は、第1のEMC(707)がゲル化することを可能にされる際に上述した流体穴部(723)を形成するために使用され得る。他の例において、流体穴部(723)は、流体回路デバイス(703)が第1のEMC(707)中へ置かれて、第1(707)及び第2のEMC(709)が硬化された後に、形成され得る。この例において、流体穴部(723)は、レーザーアブレーション又は幾つかの他の材料除去方法を介して形成され得る。
図10は、本明細書で説明される原理の一例による、回路を成形する方法(800)を示す流れ図である。図11A及び図11Bは、本明細書で説明される原理の一例による、図10の回路を成形する方法を示すブロック図である。方法は、キャビティ(1110)の上に第1のEMC(1105)を堆積すること(805)から始まることができる。一例において、第1のEMC(1105)は、粒状形態である。この例において、方法(800)は更に、粒状の第1のEMC(1105)がキャビティ(1110)中にあると同時に、第1のEMC(1105)を加熱することを含むことができる。別の例において、第1のEMC(1105)は、キャビティへ堆積される前に加熱され得る。
方法(800)は、所定の時間期間にわたって第1のEMC(1105)がゲル化する際に、第1のEMC(1105)の上に第2のEMC(1115)を堆積する(810)ことを続けることができる。上述したように、EMCは、或る時間期間にわたって凝固することができる。一例において、この時間期間は20秒から60秒とすることができる。一例において、この時間期間は10秒から60秒とすることができる。一例において、第1のEMC(1105)は、キャビティ(1110)へ第2のEMC(1115)を堆積する前に加熱され得る。一例において、第1のEMC(1105)は、第1のEMC(1105)の硬化に起因して、第2のEMC(1115)と混合することを可能にされない。一例において、第1のEMC(1105)は、或る程度まで第2のEMC(1115)と混合することを可能にされる。この例において、第1のEMC(1105)及び第2のEMC(1115)は、第1のEMC(1105)が第2のEMC(1115)より低いCTEを有するので、第1のEMC(1105)及び第2のEMC(1115)が相互作用する場所において、CTEが減少するようにパッケージング(305)に与えられる。
方法(800)は、第1のEMC(1105)及び第2のEMC(1115)の少なくとも一方に回路(1120)を置くこと(815)を続けることができる。一例において、回路(1120)を置くこと(815)は、成形ツール(1125)の使用を通じて実現することができる。成形ツール(1125)は、第1のEMC(1105)及び第2のEMC(1115)を圧縮すると同時に、回路(1120)または多数の回路(1120)を第2のEMC(1115)中へ置くことができる。一例において、少なくとも1つの成形ツール(1125)は、異なる組成物からなる異なるEMCの複数の層を置くことができる。多数の例において、成形ツール(1125)は、押出方向に垂直なX−Y平面において、異なる層の厚さ、層の順序、及びパターンをEMCに与えることができる。
図11Cは、例えば冷却段階にある流体回路パッケージのブロック図である。成形ツール(1125)が、少なくとも第2のEMC(1115)へ回路(1120)を圧縮成形し、第1のEMC(1105)及び第2のEMC(1115)が冷却および完全に凝固することを可能にされる。形成された回路パッケージ(1130)の後部分(BP)は、第1のEMC(1105)により形成される。一例において、回路パッケージング(1135)の体積の大部分は、第1のEMC(1105)により形成される。
本明細書で説明された方法(800)は、第1のEMC(1105)と第2のEMC(1115)との間で混ざることを最小限にする方法を提供する。これは、層間剥離を助長する可能性がある2つの異なるEMC層を避けるために、第1のEMC(1105)と第2のEMC(1115)との間で小規模な混合を依然として許容しながら、パネルの曲がり又は反りを制御する有効な方法を提供する。
図12は、本明細書で説明される原理の一例による、流体回路パッケージ(401)を形成する方法(1200)を示す流れ図である。方法(1200)は、キャビティ(図11、1110)の上に第1のEMC(図7、707)を堆積することから始まることができる。一例において、第1のEMC(図7、707)は、内部に画定された多数の流体穴部(図7、723)を含むことができる。上述したように、キャビティ(図11、1110)に画定された多数の特徴要素は、多数の流体穴部(図7、723)が形成されるべき特定の場所において第1のEMC(図7、707)が蓄積することを防止することができる。上述したように、これら流体穴部(図7、723)を用いて、例えば印刷装置の流体源からの印刷流体を多数の流体回路デバイス(図7、703)に送ることができる。
方法(1200)は、第1のEMC(図7、707)がゲル化するまで、第1のEMC(図7、707)を加熱すること(1210)を続けることができる。上述したように、第1のEMC(図7、707)は、第1のEMC(図7、707)の加熱から5秒から60秒の範囲内でゲル化することができる。第1のEMC(図7、707)のゲル化は、第1のEMC(図7、707)の大部分が、その後のプロセスにおいて第1のEMC(図7、707)の上に堆積された第2のEMC(709)と混合することを防止する。
方法(1200)は、第1のEMC(図7、707)の上に第2のEMC(図7、709)を堆積する(1215)ことを続けることができる。一例において、第2のEMC(図7、709)は、第1のEMC(図7、707)の熱膨張率(CTE)より比較的高いCTEを有する。一例において、第2のEMC(図7、709)の比較的高いCTE値は、第2のEMC(図7、709)及び流体回路デバイス(図7、703)と関連する異なるCTE値から結果として生じる流体回路パッケージの曲がり又は反りに対抗することに役立つことができる。流体回路デバイス(図7、703)を作成するために使用されるシリコンのCTE値とEMCのCTE値を一致させることは困難であるかもしれない。一例において、流体回路デバイス(図7、703)のCTE値は、約3.1ppm/℃とすることができる。一例において、EMCのCTE値は、約8ppm/℃とすることができる。CTEの不一致は、幾つかの例において10mmまでのパネルの曲がりを生じる可能性がある。パネルの曲がりは、数ある中でも、シリコンの厚さ、パネルの厚さ、成形プロセスの下流を扱う基板のような、製品設計の様々な態様の障害となる。本方法およびパッケージングは、パッケージングの曲がりの比較的より十分な制御を可能にする。一例において、第2のEMC(図7、709)及び流体回路デバイス(図7、703)の有効なCTE値は、第1のEMC(図7、707)のCTE値に等しいかもしれない。
方法(1200)は、多数の流体回路デバイス(図7、703)を第2のEMC(図7、709)中へ置くこと(1220)を続けることができる。上述したように、これは、流体回路デバイス(図7、703)を保持する成形ツール(図11B、1125)を実施することにより行われることができ、流体回路デバイス(図7、703)を第1のEMC(図7、707)及び第2のEMC(図7、709)中へ圧縮する。圧縮成形プロセス中、流体穴部(図7、723)は、第1のEMC(図7、707)がゲル化し、第2のEMC(図7、709)が第1のEMC(図7、707)の上に堆積された(1215)際に形成され得る。2つのEMC(709、707)の圧縮は、双方のEMC(707、709)がキャビティ(図11、1110)の特徴要素の周りで更にゲル化することができることによって上述した流体穴部(図7、723)を形成する時間を提供することができる。
この明細書で説明されたパッケージングの例の幾つかは、異なるCTEを有する複数のEMCを含む。一例において、本明細書で説明されたEMCのCTEは、エポキシモールドコンパウンド中の充填剤の重量パーセントにより決定され得る。例えば、CTEは、コンパウンドの充填剤濃度に反比例する。一例において、第1のエポキシモールドコンパウンドは、約90%の充填剤の重量パーセントを有することができ、約6ppm/℃のCTEに対応する。係る特性を有する業界標準のエポキシモールドコンパウンドの例は、日立化成株式会社からのCEL400ZHF40Wである。一例において、第2のエポキシモールドコンパウンドは、約87%の充填剤の重量パーセントを有し、約9ppm/℃のCTEを有することができる。係る特性を有する業界標準のエポキシモールドコンパウンドの例は、CEL400ZHF40W-87である。他の例において、第1のエポキシモールドコンパウンドにおける充填剤の重量パーセントは、87〜91%とすることができる。例えば、第1のエポキシモールドコンパウンドのCTEは、約6〜9ppm/℃とすることができる。別の例において、第2のエポキシモールドコンパウンドにおける充填剤の重量パーセントは、82〜87%とすることができる。例えば、第2のエポキシモールドコンパウンドのCTEは、約9〜14ppm/℃とすることができる。第1及び第2のエポキシモールドコンパウンドの異なるCTEの異なる例はそれぞれ、6ppm/℃及び13ppm/℃である。回路デバイスのCTE値の例は、約3.1ppm/℃とすることができる。
明細書および図面は回路パッケージを説明する。本明細書で説明された回路パッケージは、回路パッケージの曲がり又は反りを低減する。回路パッケージの形成における製品設計空間は、数ある中でも比較的より大きな回路の厚さ、回路パネルの厚さを有する回路パッケージを形成するための能力と共に増大することができる。また、本明細書で説明された方法は、層間剥離を助長する可能性がある2つの異なるEMC層を避けるために、第1のEMCと第2のEMCとの間で小規模な混合を依然として許容しながら、パネルの曲がり又は反りをより十分に制御することを可能にする。
前述の説明は、説明される原理の例を例示および説明するために提示された。この説明は、網羅的にする、又はこれら原理を開示された任意の全く同一の形態に制限することを意図されていない。多くの変形および変更が、上記の教示に鑑みて可能である。
Claims (15)
- 回路を成形する方法であって、
キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、
所定の時間期間にわたって前記第1のEMCをゲル化する際に、前記第1のEMCの上に第2のEMCを堆積し、
前記第1及び第2のエポキシモールドコンパウンドの少なくとも一方の中に回路を置くことを含む、方法。 - 前記回路および前記エポキシモールドコンパウンドを圧縮および冷却することを更に含む、請求項1に記載の方法。
- 前記第2のエポキシモールドコンパウンドが、前記第1のエポキシモールドコンパウンドより高い熱伝導率を有する、請求項1に記載の方法。
- 前記第1及び第2のEMCのそれぞれが、前記第1及び第2のEMCの堆積より前に、溶融される、請求項1に記載の方法。
- 前記第1のEMCが、前記第2のEMCより高い重量パーセントの充填剤を有する、請求項1に記載の方法。
- 前記所定の時間期間が、5秒〜60秒である、請求項1に記載の方法。
- 前記第1のエポキシモールドコンパウンドの比較的薄い層の上に、前記第2のエポキシモールドコンパウンドの比較的薄い層を堆積することを更に含む、請求項1に記載の方法。
- 前記第1及び第2のEMCの複数の層を堆積することを更に含む、請求項1に記載の方法。
- 回路パッケージであって、
パッケージングと、
前記パッケージング中の回路デバイスとを含み、
前記パッケージングが、第1のCTEを有する第1のEMCと、前記第1のCTEより高い第2のCTEを有する第2のEMCとを含み、前記第1のEMCが所定の程度までゲル化することを可能にされた後に、前記第2のEMCが前記第1のEMC上へ与えられる、回路パッケージ - 前記回路デバイスが流体チャネルを含み、前記パッケージングが前記流体チャネルに開口している流体穴部を含む、請求項9に記載の回路パッケージ。
- 前記回路デバイスは、前記回路デバイスの後部分が前記第1のEMCの中へ成形されるように前記第2のEMCを通って延在する、請求項9に記載の回路パッケージ。
- 流体回路パッケージを形成する方法であって、
キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、前記第1のEMCが内部に画定された多数の流体穴部を有し、
前記第1のEMCがゲル化するまで前記第1のEMCを加熱し、
前記第1のEMCの上に第2のEMCを堆積し、
前記第2のEMCの中へ多数の流体回路デバイスを置くことを含み、
前記多数の流体穴部が、前記流体回路デバイスの位置とそろえられている、方法。 - 前記流体回路デバイスが、ノズルの多数の行を含む、請求項12に記載の方法。
- 前記流体回路デバイスが、前記流体回路パッケージ中に、流体回路デバイスの多数の行を含むアレイを形成する、請求項12に記載の方法。
- 前記第1のEMC中に画定された前記流体穴部が、前記キャビティ内に画定された特徴要素により形成される、請求項12に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/060841 WO2017086913A1 (en) | 2015-11-16 | 2015-11-16 | Circuit package |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018531507A JP2018531507A (ja) | 2018-10-25 |
JP2018531507A6 true JP2018531507A6 (ja) | 2018-12-13 |
JP6563593B2 JP6563593B2 (ja) | 2019-08-21 |
Family
ID=58719161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018515769A Active JP6563593B2 (ja) | 2015-11-16 | 2015-11-16 | 回路パッケージ |
Country Status (4)
Country | Link |
---|---|
US (2) | US10559512B2 (ja) |
JP (1) | JP6563593B2 (ja) |
CN (1) | CN108140619B (ja) |
WO (1) | WO2017086913A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114466749B (zh) * | 2019-10-04 | 2023-07-21 | 惠普发展公司,有限责任合伙企业 | 模制基板 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998020549A1 (en) | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Use of variable perforation density in copper layer to control cte |
US6087200A (en) * | 1998-08-13 | 2000-07-11 | Clear Logic, Inc. | Using microspheres as a stress buffer for integrated circuit prototypes |
US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
US7170188B2 (en) | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
WO2007083352A1 (ja) | 2006-01-17 | 2007-07-26 | Spansion Llc | 半導体装置およびその製造方法 |
US7658988B2 (en) | 2006-04-03 | 2010-02-09 | E. I. Du Pont De Nemours And Company | Printed circuits prepared from filled epoxy compositions |
JP2008207450A (ja) * | 2007-02-27 | 2008-09-11 | Towa Corp | 発光素子の圧縮成形方法 |
KR100871707B1 (ko) | 2007-03-30 | 2008-12-05 | 삼성전자주식회사 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
JP4744573B2 (ja) * | 2008-01-23 | 2011-08-10 | サンユレック株式会社 | 電子装置の製造方法 |
US20090309238A1 (en) | 2008-06-13 | 2009-12-17 | Mun Leong Loke | Molded flip chip package with enhanced mold-die adhesion |
JP2010135501A (ja) | 2008-12-03 | 2010-06-17 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2010165940A (ja) * | 2009-01-16 | 2010-07-29 | Shinko Electric Ind Co Ltd | 半導体素子の樹脂封止方法 |
JP5382693B2 (ja) | 2009-02-04 | 2014-01-08 | アピックヤマダ株式会社 | 圧縮成形方法 |
TW201032293A (en) | 2009-02-23 | 2010-09-01 | Etron Technology Inc | Moisture-proof device, moisture-proof chip, and method for increasing moisture-proof capability of chip |
JP2011243801A (ja) * | 2010-05-19 | 2011-12-01 | Elpida Memory Inc | 半導体パッケージの製造装置及び製造方法 |
KR20120040536A (ko) | 2010-10-19 | 2012-04-27 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US8823186B2 (en) * | 2010-12-27 | 2014-09-02 | Shin-Etsu Chemical Co., Ltd. | Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus |
KR101767381B1 (ko) | 2010-12-30 | 2017-08-11 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
JP6168153B2 (ja) * | 2013-09-13 | 2017-07-26 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-11-16 US US15/763,865 patent/US10559512B2/en active Active
- 2015-11-16 WO PCT/US2015/060841 patent/WO2017086913A1/en active Application Filing
- 2015-11-16 JP JP2018515769A patent/JP6563593B2/ja active Active
- 2015-11-16 CN CN201580083526.3A patent/CN108140619B/zh active Active
-
2020
- 2020-01-08 US US16/737,361 patent/US11183437B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11833740B2 (en) | Additively manufactured polymeric components | |
EP0790887A1 (en) | Multilayer mould apparatus and method | |
EP3341185A1 (en) | Additive manufacturing products and processes | |
CN107204296A (zh) | 模制产品的制造方法及模制产品 | |
JP6563593B2 (ja) | 回路パッケージ | |
KR102172632B1 (ko) | 반도체 패키지 모듈 제조장치 및 제조방법 | |
JP2018531507A6 (ja) | 回路パッケージ | |
KR102437774B1 (ko) | 인쇄 회로 기판 | |
US10596618B2 (en) | Method for producing heat sink | |
CN105705336B (zh) | 以低轮廓封装体封装键合线的方法 | |
JP6777815B2 (ja) | 半導体装置の製造方法および半導体装置の中間体 | |
CN107210235B (zh) | 电路封装 | |
US10685898B2 (en) | Circuit package | |
US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
WO2019163850A1 (ja) | 成形金型の製造方法、成形金型、及び樹脂成形品の製造方法 | |
JP2005158873A (ja) | 半導体装置の製造方法 | |
NL1025962C1 (nl) | Werkwijze en systeem voor het omhullen van elektronische componenten op een substraat. | |
JP6282564B2 (ja) | 半導体装置の製造方法 | |
AU688986B2 (en) | Multilayer mould apparatus and method | |
JP2003530244A (ja) | 強化された物品の成形方法 | |
JP2011249450A (ja) | 半導体装置の製造方法 |