JP2011249450A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011249450A
JP2011249450A JP2010119236A JP2010119236A JP2011249450A JP 2011249450 A JP2011249450 A JP 2011249450A JP 2010119236 A JP2010119236 A JP 2010119236A JP 2010119236 A JP2010119236 A JP 2010119236A JP 2011249450 A JP2011249450 A JP 2011249450A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
manufacturing
filler
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010119236A
Other languages
English (en)
Inventor
Noritoshi Shimada
法翁 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010119236A priority Critical patent/JP2011249450A/ja
Publication of JP2011249450A publication Critical patent/JP2011249450A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】MAP方式の半導体装置製造方法において、一つの配線基板から得られる複数の製品について製品毎の成形状態のばらつきを低減させる。
【解決手段】半導体装置の製造方法は、配線基板10上に複数の半導体チップ9を搭載する工程と、配線基板10の半導体チップ9が搭載された側に全ての半導体チップ9を一括して覆う絶縁性の樹脂をモールドする工程と、複数の半導体チップ9が搭載された配線基板10を切断して複数の製品に個片化する工程と、を有する。そして、樹脂をモールドする工程が、トランスファーモールド装置の金型キャビティ3内に、複数の半導体チップ9が搭載された配線基板10を配置し、該金型キャビティ3内に、フィラーが添加された第1のレジンタブレット12の樹脂と、該第1のレジンタブレット12のフィラー添加量よりも多い量のフィラーが添加された第2のレジンタブレット13の樹脂とを連続して注入する。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特に、配線基板の主面に複数の半導体素子を搭載し、この配線基板の主面側の全ての半導体素子を金型内で絶縁性の樹脂により一括封止した後、製品領域毎に切断して個片化する、いわゆるMAP(モールドアレイプロセス)方式を適用した製造方法に関する。
近年は半導体装置の小型薄型化に対応するためにBGA(ボールグリッドアレイ)型半導体装置の利用が増加している。その製造方法は、複数の製品形成領域を有する一つの配線基板に半導体素子を製品形成領域毎に搭載し、これら複数の半導体素子を絶縁性樹脂で一括封止した後、配線基板を製品形成領域毎に切断して個片化することで複数の製品を得る、というMAP(モールドアレイプロセス)方式が一般的になっている。
MAP方式における一括モールドでは、例えば特許文献1「特開2003−77946号」に開示されているように、トランスファーモールド装置を利用している。そして、複数の半導体素子が搭載された配線基板を金型内に設置し、熱硬化性樹脂であるレジンを1つのタブレットにしてトランスファーモールド装置のポットに投入し、プランジャーを上昇させる。これにより金型内へレジンが注入されて、配線基板の、半導体素子毎に対応する製品形成領域、及び配線基板の周辺部がレジンで覆われる。レジン注入は金型部位であるランナー・カル部を含めたゲートにて行われ、また金型キャビティにレジンが充填されるときに金型キャビティ内の不要な空気はレジンと共に、ゲートとは反対側に位置するエアベントから排出される。
また、該ポットに投入するレジンは、モールド作業時に金型内側との離型性などの品質が良好になるように、例えば特許文献2「特開平9−57749号」に開示されているようにエポキシ樹脂の組成物を変更したり、添加する無機フィラーの表面処理を変更したりするなどの最適化を行っている。
特開2003−77946号公報 特開平9−57749号公報
前述の一括モールド方式では、レジンの線膨張係数を小さくして硬化収縮量を低減させるためにモールド樹脂にフィラーを添加することが検討される。しかし、このようなレジンを金型内へ注入した場合、フィラーとレジンの流動が必ずしも一致しないため、配線基板上の場所の違いでフィラー密度が異なることが起こる。具体的には、モールド注入後の加圧時間が経過するにつれ、レジンの注入及び加圧を行う金型部位であるランナー・カル部を含めたゲート付近、例えばゲート周辺部からゲートに最も近い製品形成領域辺りまでは、フィラーが減少して密度が疎になる。一方、ゲートの反対側であるエアベント周辺部からエアベントに最も近い製品形成領域の列辺りまではフィラーが増加して密度が密になる。
このような現象が発生する第1の理由としては次のことが考えられる。ポットのプランジャー側からの加圧が継続されているために、添加物がレジン粒子より大きければレジン粒子と分離して流動し、ゲート側とは反対側のエアベント側に徐々に押し流されることである。
また、第2の理由としては次のことが考えられる。フィラーの粒子外径がエアベント開口部より大きくてフィラーがエアベント開口部から流出されないようなフィラー(以下、大径フィラーと称す。)が封止用樹脂に添加された場合、粒子が細かい添加物やレジンのみがエアベント開口部から流出し、流出できない大径フィラーがエアベント付近に滞留することが起こる。大径フィラーが添加されたレジンを金型内に注入した後、大径フィラーがエアベント側に滞留する様子を示しているのが図7、8、9である。図中の符号1は上部金型、符号2は下部金型、符号3はキャビティ、符号4はゲート、符号5はエアベント、符号6はポット、符号7はランナー・カル、符号8はプランジャー、符号9は半導体チップ、符号10は配線基板、符号14はレジンタブレット、符号15は大径フィラー、符号16は小径フィラーを指している。
図のように大径フィラーがエアベント付近で滞留した場合、一括モールドした配線基板を切断して個片化すると、ゲート側から数えて1列目の製品形成領域から取得された製品は、レジンのフィラー密度が疎となり線膨張係数が大きくなっているので、反りやすい。一方で、エアベント側から数えて1列目の製品形成領域から取得された製品は、フィラー密度が密になり線膨張係数が小さくなっているので、反りにくくなったり、前者の製品とは反りの方向が変わったりする。つまり、同一ロットで製造した製品でも一枚の配線基板上の場所によって製品の反り量や反り方向の傾向がバラつき、外部実装時に不良になる製品が発生するという問題がある。
加えて、プランジャーに最も近いランナー・カル部におけるフィラー密度が疎になり硬化収縮量が大きくなる。その結果、ランナー・カル部からゲートを経由してキャビティ側に、収縮する方向の応力が加わって、一括モールドしたレジンの、ゲート近傍の部分に歪みを発生させ、変形や割れ等のモールド不良を引き起こすことが考えられる。
本発明による半導体装置の製造方法は、製品を形成するための複数の領域が格子状に区画されている配線基板上に半導体チップを該領域毎に搭載する工程と、配線基板の半導体チップが搭載された側に全ての半導体チップを一括して覆う絶縁性の樹脂をモールドする工程と、複数の半導体チップが搭載された配線基板を領域毎に切断して複数の製品に個片化する工程と、を有する。そして、樹脂をモールドする工程がトランスファーモールド装置により実行され、該トランスファーモールド装置の金型キャビティ内に、複数の半導体チップが搭載された配線基板を配置し、該金型キャビティ内に、フィラーが添加された第1の樹脂と、該第1の樹脂のフィラー添加量よりも多い量のフィラーが添加された第2の樹脂とをこの順番に連続して注入する。
一の態様によれば、半導体装置の反りを調整するような大径フィラーを添加した第1の樹脂のレジンタブレットと、第1の樹脂よりも大径フィラーの添加量を増やした第2の樹脂のレジンタブレットを準備する。トランスファーモールド装置のポットのプランジャー上部に、第2のレジンタブレットおよび第1のレジンタブレットをこの順番に積み上げて設置する。その後、プランジャーを上昇させ、金型のキャビティ内に配線基板の周辺の一部の側のゲートから反対側のエアベントに向かって、第1の樹脂及び第2の樹脂を連続して注入する方法により、モールド作業を実施する。
上記態様により、第1の樹脂は、配線基板のエアベント側から例えばゲート側から1列目の製品形成領域まで、ほぼ充填されるように注入される。さらに引き続いて、第1の樹脂よりも大径フィラーの添加量が多い第2の樹脂が、ゲート側から1列目の製品形成領域から、ゲートを経由してランナー・カルまで充填されるように注入される。
したがって、従来では、ゲートから、ゲート側から数えて1列目の製品形成領域までのレジンのフィラー密度が疎になっていた領域が、第2の樹脂によりフィラー密度が密になり、エアベントから、エアベント側から数えて1列目の製品形成領域までのレジンのフィラー密度と同様の状態になる。
つまり、両側の製品形成領域のレジンとも線膨張係数が同程度に小さくなる。そのため、モールド工程後に個片化する工程を実施しても、製品毎の反り量のバラツキや向きなどの傾向が同様になり、反りに因る製品歩留りの低下を抑えることができる。
また、ランナー・カル部のレジンのフィラー密度が密になるため、このランナー・カル部での硬化収縮量が小さくなる。この結果、ゲートで成形品を分割する前にランナー・カル部からキャビティ側に加わる収縮応力を低減することができ、配線基板やゲート近傍の成形樹脂への歪みの発生を防止することが出来る。
本発明による半導体装置の製造方法を実施するためのトランスファーモールド装置の金型構造を示した断面図であって、実施例1の方法による樹脂の注入前の様子を示した図。 図1に示したレジンタブレットで金型内に樹脂を注入した後の状態を示した図。 図2のA−A’断面図。 実施例2の方法で、図1と同じ金型内に樹脂を注入する前の状態を示した図。 図4に示したレジンタブレットで金型内に樹脂を注入した後の状態を示した図。 図5のB−B’断面図。 MAP方式を適用した従来の半導体装置の製造方法を説明するための図で、樹脂注入前の様子を示した図。 MAP方式を適用した従来の半導体装置の製造方法を説明するための図で、樹脂注入後の様子を示した図。 図8のC−C’断面図。
以下、本発明の実施の形態について図面を参照して説明する。
(実施例1)
図1は、本発明による半導体装置の製造方法を実施するためのトランスファーモールド装置の構造説明図であって、実施例1の方法で金型内に樹脂を注入する前の状態を示している。図2は、図1に示したレジンタブレットで金型内に樹脂を注入した後の状態を示している。図3は、図2に示した状態を配線基板の主面に対して上から見た図、すなわち図2のA−A’断面図である。
本実施例では、MAP方式によりBGA(ボールグリッドアレイ)型半導体装置を製造する。すなわち、一つの配線基板に、製品を形成するための複数の領域(即ち製品形成領域)が略格子状に区画されている。この配線基板に半導体チップを製品形成領域毎に搭載し、これら複数の半導体チップを絶縁性樹脂で一括封止した後、配線基板を製品形成領域毎に切断および個片化して、複数の製品を得ている。
この半導体装置の製造方法を以下に具体的に説明する。
図示しないが、まず、配線基板の各製品形成領域の所定位置に半導体チップを配置する作業と、半導体チップと配線基板の、互いに対応する接続パッド同士を導電性ワイヤ等により接続する作業とを実施して、半導体チップが搭載された配線基板(以下、チップ搭載済み基板と略称する。)を作製しておく。
次に、チップ搭載済み基板をトランスファーモールド装置に移動させる。ここで、図1に示すようなトランスファーモールド装置は、上下に配置され互いに組み合うことが可能な上部金型1及び下部金型2と、組み合った金型1及び2により形成され半導体装置の封止用樹脂を形成するためのキャビティ3と、組み合った金型1及び2により形成されキャビティ3に樹脂を注入する為のゲート4と、組み合った金型1及び2により形成されキャビティ3から樹脂注入時に不要となる空気及び樹脂を排出する為の小さい開口からなるエアベント5と、を備える。さらに、同装置は、レジンタブレットを設置するためのポット6と、組み合った金型1及び2により形成されポット6からゲート4まで樹脂を導く為の、ランナー・カル7と、ポット6内部のレジンタブレットを押し上げて該樹脂をランナー・カル7へ加圧注入するためのプランジャー8と、備える。
ポット6にレジンタブレットを投入しプランジャー8を押し上げ動作させてレジンをキャビティ3に向けて加圧注入することにより、キャビティ3内に配置されるチップ搭載済み基板の半導体チップ9側の面全体をレジンで覆うことが可能となっている。
また、上部金型1が有するキャビティ3の空間は、配線基板10における半導体チップ9が配置された面側の、複数の製品形成領域及びこれらを取り囲む周辺領域を一括してモールドするような大きさと形状をなしている。
トランスファーモールド装置に移動されてきた配線基板10は、半導体チップ9が配置された面側を上部金型1のキャビティ3の空間方向に向け、その反対面側を下部金型2に密着するようにして上部金型1と下部金型2の所定位置に備え付けられ、固定される。
次に、ポット6に投入するレジンタブレットを用意する。具体的には、エアベント5の開口部の高さまたは幅より大きい外径を有する大径フィラー15が添加されている第1の樹脂からなる第1のレジンタブレット12と、その第1の樹脂よりも大径フィラー15の添加量が多い第2の樹脂からなる第2のレジンタブレット13とを準備しておく。そして、図1に示すように、ポット6のプランジャー8側に第2のレジンタブレット13を設置し、その上に第1のレジンタブレット12を設置する。
ここで、第1及び第2の樹脂は絶縁性樹脂であり、かつ例えばエポキシ系の熱硬化性樹脂を主素材としている。但し、金型に対する離型性および半導体装置の耐湿性を良好にするための添加物や、線膨張係数を下げて熱による伸長収縮を低減するための例えばシリカ系素材のフィラーなどを添加して、上記の素材を半導体装置用の封止樹脂にとって良好なものに調整することが望ましい。
実施例1では、線膨張係数の調整を容易にできるように直径(粒度)が大きい大径フィラーを第1の樹脂と第2の樹脂のそれぞれに添加しており、第2の樹脂には第1の樹脂よりも線膨張係数が小さくなるように大径フィラーの添加量を増量している。
なお、第1のレジンタブレット12と第2のレジンタブレット13は、その合計量が単一レジンタブレット注入時のレジン量と同一の量になるように調整する必要がある。このとき、それぞれの量の比率は、キャビティへの樹脂充填完了時に第1の樹脂と第2の樹脂がキャビティにおける全ての製品形成領域を含んだ範囲内(図2に示す範囲X)で混合されるような量の範囲で任意に調整することが望ましい。例えば実施例1では、ゲート側から数えて1列目と2列目の製品形成領域間の境界で混合されるような量に第1の樹脂と第2の樹脂のそれぞれの量を設定している。
次に、図1の状態からプランジャー8を徐々に押し上げることで、第1のレジンタブレット12が溶けた第1の樹脂と第2のレジンタブレット13が溶けた第2の樹脂とをこの順に、ランナー・カル7、及びゲート4を経由してキャビティ3へ注入する。
図2及び図3に示すように樹脂注入が完了した状態で、例えば175℃で2分間程度の加熱及び加圧を維持し、配線基板10における半導体チップ9が配置された面を覆うようなキャビティ3内の樹脂を熱硬化させる。なお、この工程は樹脂の完全硬化を実施するものではない。
この樹脂注入工程において、工程の前半にキャビティ3に注入される第1の樹脂に添加されている大径フィラーは、加熱及び加圧の時間が経過するにつれ、図3に示すようにエアベント5側に徐々に移動して滞留する。結果、エアベント5から、エアベント5側から数えて1列目の製品形成領域の周辺までに、フィラー密度が密になる領域Aが発生する。同時に、キャビティ3における範囲Xの中央付近にはフィラー密度が疎になる領域Bが発生する。図2及び3に示した範囲Yが、本実施例で第1の樹脂が充填されている部分である。
一方、樹脂注入工程の後半にキャビティ3に注入される第2の樹脂は、大径フィラーが密の状態で、ランナー・カル7並びに、ゲート4から、ゲート4側から数えて1列目の製品形成領域の周辺までに注入されている。図2及び3に示した範囲Zが、本実施例で第2の樹脂が充填されている部分である。
ここで、加熱及び加圧の時間が経過し、ゲート4側から数えて1列目の製品形成領域におけるキャビティ3内のフィラーの一部がエアベントの方に向かって流れても、これとほぼ同量のフィラーがランナー・カル7からキャビティ3へ流入してくるため、当該領域のフィラーの添加量は密の状態に維持される。
その結果、フィラー密度が密になる領域Aが、全ての製品形成領域を含んだ範囲Xのエアベント5の側及びゲート4の側の両方に存在する状態で、第1及び第2の樹脂が硬化することになる。このため、第1の樹脂と第2の樹脂の量の比率と加熱及び加圧の時間とを最適に調整することにより、ゲート4側で成形された製品とエアベント5側で成形された製品の両方とも反りが同程度に少なく、反り量や反りの向きなどの傾向が同様の製品を製造することができる。
以上の成形工程の後、図示していない工程だが、モールド後のチップ搭載済み基板をベークして樹脂を完全に硬化させる工程と、該基板の半導体チップ側とは反対側面に外部電極としての半田ボールを載せてリフローし固着する工程と、ダイシングにより製品形成領域毎に切断し個片化する工程を順次実施する。これにより、複数個のBGA型半導体装置が製造される。
(実施例2)
次に、本発明に係る半導体装置の製造方法の実施例2について説明する。尚、実施例1と同じ要素もしくは部位には同じ符号を付してある。図4は、実施例2の方法で、図1と同じ金型内に樹脂を注入する前の状態を示している。図5は、図4に示したレジンタブレットで金型内に樹脂を注入した後の状態を示している。図6は、図5に示した状態を配線基板の主面に対して上から見た図、すなわち図5のB−B’断面図である。
本実施例による製造方法は、図4〜図6に示すように、第2のレジンタブレット13を成す第2の樹脂の量をキャビティ3内に注入されない程度の量に制限して成形工程を実施する。
具体的には、第1のレジンタブレット12と第2のレジンタブレット13のそれぞれを成す樹脂量に関して、図5及び図6に示すように、第1の樹脂はキャビティ3への樹脂充填完了時にキャビティ3全体及びゲート4が充填される量以上に設定され、第2の樹脂はランナー・カル7のみを充填される量以下に調整されている。
実施例2の製法方法によれば、キャビティ3に注入される第1の樹脂のみがキャビティ3に注入される。結果、エアベント5から、エアベント5側から数えて1列目の製品形成領域の周辺までに、フィラー密度が密になる領域Aが発生するが、その1列目の製品形成領域からゲート4までがフィラー密度が疎になる領域Bが発生する。本実施例の領域Bは実施例1の領域Bよりもフィラー密度が小さい。
一方、ランナー・カル7には第2の樹脂のみが注入される。結果、ランナー・カル7の樹脂は、第1の樹脂のみで充填されているキャビティ3内の樹脂よりもフィラー密度が密であり線膨張係数が小さくなる。このため、徐冷中の樹脂の硬化収縮によってランナー・カル7側からゲート4を経由してキャビティ側に加わる応力が低減され、ゲート周辺のモールド樹脂の反りや割れの発生を低減させることができる。
この製造方法は、例えば半導体装置の高さ方向における封止樹脂の厚さが薄く、樹脂に添加するフィラー量を少なくしておきたいが、ランナー・カル7側からの不要な応力で薄い封止樹脂が割れる可能性を低減したい場合などに有効である。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施例では、第1の樹脂のレジンタブレットと第2の樹脂のレジンタブレットの2種類のレジンタブレットを投入した場合について説明したが、第1の樹脂からなる第1部位と、前記第1の樹脂よりフィラー添加量の多い第2の樹脂からなる第2部位とを有する1つのレジンタブレットを、前記レジンタブレットの第2部位をポットのプランジャー側に向けて搭載し、第1の樹脂と第2の樹脂の順番に注入するように構成しても良い。これにより、トランスファーモールド装置のポットへの第1の樹脂と第2の樹脂の投入を効率化できる。
1 上部金型
2 下部金型
3 キャビティ
4 ゲート
5 エアベント
6 ポット
7 ランナー・カル
8 プランジャー
9 半導体チップ
10 配線基板
12 第1のレジンタブレット
13 第2のレジンタブレット
15 大径フィラー
A フィラー密度が密である部分
B フィラー密度が疎である部分
X 全ての製品形成領域を含んだ範囲
Y 第1の樹脂が充填されている部分
Z 第2の樹脂が充填されている部分

Claims (7)

  1. 製品を形成するための複数の領域が格子状に区画されている配線基板上に半導体チップを該領域毎に搭載する工程と、前記配線基板の前記半導体チップが搭載された側に全ての前記半導体チップを一括して覆う絶縁性の樹脂をモールドする工程と、前記複数の半導体チップが搭載された前記配線基板を前記領域毎に切断して複数の製品に個片化する工程とを有する半導体装置の製造方法において、
    前記樹脂をモールドする工程がトランスファーモールド装置により実行され、該トランスファーモールド装置の金型キャビティ内に、前記複数の半導体チップが搭載された前記配線基板を配置し、該金型キャビティ内に、フィラーが添加された第1の樹脂と、該第1の樹脂のフィラー添加量よりも多い量のフィラーが添加された第2の樹脂とをこの順番に連続して注入することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記トランスファーモールド装置は、
    互いに組み合うことが可能な一対の金型と、該一対の金型の組み合わせにより形成され半導体装置の封止用樹脂を形成するためのキャビティと、該一対の金型の組み合わせにより形成され該キャビティに樹脂を注入する為のゲートと、該一対の金型の組み合わせにより形成され該キャビティから樹脂注入時に不要となる空気及び樹脂を排出する為のエアベントと、レジンタブレットを設置するためのポットと、該一対の金型の組み合わせにより形成され該ポットから該ゲートまで樹脂を導く為の、ランナー・カルと、該ポット内部の該レジンタブレットを押し上げて該樹脂を該ランナー・カルへ加圧注入するためのプランジャーと、を有しており、
    前記樹脂をモールドする工程では、
    該ポットの該プランジャー側に第2の樹脂のレジンタブレットを設置し、その上に第1の樹脂のレジンタブレットを設置し、該プランジャーを動作させることにより、前記キャビティ内に前記第1の樹脂を先に注入後に続けて前記第2の樹脂を注入することを含む半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記第1の樹脂及び前記第2の樹脂には、前記エアベントの開口の大きさよりも大きい粒子外径を持つ大径フィラーが添加されており、
    前記第2の樹脂は前記第1の樹脂よりも大径フィラーの添加量が多い樹脂であることを含む半導体装置の製造方法。
  4. 請求項2に記載の半導体装置の製造方法であって、
    前記第1の樹脂の量は、前記第1および第2の樹脂の注入の完了時に前記エアベントから前記キャビティ内の一部の製品形成領域までを充填する量であり、
    前記第2の樹脂の量は、前記第1および第2の樹脂の注入の完了時に前記第1の樹脂で充填されている前記キャビティ内の一部の製品形成領域以降から、前記ランナー・カルまでを充填する量であることを含む半導体装置の製造方法。
  5. 請求項2に記載の半導体装置の製造方法であって、
    前記第1の樹脂の量は、前記第1および第2の樹脂の注入の完了時に前記エアベントから前記キャビティ内の全部の製品形成領域を経て前記ゲート部までを充填する以上の量であり、
    前記第2の樹脂の量は、前記第1および第2の樹脂の注入の完了時に前記ゲートから前記ランナー・カルまでを充填する以下の量であることを含む半導体装置の製造方法。
  6. 配線基板上に複数の半導体チップをマトリックス状に搭載する工程と、前記配線基板上に全ての前記半導体チップを一括して覆う絶縁性の樹脂をモールドする工程と、前記樹脂がモールドされた前記配線基板を所定の領域で切断して複数の製品に個片化する工程とを有する半導体装置の製造方法において、
    前記樹脂をモールドする工程が、
    前記複数の半導体チップが搭載された前記配線基板を金型キャビティ内に配置し、該金型キャビティ内に、フィラーが添加された第1の樹脂と、該第1の樹脂のフィラー添加量よりも多い量のフィラーが添加された第2の樹脂とをこの順番に連続して注入することを含む半導体装置の製造方法。
  7. 前記第1および第2の樹脂をそれぞれ、前記配線基板の周辺の一部の側から反対側に向かって前記金型キャビティ内に注入することを特徴とする請求項1または6に記載の半導体装置の製造方法。
JP2010119236A 2010-05-25 2010-05-25 半導体装置の製造方法 Pending JP2011249450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010119236A JP2011249450A (ja) 2010-05-25 2010-05-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010119236A JP2011249450A (ja) 2010-05-25 2010-05-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011249450A true JP2011249450A (ja) 2011-12-08

Family

ID=45414380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010119236A Pending JP2011249450A (ja) 2010-05-25 2010-05-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011249450A (ja)

Similar Documents

Publication Publication Date Title
US8207618B2 (en) Semiconductor device and method of manufacturing the same
CN103715150A (zh) 芯片帽及戴有芯片帽的倒装芯片封装
KR101506800B1 (ko) 패키지­온­패키지 구조물 및 그 형성 방법
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
CN104145331A (zh) 半导体装置和其制造方法
CN104658987B (zh) 半导体器件及其制造方法
JP6469660B2 (ja) 半導体装置の製造方法
KR102437774B1 (ko) 인쇄 회로 기판
TW201628107A (zh) 半導體裝置之製造方法
US8906749B2 (en) Method for fabricating a semiconductor device
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US8546936B2 (en) Method and structure of minimizing mold bleeding on a substrate surface of a semiconductor package
US20160172214A1 (en) Molded Electronic Package Geometry To Control Warpage And Die Stress
TWI648140B (zh) 使用微柱封裝位於載體上的電子元件的模具、模壓機以及方法
JP2011249450A (ja) 半導体装置の製造方法
TWI482251B (zh) Lead frame and method of manufacturing
JP5148445B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US9349613B1 (en) Electronic package with embedded materials in a molded structure to control warpage and stress
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
KR101488527B1 (ko) 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
TWI382501B (zh) Semiconductor device manufacturing method
JP2008078324A (ja) 表面実装型半導体パッケージ及びその製造方法
US8212368B2 (en) Semiconductor package and manufacturing method thereof and encapsulating method thereof
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法