KR101488527B1 - 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법 - Google Patents

반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR101488527B1
KR101488527B1 KR20080058966A KR20080058966A KR101488527B1 KR 101488527 B1 KR101488527 B1 KR 101488527B1 KR 20080058966 A KR20080058966 A KR 20080058966A KR 20080058966 A KR20080058966 A KR 20080058966A KR 101488527 B1 KR101488527 B1 KR 101488527B1
Authority
KR
South Korea
Prior art keywords
encapsulant
gate
cavity
mold
semiconductor device
Prior art date
Application number
KR20080058966A
Other languages
English (en)
Other versions
KR20090132803A (ko
Inventor
로빈슨 데일
Original Assignee
앰코 테크놀로지 인코포레이티드
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드, 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 인코포레이티드
Priority to KR20080058966A priority Critical patent/KR101488527B1/ko
Publication of KR20090132803A publication Critical patent/KR20090132803A/ko
Application granted granted Critical
Publication of KR101488527B1 publication Critical patent/KR101488527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/34—Moulds having venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 몰딩 공정중 불완전 몰딩이나 보이드 현상을 최소화하여 반도체 디바이스 제조 수율을 향상시키는데 있다.
이를 위해 본 발명은 인캡슐란트가 탑재되는 포트와, 포트에 연결되어 포트로부터의 인캡슐란트가 흘러가는 런너와, 런너에 연결되어 런너로부터의 인캡슐란트가 주입되는 게이트와, 게이트에 연결되어 게이트로부터의 인캡슐란트가 충진되는 캐비티를 포함하고, 캐비티는 사각형 모양의 네 벽면, 네 모서리 및 하나의 바닥면을 이루고, 네 벽면중 하나의 벽면에는 그것과 가장 근접한 모서리 부근이 게이트와 연결된 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법을 제공한다.
반도체 디바이스(semiconductor device), 몰드(mold), 인캡슐란트(encapsulant), 사이드 코너 게이트(side corner gate), 사이드 코너 에어 벤트(side corner air vent)

Description

반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING MOLD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스는 서브스트레이트 위에 반도체 다이가 도전성 와이어 또는 도전성 범프에 의해 상호 접속된 후 인캡슐란트로 몰딩된 것을 의미한다.
이러한 반도체 디바이스는 그 크기 및 두께가 점차 작아지는 추세에 따라, 최근에는 하나의 서브스트레이트에 수십에서 수백개의 반도체 다이를 상호 접속시켜 놓고 인캡슐란트로 한꺼번에 몰딩한 후 소잉함으로써, 그 제조 수율을 극대화시키고 있다. 통상 이와 같이 하나의 서브스트레이트에 다수의 반도체 다이를 상호 접속시킨 후 일체로 몰딩하는 방식을 갱몰딩(gang molding) 방식이라고도 한다.
도 1a를 참조하면, 종래 기술에 따른 반도체 디바이스 제조용 몰드의 평면도가 도시되어 있고, 도 1b를 참조하면, 몰딩 공정중 서브스트레이트에서의 인캡슐란트 흐름 방향이 개략적으로 도시되어 있으며, 도 1c를 참조하면, 몰딩 공정 완료후 서브스트레이트에 형성된 보이드가 개략적으로 도시되어 있고, 도 1d를 참조하면, 몰딩 공정 완료후 반도체 디바이스의 일례가 단면도로서 도시되어 있다.
도 1a에 도시된 바와 같이 종래의 반도체 디바이스 제조용 몰드(100')는 고체 형태의 인캡슐란트가 위치되는 포트(110')와, 상기 포트(110')에 연결되고 융용된 액체 형태의 인캡슐란트가 흘러가는 런너(120')와, 상기 런너(120')에 연결되어 고온 고압으로 액체 형태의 인캡슐란트를 주입하는 게이트(130')와, 상기 게이트(130')에 연결되어 미리 안착된 서브스트레이트를 몰딩하는 캐비티(140')와, 상기 캐비티(140')에 연결되어 몰딩 공정중 공기를 외부로 배출하는 에어 벤트(150')를 포함한다.
여기서, 상기 캐비티(140')는 대략 사각형으로 형성되어 있으며, 상기 게이트(130')는 상기 캐비티(140')의 일측 변의 대략 중앙에 형성되어 있다. 따라서 몰딩 공정중 인캡슐란트는 상기 캐비티(140')에 구비된 네 개의 변중 하나의 변 중앙 또는 하나의 변 전체를 통해 주입된다.
한편, 도면에서는 상기와 같은 포트(110'), 런너(120'), 게이트(130'), 캐비티(140') 및 에어 벤트(150')를 갖는 일측(상부 또는 하부)의 몰드(100')만을 도시하였으나, 실제로 상기 일측 몰드(100')에는 타측(하부 또는 상부) 몰드(도시되지 않음)가 대응되어 위치한다. 이러한 타측 몰드에는 상기 포트(110')에 위치한 인캡슐란트를 고압으로 밀어 넣는 플런저(plunger, 도시되지 않음)가 결합되며, 상기 플런저에 의한 압력으로 상기 인캡슐란트가 런너(120') 및 게이트(130')를 통과하여 고압으로 캐비티(140')로 주입된다. 물론, 이러한 일측의 몰드(100') 및 타측의 몰드에는 인캡슐란트를 용융시키기 위한 히터(heater)가 결합되어 있다. 이러한 타 측의 몰드는 당업자에게 주지된 사항이므로 더 이상의 설명은 생략하기로 한다.
또한, 상기 몰드(100')는 포트(110')를 중심으로 양측에 각각 런너(120'), 게이트(130'), 캐비티(140') 및 에어 벤트(150')가 대칭되는 형태로 형성될 수 있다. 더불어, 상기 캐비티(140')에 안착되는 서브스트레이트에는 이미 그것에 전기적으로 연결된 다수의 반도체 다이가 위치되어 있다.
도 1b에 도시된 바와 같이, 서브스트레이트(200')는 캐비티(140')와 마찬가지로 대략 사각형으로 형성되어 있으며, 표면에는 다수의 반도체 다이(210')가 매트릭스 형태로 배치된다. 또한, 몰딩 공정중 인캡슐란트(220')는 서브스트레이트(200')의 네변중 한변 중앙 또는 전체를 통해 대향되는 다른 변으로 수평하게 흘러가게 된다. 이때, 반도체 다이(210')가 있는 부분과 없는 부분에 압력차 및 속도차가 발생함으로써, 인캡슐란트(220')는 불규칙한 모양으로 흘러가게 된다. 도면중 인캡슐란트(220')의 흐름 방향은 왼쪽에서 오른쪽으로 향하는 방향으로 표시되어 있다. 이와 같은 인캡슐란트(220')의 흐름으로 인해 결국, 서브스트레이트(200')의 일측에 위치된 다수의 반도체 다이(210')는 인캡슐란트(220')로 몰딩되지 않는 현상 즉, 보이드(221')가 발생한다.
도 1c에 도시된 바와 같이, 캐비티(140')중 에어 벤트(150')와 가장 가깝게 위치된 한줄의 반도체 다이(210')는 거의 인캡슐란트(220')로 몰딩되지 않고 보이드(221')를 형성하게 된다. 따라서 도면중 가장 오른쪽에 있는 한줄의 반도체 다이(210')는 모두 폐기되어야 함으로써, 반도체 디바이스의 제조 수율이 그만큼 저하된다.
도 1d에 도시된 바와 같이, 서브스트레이트(200')의 위에는 반도체 다이(210')가 위치하며, 이러한 반도체 다이(210')는 도전성 범프(215')에 의해 상기 서브스트레이트(200')에 전기적으로 연결될 수 있다. 여기서, 반도체 다이(210')와 서브스트레이트(200') 사이의 틈에도 인캡슐란트(220')가 충진되어야 하는데, 그 틈이 매우 작기 때문에 필러 사이즈(filler size)가 작은 인캡슐란트(220')가 사용된다. 예를 들면, 몰디드 언더필(molded underfill')이 인캡슐란트(220')로서 사용된다. 그런데, 상기와 같이 인캡슐란트(220')는 캐비티(140')의 네변중 한변 중앙 또는 한변 전체를 통해 주입됨으로써, 인캡슐란트(220')의 흐름 형태가 불규칙하게 되고, 이에 따라 서브스트레이트(200')의 일측에 한줄로 위치된 모든 반도체 다이(210')가 몰딩되지 않거나 또는 반도체 다이(210')와 서브스트레이트(200') 사이의 틈에 보이드(221')가 형성되는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 몰딩 공정중 불완전 몰딩이나 보이드 현상을 최소화하여 제조 수율을 향상시킬 수 있는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법은 인캡슐란트가 탑재되는 포트와, 상기 포트에 연결되어 상기 포트로부터의 인캡슐란트가 흘러가는 런너와, 상기 런너에 연결되어 상기 런너로부터의 인캡슐란트가 주입되는 게이트와, 상기 게이트에 연결되어 상기 게이트로부터의 인캡슐란트가 충진되는 캐비티를 포함하고, 상기 캐비티는 사각형 모양의 네 벽면, 네 모서리 및 하나의 바닥면을 이루고, 상기 네 벽면중 하나의 벽면에는 그것과 가장 근접한 모서리 부근이 상기 게이트와 연결된 반도체 디바이스 제조용 몰드를 준비하는 단계와, 상기 몰드의 캐비티의 바닥면에 다수의 반도체 다이가 배열된 서브스트레이트를 위치시키고, 상기 다수의 반도체 다이 및 서브스트레이트를 상기 인캡슐란트로 몰딩하되, 상기 인캡슐란트는 상기 반도체 다이와 서브스트레이트 사이의 틈에도 충진될 수 있도록 몰디드 언더필(molded underfill)이 이용된 것을 특징으로 한다.
상기 게이트는 상기 캐비티의 한 벽면중 중심점과 한 모서리 사이에 연결될 수 있다.
상기 게이트는 상기 캐비티의 한 모서리와 1-2mil 이격되어 연결될 수 있다.
상기 캐비티에는 상기 게이트와 대향되는 대각선 방향의 한 벽면에 에어 벤트가 형성될 수 있다.
상기 게이트가 연결된 캐비티의 한 벽면과 상기 에어 벤트가 형성된 캐비티의 다른 벽면은 서로 마주보며 수평하게 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 디바이스 제조용 몰드는 게이트가 캐비티의 한 벽면중 한 모서리와 인접한 부근에 형성됨으로써, 인캡슐란트가 캐비티의 대각선 방향으로 흐르게 된다.
따라서 몰딩 공정중 불완전 몰딩이나 보이드가 형성되지 않거나, 캐비티중 대각선 방향의 단부인 에어 벤트와 대응되는 하나의 반도체 다이에서만 형성된다.
이에 따라 본 발명에 따른 반도체 디바이스 제조용 몰드는 반도체 디바이스의 제조 수율을 크게 향상시킨다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2a를 참조하면, 본 발명에 따른 반도체 디바이스 제조용 몰드의 평면도가 도시되어 있고, 도 2b를 참조하면, 몰딩 공정중 몰드에서 인캡슐란트의 흐름 방향이 개략적으로 도시되어 있으며, 도 2c를 참조하면, 몰딩 공정중 서브스트레이트에서 인캡슐란트의 흐름 방향이 개략적으로 도시되어 있고, 도 2d를 참조하면, 몰딩 공정 완료후 서브스트레이트에서 보이드의 형성 상태가 개략적으로 도시되어 있다.
도 2a에 도시된 바와 같이 본 발명에 따른 반도체 디바이스 제조용 몰드(100)는 고체 형태의 인캡슐란트가 탑재되는 포트(110)와, 상기 포트(110)에 연결되고 융용된 액체 형태의 인캡슐란트가 흘러가는 런너(120)와, 상기 런너(120)에 연결되어 고온 고압으로 액체 형태의 인캡슐란트를 주입하는 게이트(130)와, 상기 게이트(130)에 연결되어 미리 안착된 서브스트레이트를 인캡슐란트로 몰딩하는 캐비티(140)와, 상기 캐비티(140)에 연결되어 몰딩 공정중 공기를 배출하는 에어 벤트(150)를 포함한다.
여기서, 상기 캐비티(140)는 사각형 모양의 네 벽면(141), 네 모서리(142) 및 하나의 바닥면(143)으로 이루어져 있다.
또한, 상기 게이트(130)는 상기 캐비티(140)의 네 벽면(141)중 하나의 벽면(141)으로서 그것과 가장 근접한 모서리(142)의 부근에 연결 또는 형성되어 있다. 즉, 상기 캐비티(140)는 사각형 모양으로서 몰딩 공정중 서브스트레이트가 움 직이지 않도록 하는 네 개의 벽면(141)과, 상기 서브스트레이트가 안착되는 일정 깊이의 바닥면(143)을 포함하는데, 상기 게이트(130)는 이러한 벽면(141)중 어느 하나의 벽면(141)으로서 모서리(142)와 가장 근접한 위치에 형성되어 있다.
다르게 표현하면, 상기 게이트(130)는 상기 캐비티(140)의 한 벽면(141)중 그것의 중심선과 한 모서리(142) 사이에 형성 또는 연결될 수 있다. 좀 더 구체적으로, 상기 게이트(130)는 상기 캐비티(140)의 한 모서리(142)와 대략 1-2mil(여기서, 1mil은 1/1000 inch이다)의 간격을 두고 벽면(141)에 형성될 수 있다. 상기 간격이 1mil 미만인 경우 게이트(130)로부터 주입되는 인캡슐란트가 상기 게이트(130)와 대략 평행을 이루는 다른 벽면(141)에 강하게 충돌함으로써 와류가 심해지고, 이러한 와류에 의해 오히려 미충진이나 보이드가 발생할 수 있다. 또한, 상기 간격이 2 mil 을 초과하면 게이트(130)로부터 주입되는 인캡슐란트(220)가 대각선 방향이 아닌 거의 수평 방향으로 흐르려 하기 때문에 본 발명에 따른 불완전 몰딩이나 보이드 억제 효율이 저하된다.
한편, 상기 캐비티(140)에는 상기 게이트(130)와 대향되는 대각선 방향의 한 벽면(141)에 에어 벤트(150)가 형성될 수 있다. 다르게 표현하면, 상기 게이트(130)가 연결된 캐비티(140)의 한 벽면(141)과 상기 에어 벤트(150)가 형성된 캐비티(140)의 다른 벽면(141)은 서로 마주보며 수평하게 형성될 수 있다. 즉, 상기 게이트(130)와 상기 에어 벤트(150)는 하나의 캐비티(140)에서 대략 대각선 방향에 각각 형성될 수 있다. 이와 같이 하여, 상기 게이트(130)와 상기 에어 벤트(150)는 인캡슐란트가 사각의 캐비티(140) 내측에서 대략 대각선 방향으로 흐르도록 한다.
도 2b에 도시된 바와 같이 몰딩 공정중 인캡슐란트(220)는 캐비티(140)의 대략 모서리(142) 부근에 연결된 게이트(130)를 통하여 대략 대각선 방향으로 충진된다. 즉, 몰딩 공정중 인캡슐란트(220)는 캐비티(140)의 일측 벽면(141)에 형성된 게이트(130)로부터 캐비티(140)의 타측 벽면(141)에 형성된 에어 벤트(150)를 향하여 대략 대각선 방향으로 충진된다. 다르게 설명하면, 몰딩 공정중 인캡슐란트(220)는 캐비티(140)의 일측 모서리(142)로부터 캐비티(140)의 타측 모서리(142)를 향하여 대각선 방향으로 충진된다.
도 2c에 도시된 바와 같이 몰딩 공정중 인캡슐란트(220)는 캐비티(140)에 위치된 서브스트레이트(200) 및 반도체 다이(210)를 몰딩한다. 즉, 인캡슐란트(220)는 서브스트레이트(200)의 일측 모서리에서 타측 모서리로 대략 대각선 방향으로 흘러가며 반도체 다이(210)들을 몰딩한다. 물론, 반도체 다이(210)가 있는 부분과 없는 부분에서 인캡슐란트(220)의 압력이나 속도에 차이가 발생함으로써, 인캡슐란트(220)의 흐름 형태는 불규칙하게 형성된다. 그러나 결국 인캡슐란트(220)는 에어 벤트(150)의 주변에서 그 흐름이 정지하기 때문에, 불완전 몰딩이나 보이드가 발생한다면 상기 에어 벤트(150)와 가장 근접한 하나의 반도체 다이(210)에서만 발생한다. 따라서 종래에 비하여 불완전 몰딩이나 보이드가 감소한다.
도 2d에 도시된 바와 같이 몰딩 완료후 인캡슐란트(220)는 서브스트레이트(200) 위의 반도체 다이(210)를 덮는다. 불완전 몰딩이나 보이드(221)는 에어 벤트(150)와 대응하는 위치 즉, 서브스트레이트(200)의 일측 모서리 부근에서만 발생한다. 즉, 종래에는 서브스트레이트(200)의 일측 변과 대응하는 한 줄 전체의 반도 체 다이(210)에 불완전 몰딩 또는 보이드가 발생하였으나, 본 발명에서는 서브스트레이트(200)의 일측 모서리와 대응하는 하나의 반도체 다이(210)에서만 불완전 몰딩 도는 보이드(221)가 발생한다.
아래의 표 1은 본 발명이 적용된 몰딩 예와 종래 기술에 의한 몰딩 예를 비교한 것이다.
[표 1]
게이트
형태		 에어 벤트
형태		 보이드
(출력/입력)		 수율(%) 보이드
위치		 비고
(보이드
선호)
본 발명 코너 게이트
(corner gate)		 코너 에어
벤트(corner
air vent)		 9/2299 units 99.6% 코너 에어 벤트 근처 최적
종래 기술 에지게이트
(edge gate)		 디자인1
(오리지널)		 26/473 units 94.4% 에어 벤트 근처의 첫 번째 라인
디자인2
(바이패스: 0.2mm 깊이)		 21/478 units 95.6%
디자인3
(바이패스: 0.2mm + 0.025mm 깊이)		 12/477 units 97.5%
위의 표를 참조하면, 본원 발명에서와 같이 코너 게이트 및 코너 에어 벤트 디자인을 채택할 경우 보이드는 2299 유닛중에서 9 유닛에서만 발생하고, 따라서 수율이 99.6%에 이른다. 더불어, 보이드의 형성 위치도 코너 에어 벤트 근처에서만 발생한다.
그러나 종래 기술의 경우 보이드의 발생 비율이 본 발명에 비해 높고 또한 수율은 떨어짐을 알 수 있다. 더불어, 보이드의 형성 위치도 에어벤트 근처의 첫 번째 라인에 집중적으로 형성됨을 알 수 있다.
여기서, 표 1중 바이패스 0.2mm 깊이의 의미는 몰드에 형성되는 에어 벤트와 대응되는 서브스트레이트중 솔더 마스크를 0.2mm만큼 제거하였음을 의미한다.즉, 몰드의 에어 벤트와 대응되는 솔더 마스크를 0.2mm만큼 제거함으로써, 몰드와 서브스트레이트 사이에 형성되는 전체 에어 벤트의 단면적은 더 커지고, 이에 따라 인캡슐란트 및 보이드가 더 수월하게 에어 벤트를 통하여 외부로 빠져나간다. 더불어, 바이패스 0.2mm + 0.025mm 깊이 역시 상기와 같은 의미이다.
도 3은 본 발명에 따른 몰딩 공정 완료후 반도체 디바이스의 일례를 도시한 단면도이다.
도 3에 도시된 바와 같이, 서브스트레이트(200)의 위에는 반도체 다이(210)가 위치하며, 이러한 반도체 다이(210)는 도전성 범프(215)에 의해 상기 서브스트레이트(200)에 전기적으로 연결될 수 있다. 여기서, 상기 반도체 다이(210)와 서브스트레이트(200) 사이의 틈에는 인캡슐란트(220)가 충진되어야 하므로, 필러 사이즈(filler size)가 상대적으로 작은 몰디드 언더필(molded underfill)이 사용된다.
상술한 바와 같이 본 발명은 코너 게이트 및 코너 에어 벤트 형태의 몰드를 이용하여 인캡슐레이션함으로써, 종래와 같이 서브스트레이트(200)의 일측에 한줄로 위치된 반도체 다이(210)가 몰딩되지 않거나 보이드가 형성되는 문제가 발생하지 않는다. 즉, 본 발명은 몰딩 불량이나 보이드가 서브스트레이트의 일측 코너에서만 발생하기 때문에, 종래에 비해 수율이 현저히 향상된다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1a는 종래 기술에 따른 반도체 디바이스 제조용 몰드를 도시한 평면도이고, 도 1b는 몰딩 공정중 서브스트레이트에서 인캡슐란트의 흐름 방향을 도시한 개략도이고, 도 1c는 몰딩 공정 완료후 서브스트레이트에서 보이드의 형성 상태를 도시한 개략도이며, 도 1d는 몰딩 공정 완료후 반도체 디바이스의 일례를 도시한 단면도이다.
도 2a는 본 발명에 따른 반도체 디바이스 제조용 몰드를 도시한 평면도이고, 도 2b는 몰딩 공정중 몰드에서 인캡슐란트의 흐름 방향을 도시한 개략도이고, 도 2c는 몰딩 공정중 서브스트레이트에서 인캡슐란트의 흐름 방향을 도시한 개략도이며, 도 2d는 몰딩 공정 완료후 서브스트레이트에서 보이드의 형성 상태를 도시한 개략도이다.
도 3은 본 발명에 따른 몰딩 공정 완료후 반도체 디바이스의 일례를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 따른 반도체 디바이스 제조용 몰드
110; 포트 120; 런너
130; 게이트 140; 캐비티
141; 벽면 142; 모서리
143; 바닥면 150; 에어 벤트
200; 서브스트레이트 210; 반도체 다이
220; 인캡슐란트

Claims (5)

  1. 인캡슐란트가 탑재되는 포트; 상기 포트에 연결되어 상기 포트로부터의 인캡슐란트가 흘러가는 런너; 상기 런너에 연결되어 상기 런너로부터의 인캡슐란트가 주입되는 게이트; 및, 상기 게이트에 연결되어 상기 게이트로부터의 인캡슐란트가 충진되는 캐비티를 포함하고, 상기 캐비티는 사각형 모양의 네 벽면, 네 모서리 및 하나의 바닥면을 이루고, 상기 네 벽면중 하나의 벽면에는 그것과 가장 근접한 모서리 부근이 상기 게이트와 연결된 반도체 디바이스 제조용 몰드를 준비하는 단계와,
    상기 몰드의 캐비티의 바닥면에 다수의 반도체 다이가 배열된 서브스트레이트를 위치시키고, 상기 다수의 반도체 다이 및 서브스트레이트를 상기 인캡슐란트로 몰딩하되, 상기 인캡슐란트는 상기 반도체 다이와 서브스트레이트 사이의 틈에도 충진될 수 있도록 몰디드 언더필(molded underfill)이 이용된 것을 특징으로 하는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 게이트는 상기 캐비티의 한 벽면중 중심점과 한 모서리 사이에 연결된 것을 특징으로 하는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 게이트는 상기 캐비티의 한 모서리와 1-2mil 이격되어 연결된 것을 특징으로 하는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법.
  4. 제 1 항에 있어서,
    상기 캐비티에는 상기 게이트와 대향되는 대각선 방향의 한 벽면에 에어 벤트가 형성된 것을 특징으로 하는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법.
  5. 제 4 항에 있어서,
    상기 게이트가 연결된 캐비티의 한 벽면과 상기 에어 벤트가 형성된 캐비티의 다른 벽면은 서로 마주보며 수평하게 형성된 것을 특징으로 하는 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법.
KR20080058966A 2008-06-23 2008-06-23 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법 KR101488527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080058966A KR101488527B1 (ko) 2008-06-23 2008-06-23 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080058966A KR101488527B1 (ko) 2008-06-23 2008-06-23 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090132803A KR20090132803A (ko) 2009-12-31
KR101488527B1 true KR101488527B1 (ko) 2015-01-30

Family

ID=41691739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080058966A KR101488527B1 (ko) 2008-06-23 2008-06-23 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법

Country Status (1)

Country Link
KR (1) KR101488527B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620181B1 (ko) * 2023-06-14 2024-01-09 주식회사 모재정밀 반도체 칩 트레이 제조 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011135B1 (ko) * 1993-08-18 1997-07-07 아남산업 주식회사 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법
JPH10178137A (ja) * 1996-10-18 1998-06-30 Sony Corp 樹脂モールド型半導体装置の製造方法
KR19980022351A (ko) * 1996-09-21 1998-07-06 황인길 Bga 반도체패키지용 몰드금형의 에어벤트
KR20060016606A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 Ｐｃｂ 스트립 및 그의 몰딩 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011135B1 (ko) * 1993-08-18 1997-07-07 아남산업 주식회사 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법
KR19980022351A (ko) * 1996-09-21 1998-07-06 황인길 Bga 반도체패키지용 몰드금형의 에어벤트
JPH10178137A (ja) * 1996-10-18 1998-06-30 Sony Corp 樹脂モールド型半導体装置の製造方法
KR20060016606A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 Ｐｃｂ 스트립 및 그의 몰딩 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620181B1 (ko) * 2023-06-14 2024-01-09 주식회사 모재정밀 반도체 칩 트레이 제조 장치

Also Published As

Publication number Publication date
KR20090132803A (ko) 2009-12-31

Similar Documents

Publication Publication Date Title
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP3510554B2 (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
CN109849278A (zh) 利用模具改善智能功率半导体模块产品翘曲的方法
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
KR102437774B1 (ko) 인쇄 회로 기판
KR101488527B1 (ko) 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법
JP2002110721A5 (ko)
US8546936B2 (en) Method and structure of minimizing mold bleeding on a substrate surface of a semiconductor package
TW559960B (en) Fabrication method for ball grid array semiconductor package
JP3784597B2 (ja) 封止樹脂及び樹脂封止型半導体装置
JP2010192541A (ja) 樹脂封止金型及び樹脂封止方法
JP5148445B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR102071561B1 (ko) 반도체 패키지용 몰딩 장치
CN202549841U (zh) 半导体模块
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
KR100869123B1 (ko) 반도체 장치 제조용 금형
JPH03250635A (ja) 半導体装置の製造方法およびモールド装置
JP6683330B1 (ja) 樹脂封止装置
CN107978530A (zh) 一种减少ipm模块注塑溢料的方法和dbc基板
JPH04132234A (ja) 樹脂封止型半導体集積回路の樹脂封止装置
CN210866170U (zh) 功率半导体模块
JP2742638B2 (ja) 半導体装置用の樹脂封止金型

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 6