CN210866170U - 功率半导体模块 - Google Patents
功率半导体模块 Download PDFInfo
- Publication number
- CN210866170U CN210866170U CN201922210405.9U CN201922210405U CN210866170U CN 210866170 U CN210866170 U CN 210866170U CN 201922210405 U CN201922210405 U CN 201922210405U CN 210866170 U CN210866170 U CN 210866170U
- Authority
- CN
- China
- Prior art keywords
- chip
- chip mounting
- area
- mounting area
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Abstract
本实用新型公开了一种功率半导体模块,包括引线框架、第一芯片、第二芯片、导线以及模封体,引线框架包括第一贴片区、第二贴片区、与第一贴片区连接的第一引脚以及与第二贴片区连接的第二引脚,第一芯片贴设于第一贴片区,第二芯片贴设于第二贴片区;第一芯片、第二芯片、第一引脚以及第二引脚之间通过导线连通;第一贴片区、第二贴片区、第一芯片、第二芯片、第一引脚与第一贴片区连接的一端、以及第二引脚与第二贴片区连接的一端均封装于模封体内,第一贴片区贴设有第一芯片的面低于第二贴片区贴设有第二芯片的面。本实用新型公开的功率半导体模块具有简化了工艺、降低了设备成本、提高了产品的良品率以及散热较佳的优点。
Description
技术领域
本实用新型涉及半导体制造领域,尤其涉及一种功率半导体模块的封装制造领域。
背景技术
传统的智能功率半导体模块的内部结构由驱动芯片、功率芯片、覆铜陶瓷基板、引线框架组成,驱动芯片通常是通过银胶固定在引线框架上,功率芯片通过锡膏粘贴在覆铜陶瓷基板上,覆铜陶瓷基板也通过锡膏与引线框架进行连接。由该连接方式制成的智能功率半导体模块存在以下一些缺点:
1、由于锡膏需要加热熔化再冷却固化后才能起到焊接的作用,但是锡膏在加热熔化的过程中会产生气泡,所以需要在真空环境下进行回流焊才能减少气泡;但是在真空中进行回流焊,助焊剂会挥发至芯片和管脚表面,影响后续焊线的可靠性,所以锡膏焊接后需要设置助焊剂清洗的工艺。如此,增加了工艺流程及相关设备,另外,每个工艺流程的增加都将产生一定的次品率,导致产品的良率降低。
2、锡膏的导热效果不佳,在客户应用过程中可能会由于芯片产生的热量不能及时散掉而使芯片失效。
实用新型内容
为了克服现有技术的不足,本实用新型的目的公开一种功率半导体模块,用以解决现有的功率半导体模块采用锡膏焊接时,存在焊接过程中需要在真空设备中进行回流焊和焊接后需要进行助焊剂清洗,导致工艺复杂、设备成本高的问题。
本实用新型采用如下技术方案实现:
一种功率半导体模块,包括引线框架、第一芯片、第二芯片、导线以及模封体,所述引线框架包括第一贴片区、设于所述第一贴片区一侧的第二贴片区、设于所述第一贴片区远离所述第二贴片区一侧并与所述第一贴片区连接的第一引脚、以及与所述第二贴片区连接的第二引脚,所述第一芯片贴设于所述第一贴片区,所述第二芯片贴设于所述第二贴片区;所述第一芯片、所述第二芯片、所述第一引脚以及所述第二引脚之间通过所述导线连通;所述第一贴片区、所述第二贴片区、所述第一芯片、所述第二芯片、所述第一引脚与所述第一贴片区连接的一端、以及所述第二引脚与所述第二贴片区连接的一端均封装于所述模封体内,所述第一贴片区贴设有所述第一芯片的面低于所述第二贴片区贴设有所述第二芯片的面。
作为一种改进方式,定义所述引线框架贴设有所述第一芯片和所述第二芯片的一面为顶面,与所述顶面相背的一面为底面,所述引线框架还包括弯折连接部,所述第一贴片区与所述第二贴片区在垂直于所述顶面的方向上平行间隔设置,所述弯折连接部从所述第一引脚朝向所述底面的一侧弯折并连接所述第一贴片区,所述第一芯片的底部通过锡线固定于所述第一贴片区。
作为一种改进方式,所述第二贴片区贴设有所述第二芯片的面到所述第一贴片区贴设有所述第一芯片的面的距离为900±50um。
作为一种改进方式,所述模封体以所述引线框架为界包括为位于顶面一侧的上半模封体和位于所述底面一侧的下半模封体,所述上半模封体对应所述第一贴片区处设有通槽。
作为一种改进方式,所述通槽位于所述第一贴片区靠近所述第二贴片区的一侧或者所述通槽位于所述第一贴片区靠近所述第一引脚的一侧。
作为一种改进方式,所述下半模封体远离所述第一贴片区的一侧到所述第一贴片区的距离为500±50um。
作为一种改进方式,所述上半模封体远离所述第一贴片区的一侧到所述第一贴片区的距离为2500±50um。
作为一种改进方式,所述第一贴片区包括第一贴片焊盘、第二贴片焊盘、第三贴片焊盘以及第四贴片焊盘,所述第一贴片焊盘、所述第二贴片焊盘、所述第三贴片焊盘以及所述第四贴片焊盘并排间隔设置,所述第一芯片设有十二个,所述第一贴片焊盘上贴设有六个所述第一芯片,所述第二贴片焊盘、所述第三贴片焊盘以及所述第四贴片焊盘各贴设有两个所述第一芯片,十二个所述第一芯片在所述第一贴片区呈阵列设置。
作为一种改进方式,所述模封体的正反面均设有沿所述通槽边缘排布的收缩顶针位。
所述第一引脚和所述第二引脚的总数为25或者26,所述第一引脚和所述第二引脚的长度为14mm、11.7mm或9.5mm。
相比现有技术,本实用新型的有益效果在于:
本实用新型公开的功率半导体模块,相对于现有的功率半导体模块,取消了覆铜陶瓷板,也就取消了覆铜陶瓷板通过锡膏固定到引线框架的工艺步骤,避免了锡膏焊接过程中需要在真空设备中进行回流焊和锡膏焊接后需要进行助焊剂清洗的工艺步骤,从而简化了工艺,降低了相关设备成本;而且,由于取消了和锡膏焊接有关的工艺步骤,也就避免了在这些工艺步骤中会出现残次品的情况,从而提高了产品的良品率。
附图说明
图1为本实用新型实施例一公开的功率半导体模块正面视角的结构示意图;
图2为本实用新型实施例一公开的功率半导体模块背面视角的结构示意图;
图3为本实用新型实施例一公开的引线框架、第一芯片、第二芯片、导线、第一引脚以及第二引脚的配合示意图;
图4为3中A-A截面示意图;
图5为图4中B处局部放大示意图;
图6为现有技术中第一贴片区、第二贴片区、第一芯片、第二芯片以及导线的结构示意图;
图7为本实用新型实施例一公开的第一贴片区、第二贴片区、第一芯片、第二芯片以及导线的结构示意图;
图8为本实用新型实施例一公开的功率半导体模块的局部剖视示意图;
图9为本实用新型实施例四公开的功率半导体模块的局部剖视示意图。
具体实施方式
下面,结合附图以及具体实施方式,对本实用新型做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
需要说明,本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
还需要说明的是,当元件被称为“固定于”或“设置于”另一个元件上时,它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件,它可以是直接连接另一个元件或者可能同时存在居中元件。
另外,在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
实施例一:
请参阅图1-8,本实用新型的实施例一公开一种功率半导体模块100,包括引线框架10、第一芯片20、第二芯片30、导线40以及模封体50,引线框架10包括第一贴片区11、设于第一贴片区11一侧的第二贴片区12、设于第一贴片区11远离第二贴片区12一侧并与第一贴片区11连接的第一引脚13、以及与第二贴片区12连接的第二引脚14,第一芯片20贴设于第一贴片区11,第二芯片30贴设于第二贴片区12;第一芯片20、第二芯片30、第一引脚13以及第二引脚14之间通过导线40连通;第一贴片区11、第二贴片区12、第一芯片20、第二芯片30、第一引脚13与第一贴片区11连接的一端、以及第二引脚14与第二贴片区12连接的一端均封装于模封体50内,第一贴片区11贴设有第一芯片20的面低于第二贴片区12贴设有第二芯片30的面。
优选地,第一贴片区11和第二贴片区12均为铜片,第一芯片20的底部通过锡线的固定于第一贴片区11,第二芯片30的底部通过银胶的固定于第二贴片区12,模封体50为环氧树脂模封体。优选地,第一芯片20为功率芯片,第二芯片30为驱动芯片,第一芯片20的工作电流大于第二芯片30的工作电流。
本实施例公开的功率半导体模块100,相对于现有的功率半导体模块,取消了覆铜陶瓷板,也就取消了覆铜陶瓷板通过锡膏固定到引线框架的工艺步骤,避免了锡膏焊接过程中需要在真空设备中进行回流焊和锡膏焊接后需要进行助焊剂清洗的工艺步骤,从而简化了工艺,降低了相关设备成本;而且,由于取消了和锡膏焊接有关的工艺步骤,也就避免了在这些工艺步骤中会出现残次品的情况,从而提高了产品的良品率。
本实施例中,第一芯片20通过锡线的方式固定于第一贴片区11,相对于采用锡膏焊接的方式,散热较佳,原因在于锡膏的热导系数约50W/m*K,而锡线的热导系数约67W/m*K,热导系数提高了约34%,本实施例中第一芯片20通过锡线焊接,散热效果好,大大降低了第一芯片20因热量在短时间的聚集而引起芯片失效的风险,提高了产品的可靠性。
定义引线框架10贴设有第一芯片20和第二芯片30的一面为顶面101,与顶面101相背的一面为底面102,模封体50以引线框架10为界包括位于顶面101一侧的上半模封体51和位于底面102一侧的下半模封体52。
在焊线过程中,为了防止导线40碰到第一芯片20和第二芯片30的边缘,造成导线40与第一芯片20和第二芯片30接触从而造成短路,对导线40的线弧高度是有一定的要求的。当第一芯片20与第二芯片30在同一平面,导线40的线弧高度需要设计的较高,而模封体50又需要将导线40封装在模封体50体内,从而导致模封体50的厚度比较厚。
本实施例中,通过设置第一贴片区11贴设有第一芯片20的面低于第二贴片区12贴设有第二芯片30的面,也即,第一贴片区11相对于第二贴片区12下沉预定高度,可以有效降低第一贴片区11和第二贴片区12之间连接的导线40的线弧高度,从而使得模封体50整体厚度减薄,便于客户使用,能够适应市场的需求。而且,上半模封体51顶面的下降减小了与第二贴片区12相对的上半模封体51的厚度,从而可以减少模封体50的材料,降低成本。需要说明的是,与第二贴片区12相对的上半模封体51的厚度理论上可以减小到不露出导线40即可。
如图6所示,现有的功率半导体模块,第一贴片区11’和第二贴片区12’同水平面设置,导线40’连接第一芯片20’和第二芯片30’时,导线40’的中部40a线弧较高,在焊线过程中,容易出现导线40’的中部40a塌陷的情况。
本实施例中,由于第一贴片区11相对第二贴片区12下沉了预定高度,降低了第一贴片区11与第二贴片区12之间连接的导线40的线弧高度,可以有效避免导线40中部太高而出现塌陷的情况,提高了焊线的可靠性。
引线框架10还包括弯折连接部15,第一贴片区11与第二贴片区12在垂直于顶面101的方向上平行间隔设置,弯折连接部15从第一引脚13朝向底面102的一侧弯折并连接第一贴片区11。
作为本实施例的一种改进方式,第二贴片区12贴设有第二芯片30的面到第一贴片区11贴设有第一芯片20的面的距离为S,S=900±50um。也即,第一贴片区11相对于第二贴片区12的下沉深度为900±50um。
优选地,本实施例中的功率半导体模块的额定功率低于6KW,在该额定功率内,通过大功率芯片贴片区下沉的设计,使得其更加靠近模封体表面从而增强散热效果,再配合环氧树脂本身的散热特性即可满足此类功率半导体模块的散热要求。
作为本实施例的一种改进方式,第一贴片区11包括第一贴片焊盘11A、第二贴片焊盘11B、第三贴片焊盘11C以及第四贴片焊盘11D,第一贴片焊盘11A、第二贴片焊盘11B、第三贴片焊盘11C以及第四贴片焊盘11D并排间隔设置,第一芯片20设有十二个,第一贴片焊盘11A上贴设有六个第一芯片,第二贴片焊盘11B、第三贴片焊盘11C以及第四贴片焊盘11D各贴设有两个第一芯片20,十二个第一芯片20在第一贴片区11呈阵列设置。具体地,十二个第一芯片20在第一贴片区11呈两行六列设置。以该设计方式,通过设置十二个第一芯片20在第一贴片区11呈阵列设置,简化了第一芯片20的加工工艺,降低加工难度。
作为本实施例的一种改进方式,上半模封体51对应第一贴片区11处设有通槽511。本实施例中,模封体50在注塑成型时,是在模具对应上半模封体51的一侧和模具对应下半模封体52的一侧各设有进胶口,由于第一贴片区11相对于第二贴片区12下沉预定高度,上半模封体51远离第一贴片区11的表面到第一贴片区11的距离大于下半模封体52远离第一贴片区11的表面到第二贴片区12的距离,导致上半模封体51对应第一贴片区11处相对于下半模封体52对应第一贴片区11处需要注入较多的环氧树脂,从而使第一贴片区11上下表面的模流速度不一样,两股模流在上半模封体51内汇聚,导致气体不能及时排出,使得注塑成型的模封体50容易出现气孔、模封不全以及翘曲的问题。本实施例中,通过在上半模封体51对应第一贴片区11处设有通槽511,通槽511对应的模具凸起可以阻挡上半模封体51在注塑成形时模流的流速,同时减少上半模封体51在注塑成形时的进胶量,起到平衡第一贴片区11上下表面模流速度的作用,从而改善注塑成型的模封体50容易出现气孔、模封不全以及翘曲的问题,提高产品的成型质量。
作为本实施例的一种改进方式,通槽511位于第一贴片区11靠近第二贴片区12的一侧,可以理解地,通槽511也可以位于第一贴片区11靠近第一引脚13的一侧。优选地,通槽511设置在对应第一贴片区11的中间位置,这样可以对模流速度起到较大的影响,从而提高产品的模封质量。
作为本实施例的一种改进方式,下半模封体52远离第一贴片区11的一侧到第一贴片区11的距离为H,H=500±50um。通过设置该距离数值,一方面使得下半模封体52可以绝缘和散热,另一方面,也可以避免由于下半模封体52对应第一贴片区11处的厚度太薄,使得产品在高压通电时容易出现下半模封体52被击穿的情况。
作为本实施例的一种改进方式,上半模封体51远离第一贴片区11的一侧到第一贴片区11的距离为L,L=2500±50um。
作为本实施例的一种改进方式,引线框架10的厚度为380~382um。
作为本实施例的一种改进方式,上半模封体51远离第二贴片区12的一侧到第二贴片区12的距离为1700±50um,现有的功率半导体模块的上半模封体远离第二贴片区的一侧到第二贴片区的距离大约为2300±50um,也即,本实施例通过设置第二贴片区12贴设有第二芯片30的面高于第一贴片区11贴设有第一芯片20的面,上半模封体51远离第二贴片区12的一侧到第二贴片区12的距离相对现有上半模封体远离第二贴片区的一侧到第二贴片区的距离可以减小600um左右,有效地缩小了模封体50的厚度,节约模封体50材料。
作为本实施例的一种改进方式,模封体50的正反面均设有沿通槽511边缘排布的收缩顶针位501。该收缩顶针位501用于功率半导体模块100在注塑成型时,模具的收缩顶针可以在该收缩顶针位501处固定住第一贴片区11,防止在注塑成型模封体50时,第一贴片区11由于模流的影响,改变了第一贴片区11和/或第二贴片区12的高度,而影响了导线40连接质量。需要说明的是,本实施例公开的功率半导体模块100,在模封体50上下两侧分别有5个收缩顶针位501,而且上下两面是同时作用的。作用原理是在环氧树脂注塑初期,上下两侧是顶针对中间的引线框架10进行高度方向上的固定,当环氧树脂注塑完成之前,此时环氧树脂足以对引线框架10起到固定作用,两侧的收缩顶针同时向外收缩一定的距离,使得后期注塑过程对收缩顶针孔进行填充,保证功率半导体模块100应用过程中的安全性与可靠性。需要说明的是,收缩顶针位501的位置选择是根据引线框架10的设计以及内部结构的分布来决定的,优选地,顶针设置为刚好压到第一贴片区11和第二贴片区12的中心,达到最优的固定引线框架10的作用。
作为本实施例的一种改进方式,模封体51的上下两侧设有脱模顶针位502。该脱模顶针位502用于模封体51注胶完成后,在脱模的过程中,模具的顶针可以在该脱模顶针位502处辅助产品从模具的型腔内脱出,减少粘膜问题。优选地,为了减少脱模顶针的数量同时能够达到顺利脱模的效果,在模封体51的四个边角处各设有一个脱模顶针位502。作为本实施例的一种改进方式,第一引脚13和第二引脚14的总数为25个,第一引脚13和第二引脚14的长度为14mm。
实施例二:
本实施例提供的功率半导体模块与实施例一提供的功率半导体模块不同的地方在于:本实施例中,第一引脚13和第二引脚14的长度为11.7mm。其它部件的结构及相互间的连接关系可以参照实施例一,在此不做赘述。
实施例三:
本实施例提供的功率半导体模块与实施例一提供的功率半导体模块不同的地方在于:本实施例中,第一引脚13和第二引脚14的长度为9.5mm。其它部件的结构及相互间的连接关系可以参照实施例一,在此不做赘述。
实施例四:
请参阅图9,本实施例提供的功率半导体模块与实施例一提供的功率半导体模块不同的地方在于:本实施例中,第一引脚13’和第二引脚14’的总数为26个,第一引脚和第二引脚的长度为14mm。其它部件的结构及相互间的连接关系可以参照实施例一,在此不做赘述。
实施例五:
本实施例提供的功率半导体模块与实施例一提供的功率半导体模块不同的地方在于:本实施例中,第一引脚和第二引脚的总数为26个,第一引脚和第二引脚的长度为11.7mm。其它部件的结构及相互间的连接关系可以参照实施例一,在此不做赘述。
实施例六:
本实施例提供的功率半导体模块与实施例一提供的功率半导体模块不同的地方在于:本实施例中,第一引脚和第二引脚的总数为26个,第一引脚和第二引脚的长度为9.5mm。其它部件的结构及相互间的连接关系可以参照实施例一,在此不做赘述。
上述实施方式仅为本实用新型的优选实施方式,不能以此来限定本实用新型保护的范围,本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。
Claims (10)
1.一种功率半导体模块,其特征在于:包括引线框架、第一芯片、第二芯片、导线以及模封体,所述引线框架包括第一贴片区、设于所述第一贴片区一侧的第二贴片区、设于所述第一贴片区远离所述第二贴片区一侧并与所述第一贴片区连接的第一引脚、以及与所述第二贴片区连接的第二引脚,所述第一芯片贴设于所述第一贴片区,所述第二芯片贴设于所述第二贴片区;所述第一芯片、所述第二芯片、所述第一引脚以及所述第二引脚之间通过所述导线连通;所述第一贴片区、所述第二贴片区、所述第一芯片、所述第二芯片、所述第一引脚与所述第一贴片区连接的一端、以及所述第二引脚与所述第二贴片区连接的一端均封装于所述模封体内,所述第一贴片区贴设有所述第一芯片的面低于所述第二贴片区贴设有所述第二芯片的面。
2.根据权利要求1所述的功率半导体模块,其特征在于,定义所述引线框架贴设有所述第一芯片和所述第二芯片的一面为顶面,与所述顶面相背的一面为底面,所述引线框架还包括弯折连接部,所述第一贴片区与所述第二贴片区在垂直于所述顶面的方向上平行间隔设置,所述弯折连接部从所述第一引脚朝向所述底面的一侧弯折并连接所述第一贴片区,所述第一芯片的底部通过锡线固定于所述第一贴片区。
3.根据权利要求1所述的功率半导体模块,其特征在于,所述第二贴片区贴设有所述第二芯片的面到所述第一贴片区贴设有所述第一芯片的面的距离为900±50um。
4.根据权利要求2所述的功率半导体模块,其特征在于,所述模封体以所述引线框架为界包括为位于顶面一侧的上半模封体和位于所述底面一侧的下半模封体,所述上半模封体对应所述第一贴片区处设有通槽。
5.根据权利要求4所述的功率半导体模块,其特征在于,所述通槽位于所述第一贴片区靠近所述第二贴片区的一侧或者所述通槽位于所述第一贴片区靠近所述第一引脚的一侧。
6.根据权利要求4所述的功率半导体模块,其特征在于,所述下半模封体远离所述第一贴片区的一侧到所述第一贴片区的距离为500±50um。
7.根据权利要求4所述的功率半导体模块,其特征在于,所述上半模封体远离所述第一贴片区的一侧到所述第一贴片区的距离为2500±50um。
8.根据权利要求1所述的功率半导体模块,其特征在于,所述第一贴片区包括第一贴片焊盘、第二贴片焊盘、第三贴片焊盘以及第四贴片焊盘,所述第一贴片焊盘、所述第二贴片焊盘、所述第三贴片焊盘以及所述第四贴片焊盘并排间隔设置,所述第一芯片设有十二个,所述第一贴片焊盘上贴设有六个所述第一芯片,所述第二贴片焊盘、所述第三贴片焊盘以及所述第四贴片焊盘各贴设有两个所述第一芯片,十二个所述第一芯片在所述第一贴片区呈阵列设置。
9.根据权利要求4所述的功率半导体模块,其特征在于,所述模封体的正反面均设有沿所述通槽边缘排布的收缩顶针位。
10.根据权利要求1-9任一项所述的功率半导体模块,其特征在于,所述第一引脚和所述第二引脚的总数为25或者26,所述第一引脚和所述第二引脚的长度为14mm、11.7mm或9.5mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922210405.9U CN210866170U (zh) | 2019-12-11 | 2019-12-11 | 功率半导体模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922210405.9U CN210866170U (zh) | 2019-12-11 | 2019-12-11 | 功率半导体模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210866170U true CN210866170U (zh) | 2020-06-26 |
Family
ID=71289347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922210405.9U Active CN210866170U (zh) | 2019-12-11 | 2019-12-11 | 功率半导体模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210866170U (zh) |
-
2019
- 2019-12-11 CN CN201922210405.9U patent/CN210866170U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320270B1 (en) | Semiconductor device and method of producing the same | |
US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
JP4669166B2 (ja) | 半導体装置 | |
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
CN110828432A (zh) | 功率半导体模块 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
CN210866170U (zh) | 功率半导体模块 | |
JP3129660B2 (ja) | Sonパッケージの樹脂封止方法及び樹脂封止装置 | |
JPH03222464A (ja) | 半導体装置及びその製造方法 | |
JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
JP2724491B2 (ja) | 成形装置 | |
JPH11186481A (ja) | リードフレーム | |
CN107978530A (zh) | 一种减少ipm模块注塑溢料的方法和dbc基板 | |
JP5121807B2 (ja) | 半導体装置の製造方法 | |
JPH0661391A (ja) | 液冷却型半導体装置及びその製造方法 | |
CN113284871B (zh) | 一种dbc基板框架结构及其成型治具、成型方法 | |
JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
CN207637786U (zh) | 一种能够减少ipm模块注塑溢料的dbc基板结构 | |
CN212542401U (zh) | 一种塑封模具 | |
JPH09213871A (ja) | 半導体装置 | |
JP5562819B2 (ja) | 半導体装置の製造方法 | |
JP2000124236A (ja) | 半導体装置の製造方法 | |
JPH03263359A (ja) | モールドフラットパッケージ | |
JPH06232304A (ja) | フルモールドパッケージ用リードフレーム | |
JP2000124167A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |