CN113284871B - 一种dbc基板框架结构及其成型治具、成型方法 - Google Patents

一种dbc基板框架结构及其成型治具、成型方法 Download PDF

Info

Publication number
CN113284871B
CN113284871B CN202010102198.XA CN202010102198A CN113284871B CN 113284871 B CN113284871 B CN 113284871B CN 202010102198 A CN202010102198 A CN 202010102198A CN 113284871 B CN113284871 B CN 113284871B
Authority
CN
China
Prior art keywords
substrate
side frame
forming
frame
frame structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010102198.XA
Other languages
English (en)
Other versions
CN113284871A (zh
Inventor
杨景城
史波
肖婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202010102198.XA priority Critical patent/CN113284871B/zh
Publication of CN113284871A publication Critical patent/CN113284871A/zh
Application granted granted Critical
Publication of CN113284871B publication Critical patent/CN113284871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及DBC基板封装技术领域，提出了一种DBC基板框架结构，包括基板，所述基板上方设置有相互正对的第一侧框架与第二侧框架，第一侧框架连接固定在所述基板上，基板倾斜设置且倾斜方向为沿所述第二侧框架到所述第一侧框架方向斜向上，用于补偿封装过程中所述第一侧框架挤压导致所述基板翘起；还提出了一种DBC基板框架结构的成型治具，包括基座和设置在所述基座上的成型腔，成型腔用于制造上述的DBC基板框架结构；还提出了一种DBC基板框架结构的成型方法，其采用了上述成型治具。本发明具有封装成功率高、封装成本低和加工效率高的优点。

Description

一种DBC基板框架结构及其成型治具、成型方法
技术领域
本发明涉及DBC基板封装技术领域，特别地涉及一种DBC基板框架结构及其成型治具、成型方法。
背景技术
陶瓷—铜键合基板(Direct Bonding Copper，简称DBC基板)与引线框架等形成DBC基板框架结构，DBC基板框架结构再与芯片等封装成功率模块，其中DBC基板是功率模块上标准的电路板材料。
目前的DBC基板框架结构中，DBC基板与引线框架管脚保持平行，一侧与引线框架焊接，另一侧悬空，同时引线框架与基板之间存在连接公差。在封装过程中用模具塑封合模时，为了克服连接公差并保证基板与下模具紧密接触，必须保证下模具的型腔深度小于引线框架与基板之间的距离，但此种设计常常导致上下模具过度挤压引线框架管脚，进而挤压到DBC基板上焊接引线框架的一侧，造成DBC基板上受力不均，进而导致DBC基板上无焊接引线框架的一侧翘起，从而造成DBC基板下表面无法紧密接触下模具表面，导致塑封注胶溢出至DBC基板的背面，当溢胶凝固后不仅会严重影响功率模块的底面散热功能，还会影响功率模块的外观。目前，市面上普遍解决此类问题的方法是在模具上额外开设顶针孔，从顶针孔内增加顶针抵住DBC基板无焊接引线框架的一侧，进而防止DBC基板翘起，以此来改善溢胶，但是这种封装结构所耗成本大，而且还需要增加一个工序来补胶以防止插设顶针处存在空隙，这大大降低了封装效率。
发明内容
本发明提供一种DBC基板框架结构及其成型治具、成型方法，引线框架与基板连接固定后呈倾斜结构，来补偿封装过程中基板的挤压变形，可有效地解决上述技术问题。
本发明的一种DBC基板框架结构，包括基板与引线框架，所述引线框架包括分别位于所述基板相对的两侧的第一侧框架和第二侧框架，所述第一侧框架与所述基板相连接；其中，所述基板靠近所述第一侧框架的一侧朝所述第一侧框架的方向倾斜，用于防止封装过程中所述引线框架受到挤压而导致所述基板翘起。。
在一个实施方式中，第一侧框架包括相互连接的连接部和管脚部，所述连接部固定在所述基板的上表面。
在一个实施方式中，管脚部所在平面与所述基板所在平面之间的夹角范围为0.5°～5°。
在一个实施方式中，连接部与所述基板之间采用焊接的方式进行连接。
在一个实施方式中，还包括设置在所述基板上的芯片，所述芯片通过键合线分别与所述第一侧框架和所述第二侧框架相连。
本发明还提出了一种DBC基板框架结构的成型治具，包括基座和设置在所述基座上的成型腔，所述成型腔用于制造上述实施方式中任意一个所述的DBC基板框架结构。
在一个实施方式中，成型腔包括放置槽和设置在所述放置槽两侧的成型槽，所述放置槽与所述成型槽相连通，所述放置槽用于放置所述基板，所述成型槽用于放置引线框架；其中，所述放置槽底面构造为倾斜面。
在一个实施方式中，两所述成型槽分别用于放置第一侧框架和第二侧框架，所述放置槽底面构造为朝放置所述第一侧框架的成型槽的方向倾斜。
在一个实施方式中，放置槽的底面与所述成型槽的底面之间的夹角范围为0.5°～5°。
本发明还提出了一种DBC基板框架结构的成型方法，其采用了上述实施方式中任一个所述的DBC基板框架结构的成型治具。
与现有技术相比，本发明提供的DBC基板框架结构，至少具备有以下有益效果：
1.本发明中，基板与管脚部之间具有一夹角，从而，在封装合模时，基板的一侧先接触模具表面，另一侧与模具表面之间留有间隙，因此在基板与第一侧框架连接固定的一侧下形成变形余量，在封装合模过程中，模具挤压到引线框架，从而使第一侧框架固定在基板的一侧产生轻微变形，进而使基板的右侧开始挤压变形，此时，变形余量会对基板的挤压变形进行补偿，当基板下表面变形至与模具表面完全接触时，挤压程度已经被大幅度缓冲，有效避免了基板上无焊接引线框架的一侧翘起，保证了塑封注胶不会从翘起处溢至基板背面，进而有效防止溢胶的出现，从而提高封装成功率，使形成的功率模块有效散热。
2.采用本发明的DBC基板框架结构进行封装，能避免额外设计顶针孔，进而避免了补胶工序的出现，不仅降低了封装成本，还有效提高了封装效率。
本发明提供的DBC基板框架结构的成型治具，至少具备有以下有益效果：
成型治具设置有放置引线框架的成型槽，以及放置基板的放置槽，操作者先将第一侧框架、第二侧框架和基板一一放置到成型槽和放置槽内，当基板紧密接触放置槽底面时，即可直接将第一侧框架固定在基板上并形成预设角度的基板，实现了倾斜基板的快速成型，同时让芯片和键合线的连接固定也更加方便，从而实现整个DBC基板框架结构的快速成型，提高封装效率和结构可靠性。
本发明提供的DBC基板框架结构的成型方法，其采用了上述的成型治具，因此具备相同的有益效果。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是本发明DBC基板框架结构的结构示意图；
图2是本发明DBC基板框架结构进行封装前的结构示意图；
图3是本发明DBC基板框架结构封装完成后的结构示意图；
图4是本发明DBC基板框架结构的成型治具的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
附图标记：
10-基板，20-第一侧框架，21-连接部，22-管脚部，30-第二侧框架，40-芯片，50-键合线，60-基座，70-成型腔，71-成型槽，72-放置槽，80-上模具，90-下模具。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参照图1至图3，本发明的一种DBC基板框架结构，包括基板10与引线框架，引线框架包括分别位于基板10相对的两侧的第一侧框架20和第二侧框架30，第一侧框架20与基板10相连接；其中，基板10靠近第一侧框架20的一侧朝第一侧框架20的方向倾斜，用于防止封装过程中引线框架受到挤压而导致基板10翘起。。
具体地，如图2所示，对DBC基板框架结构进行封装时，先将整个框架结构放入上模具80和下模具90之间的型腔中，此时基板10的左侧先接触到下模具90，合模过程中，上模具80挤压到第一侧框架20，从而使第一侧框架20固定在基板10的一侧产生轻微变形，变形之后整个基板10会平整贴合在下模具90表面，然后开展后续注塑等工序，并形成功率模块。
具体地，需要说明的是，因为基板10倾斜设置，如图2所示，基板10的右侧高于其左侧，因此，在封装合模时，基板10的右侧与模具表面之间留有间隙，可以在基板10的右侧下方形成变形余量。在封装合模过程中，上模具80挤压到第一侧框架20，从而使第一侧框架20固定在基板10的一侧产生轻微变形，进而使基板10的右侧向下变形，此时，变形余量会对基板10的变形进行补偿，当基板10下表面变形至与下模具90表面完全接触时，挤压变形刚好抵消或者已经被大幅度缓冲，有效避免了基板10与第一侧框架20固定的一侧相对的另一侧翘起，保证了塑封注胶不会从翘起处溢至基板10的背面，进而有效防止溢胶的出现，从而提高封装成功率，使形成的功率模块有效散热。
具体地，请参照图1至图3，在一个例子中，第一侧框架20包括相互连接的连接部21和管脚部22，连接部21连接固定在基板10右侧的上表面。
具体地，需要说明的是，在封装合模过程中，模具挤压到管脚部22，再通过管脚部22传递到连接部21，通过连接部21将挤压作用传递到基板10上。优选地，连接部21固定在基板10靠近边缘的位置，一方面不影响芯片40等元件的固定，提高基板10上表面空间利用率，另一方面，连接部21设置在基板10的边缘，更加便于连接部21与基板10的连接固定，进而便于DBC基板框架结构的形成。
具体地，请参照图1至图3，在一个例子中，管脚部22所在平面与基板10所在平面之间的夹角范围为0.5°～5°。
具体地，需要说明的是，在模具封装过程中，管脚部22所在平面与下模具90表面之间是相互平行的，管脚部22所在平面与基板10所在平面之间的夹角代表了基板10与下模具90之间的倾斜角度，因此，此角度范围为0.5°～5°代表了基板10与下模具90之间的倾斜角度不能小于0.5°以及不能大于5°，最佳角度取在3°。如果基板10的倾斜角度小于0.5°，将会导致预留的变形量过小，不能补偿合模过程中的变形量，基板10依旧会翘起，从而不能避免基板10背面溢胶；如果倾斜基板10的倾斜角度大于5°，将会导致预留的变形量过大，在变形过程中会导致第一侧框架20与基板10固定点不稳定，容易造成第一侧框架与基板10之间部分脱落，并在脱落处发生溢胶。
具体地，在一个优选例子中，连接部21与基板10之间的连接固定方式采用焊接。
具体地，需要说明的是，在连接部21与基板10连接点加入焊接材料，通过高温或者回流焊将焊接材料固化定性，并保证基板10的倾斜角度。
具体地，请参照图1至图3，在一个例子中，还包括连接固定在基板10上表面中央的芯片40，芯片40通过键合线50分别与第一侧框架20和第二侧框架30相连。
如图4所示，本发明还提供了一种DBC基板框架结构及其成型治具，包括基座60和设置在基座60上的成型腔70，成型腔70用于制造上述例子中任意一个的DBC基板框架结构。
具体地，请参照图4，在一个优选例子中，成型腔70包括放置槽72和设置在放置槽72两侧的成型槽71，放置槽72与成型槽71相连通，放置槽72用于放置基板10，成型槽71用于放置引线框架；其中，放置槽72底面构造为倾斜面。
具体地，请参照图4，在一个优选例子中，两成型槽71分别用于放置第一侧框架20和第二侧框架30，放置槽72底面构造为朝放置第一侧框架20的成型槽71的方向倾斜。
具体地，需要说明的是，成型治具设置有放置第一侧框架20、第二侧框架30的成型槽71，以及放置基板10的放置槽72，操作者先将第一侧框架20、第二侧框架30和基板10一一放置到成型槽71和放置槽72内，当基板10紧密接触放置槽72底面时，即可将第一侧框架20固定在基板10上并形成预设角度的基板10，实现了倾斜基板10的快速成型，同时让芯片40和键合线50的连接固定也更加方便，从而实现整个DBC基板框架结构的快速成型，提高封装效率和结构可靠性。
具体地，请参照图4，在一个例子中，放置槽72的底面与成型槽71的底面之间的夹角范围为0.5°～5°
具体地，需要说明的是，放置槽72底面的设计角度，直接决定了基板10的倾斜角度，因此通过需要进行预设放置槽72底面角度，实现调节倾斜基板10的角度。
具体地，本发明还提供了一种DBC基板框架结构的成型方法，其采用了上述例子中任意一个的DBC基板框架结构的成型治具。
综上，本申请通过采用一种成型治具来加工制造出一种DBC基板框架结构，实现整个DBC基板框架结构的快速成型，并通过本申请中的DBC基板框架结构的倾斜基板，解决了基板溢胶问题，提高了封装成功率和封装效率，并且降低了封装成本。
在本发明的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (5)

1.一种DBC基板框架结构，其特征在于，包括基板与引线框架，所述引线框架包括分别位于所述基板相对的两侧的第一侧框架和第二侧框架，所述第一侧框架与所述基板相连接，所述第二侧框架不与所述基板相连接；
其中，所述基板靠近所述第一侧框架的一侧朝所述第一侧框架的方向倾斜，用于防止封装过程中所述引线框架受到挤压而导致所述基板翘起；
所述第一侧框架包括相互连接的连接部和管脚部，所述连接部固定在所述基板的上表面；
所述管脚部所在平面与所述基板所在平面之间的夹角范围为0.5°～5°；
所述管脚部所在平面与所述基板所在平面之间的夹角为3°。
2.根据权利要求1所述的DBC基板框架结构，所述连接部与所述基板之间采用焊接的方式进行连接。
3.根据权利要求1或2所述的DBC基板框架结构，其特征在于，还包括设置在所述基板上的芯片，所述芯片通过键合线分别与所述第一侧框架和所述第二侧框架相连。
4.一种DBC基板框架结构的成型治具，其特征在于，包括基座和设置在所述基座上的成型腔，所述成型腔用于制造根据权利要求1-3中任意一项所述的DBC基板框架结构；
所述成型腔包括放置槽和设置在所述放置槽两侧的成型槽，所述放置槽与所述成型槽相连通，所述放置槽用于放置所述基板，所述成型槽用于放置引线框架；其中，所述放置槽底面构造为倾斜面；
所述成型槽用于放置第一侧框架和第二侧框架，所述放置槽底面构造为朝放置所述第一侧框架的成型槽的方向倾斜；
所述放置槽的底面与所述成型槽的底面之间的夹角范围为0.5°～5°。
5.一种DBC基板框架结构的成型方法，其特征在于，其采用根据权利要求4所述的DBC基板框架结构的成型治具。
CN202010102198.XA 2020-02-19 2020-02-19 一种dbc基板框架结构及其成型治具、成型方法 Active CN113284871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010102198.XA CN113284871B (zh) 2020-02-19 2020-02-19 一种dbc基板框架结构及其成型治具、成型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010102198.XA CN113284871B (zh) 2020-02-19 2020-02-19 一种dbc基板框架结构及其成型治具、成型方法

Publications (2)

Publication Number Publication Date
CN113284871A CN113284871A (zh) 2021-08-20
CN113284871B true CN113284871B (zh) 2024-05-17

Family

ID=77275011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010102198.XA Active CN113284871B (zh) 2020-02-19 2020-02-19 一种dbc基板框架结构及其成型治具、成型方法

Country Status (1)

Country Link
CN (1) CN113284871B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395301A (zh) * 2001-06-28 2003-02-05 三洋电机株式会社 混合集成电路装置的制造方法
JP2005109029A (ja) * 2003-09-29 2005-04-21 Nichiden Seimitsu Kogyo Kk リードフレーム及びその製造方法
JP2008118012A (ja) * 2006-11-07 2008-05-22 Apic Yamada Corp ディゲート装置及びディゲート方法
CN103346136A (zh) * 2013-06-05 2013-10-09 吉林华微斯帕克电气有限公司 功率模块及其封装方法
CN110610920A (zh) * 2018-06-14 2019-12-24 富士电机株式会社 半导体装置、引线框架以及半导体装置的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213604B1 (ko) * 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395301A (zh) * 2001-06-28 2003-02-05 三洋电机株式会社 混合集成电路装置的制造方法
JP2005109029A (ja) * 2003-09-29 2005-04-21 Nichiden Seimitsu Kogyo Kk リードフレーム及びその製造方法
JP2008118012A (ja) * 2006-11-07 2008-05-22 Apic Yamada Corp ディゲート装置及びディゲート方法
CN103346136A (zh) * 2013-06-05 2013-10-09 吉林华微斯帕克电气有限公司 功率模块及其封装方法
CN110610920A (zh) * 2018-06-14 2019-12-24 富士电机株式会社 半导体装置、引线框架以及半导体装置的制造方法

Also Published As

Publication number Publication date
CN113284871A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US8198108B2 (en) Semiconductor device and method for manufacturing the same
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
JP2020188152A (ja) 半導体モジュール、半導体モジュールの製造方法および段差冶具
JP2003282809A (ja) 半導体装置およびその製造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN113284871B (zh) 一种dbc基板框架结构及其成型治具、成型方法
JP3425089B2 (ja) 樹脂封止型半導体装置の製造方法
CN110828432A (zh) 功率半导体模块
JPH09121015A (ja) 半導体装置
CN109830588A (zh) 一种led支架、led支架制造工艺及led支架的引线框架
CN211828735U (zh) 陶瓷基板结构及智能功率模块
JP2001035985A (ja) 樹脂封止半導体装置
JP3025093B2 (ja) 半導体装置およびその実装構造体
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
CN217983334U (zh) 半导体器件的跳线连接框架以及封装结构
CN210866170U (zh) 功率半导体模块
JP2759523B2 (ja) 半導体装置の製造方法
JP3402194B2 (ja) リードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JP2000012756A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
US20230245994A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant