JP2005109029A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP2005109029A JP2005109029A JP2003338536A JP2003338536A JP2005109029A JP 2005109029 A JP2005109029 A JP 2005109029A JP 2003338536 A JP2003338536 A JP 2003338536A JP 2003338536 A JP2003338536 A JP 2003338536A JP 2005109029 A JP2005109029 A JP 2005109029A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- manufacturing
- variation amount
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】 半導体チップを搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるリードフレームの製造方法、及びこのようにして生産されたリードフレームを提供すること。
【解決手段】加工前の板厚T(mm)のダイパッドサポート24を水平方向から下方への偏角であるディプレス角度θ(°)、ダイパッド23を所定の垂直方向の段差である設定段差D(mm)が設定値となるようにダイパッドサポート24にディプレス加工によって斜面を形成するとともに、厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して、DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|を満たすように設定し、リードフレームを製造する。
【選択図】 図7
【解決手段】加工前の板厚T(mm)のダイパッドサポート24を水平方向から下方への偏角であるディプレス角度θ(°)、ダイパッド23を所定の垂直方向の段差である設定段差D(mm)が設定値となるようにダイパッドサポート24にディプレス加工によって斜面を形成するとともに、厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して、DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|を満たすように設定し、リードフレームを製造する。
【選択図】 図7
Description
本発明は、リードフレームの製造方法及びリードフレームに係り、詳しくは、半導体チップを搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるリードフレームの製造方法及びリードフレームに関するものである。
近年、電子機器の小型化・高密度化が進み、IC(Integrated Circuit)パッケージなどの半導体装置に対する薄型化の要求が大きい。そこで、パッケージ全体を薄型にするためICチップ(半導体チップ)を載置するダイパッドを中央部分に備え、搭載した半導体チップを周囲のインナーリードの高さに揃えるようにしたものがある。このようなタイプのICパッケージには、例えば、表面実装タイプのTQFP(Thin Quad Flat Package)や、TSOP(Thin Small Outline Package)のようなものが挙げられる。例えば、TQFPでは、平面視が概ね正方形のダイパッドが、その4つの角から四方に延設された四本の吊りリード(ダイパッドサポート)により支持される。そしてこれらのダイパッドサポートはディプレス加工されてインナーリードとダイパッドが段差を形成し、ICチップの厚みが吸収されて周囲のインナーリードと高さを揃えられ、樹脂により封止される。そのため、パッケージを薄型にすることができる。このとき、ダイパッドに搭載されたICチップは極めて薄型のパッケージ内に収容されるため、リードフレームに対するダイパッドの傾きが大きくなったり、その平坦性が悪化したりすると封止している樹脂の厚みにムラができ、パッケージが反ったり、クラックを生じる等の問題があった。このため、ダイパッドの平坦性を向上させるために特許文献1では、ダイパッドを支えるダイパッドサポート用リードフレームのディプレス加工により形成されるディプレス屈曲部に、長手方向と直交する溝を設けたものが提案されている。このような溝を設けることで、ディプレス加工後の反発力による変形を減少させダイパッドの平坦性を向上させている。
特開平3−230555号公報
しかしながら、実際のディプレス加工では、ダイパッドの平坦性を損なう原因はディプレス加工後の変形だけではない。プレスされる金型の精度をはじめ、ダイセットのセッティング、プレスのストローク、プレスされる銅条の圧延方向により形成される結晶構造等も加工に影響する。そのため、いくら金型自体の精度を上げたり、弾性による反発力を除いたとしても安定した平坦性を得ることは難しい。
また、従来は、加工後のダイパッドとフレームとの段差を測るという煩雑な測定作業により平坦性をいちいちチェックし、その結果に基づいて、特に調整する基準もなしに作業者の勘に頼ってトライアンドエラーで金型等の調整を行っていた。このため、ダイパッドの平坦性を測定するのが極めて煩雑であるばかりか、その後の調整も確実性が無いため無駄が多くなり、生産の効率が上がらず、また品質も安定しないという問題があった。
上記問題を解決するため、本発明は、半導体チップを搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるリードフレームの製造方法、及びこのようにして生産されたリードフレームを提供することを目的とする。
上記課題を解決するため、請求項1に係るリードフレームの製造方法では、半導体チップを載置するダイパッドと、当該ダイパッドをその周囲の一部においてそれぞれフレームに支持する複数の板状のダイパッドサポートと、前記半導体チップと電気的に接続されるインナーリードとを有する半導体装置用のリードフレームの製造方法であって、前記インナーリードと前記ダイパッドに載置された半導体チップとの高さを揃えるために前記ダイパッドサポートにディプレス加工をすることにより斜面を形成するとともに、前記複数のダイパッドサポートの厚みが所定数値範囲内となるように加工することを要旨とする。
請求項2に係るリードフレームの製造方法では、請求項1に記載のリードフレームの製造方法の構成に加えて、加工前の板厚T(mm)の前記ダイパッドサポートを水平方向から下方への偏角であるディプレス角度θ(°)、前記ダイパッドを所定の垂直方向の段差である設定段差D(mm)が設定値となるように前記ダイパッドサポートにディプレス加工によって斜面を形成するとともに、設定段差D(mm)と加工後実段差との差である段差バラツキ量DD(mm)の許容範囲に基づいて前記複数のダイパッドサポートの斜面の過剰若しくは不足のプレスによる厚みバラツキ量WE(mm)の許容範囲を演算し若しくは推定し、当該演算若しくは推定結果により設定された許容範囲内になるように厚みバラツキ量WE(mm)の所定数値範囲を定め、前記ディプレス加工を制御することを要旨とする。
請求項3に係るリードフレームの製造方法では、請求項2に記載のリードフレームの製造方法の構成に加え、前記厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して、DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|を満たすように設定されたことを要旨とする。
請求項4に係るリードフレームの製造方法では、請求項2に記載のリードフレームの製造方法の構成に加え、QFPタイプの半導体装置用のリードフレームであって、前記ダイパッドサポートの厚みバラツキ量WE(mm)を±4μm以内とすることを要旨とする。
請求項5に記載のリードフレームでは、請求項1乃至請求項4のいずれか1項に記載のリードフレームの製造方法により製造されたことを要旨とする。
以上、詳述したように、本発明のリードフレーム及びその製造方法では、半導体チップを搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるという効果がある。
以下、本発明のリードフレームの製造方法及びリードフレームを具体化した一実施形態である半導体装置1に用いるリードフレーム2及びその製造方法を図1〜図7に従って説明する。
図1は、半導体装置1の組立前の本発明のリードフレーム2の平面図である。本実施形態においては、半導体装置1として、QFP(Quad Flat Package)タイプのICパッケージを例に説明する。リードフレーム2は、銅条に横1〜数列、縦に多数形成される。図1はそのうちの1つのリードフレーム2を示している。各リードフレーム2は、周囲の正方形の枠状のフレーム25により囲まれた部分が打ち抜かれてリード部20やダイパッド23が形成される。中央部に設けられた略正方形の開口部の周囲に、水平なピンが多数並設されて櫛状に形成されたリード部20が設けられる。リード部20は、中央の開口部側のインナーリード21と外側のフレーム25につながっているアウターリード22とから構成される。図1の一点鎖線で囲まれた正方形の部分は、半導体装置1の組立段階で封止樹脂3により封止される位置を示している。この封止樹脂3の外側のアウターリード22は、ダムバー26により連結されている。
また、この略正方形の開口部の4つの角から4本のダイパッドサポート24a,24b,24c,24d(以下特に区別しない場合はダイパッドサポート24という。)が中央方向に延設され、開口部の略中央に開口部と同じ向きで開口部の概ね2分の1程度の正方形のダイパッド23が設けられる。ダイパッドサポート24はダイパッド23のそれぞれの隅部に接続され、ダイパッド23をフレーム25に固定してその位置を保持するように構成されている。ダイパッド23には、一点鎖線で示す位置に半導体チップ11が載置される。
図2は、図1のI−I部分における本発明の半導体装置1の断面図である。図2において下方を半導体装置1の底面とする。半導体装置1は、半導体チップ11とリードフレーム2と封止樹脂3を備えて構成される。半導体チップ11はIC回路が形成されているシリコンチップである。リードフレーム2は、半導体チップ11と金属細線12,13…により電気的に接続されているインナーリード21,21と、基板実装時にハンダ等で電気的接続をするアウターリード22,22、半導体チップ11を載置するダイパッド23とを備える。封止樹脂3は、これらを樹脂封止している。
図3は、完成した半導体装置1を図1のII−II部分から見た断面図である。II−II部分は、ちょうどダイパッドサポート24を通る線であり、図3においてリードフレーム2の両端がフレーム25の部分、中央がダイパッド23となっており、フレーム25とダイパッド23を結ぶダイパッドサポート24が斜面に形成されている様子が示されている。このため、図2に示したように、半導体チップ11とインナーリード21の高さが揃えられ、金属細線12,13によるボンディングが容易になるとともに、パッケージ全体の厚みを薄くする効果が大きい。本願の図2〜3では、説明のため厚みを強調して描いているが、実際のTQFNタイプのパッケージなどでは極限の薄さを追求するために、10μm単位で半導体チップ11、ダイパッド23、封止樹脂3の位置関係が厳密に設定されている。
ここで、半導体装置1に用いるリードフレーム2の製造方法について説明する。リードフレーム2は、例えば、1次スタンピング、メッキ、2次スタンピングの各工程により製造される。1次スタンピングの複数の工程で銅条を順次プレスしてリードフレーム2の形状に打抜く。この段階では、リードフレーム2全体は平面になっている。順送りされながらリード部20の先端部分の潰し加工も行われる。そしてボンディング部のAgメッキが施され、2次スタンピングで、ディプレス加工によって、ダイパッド23が押し下げられるようにダイパッドサポート24が斜面に成形される。この手順については後に詳述する。そして必要に応じて洗浄、コロビ修正、ストレス除去等、その他の最終的な調整が行われてリードフレーム2として製品が完成する。
以下、この完成したリードフレーム2を用いて半導体装置1を製造する過程の概略を説明する。このように完成したリードフレーム2上に半導体チップ11が、載置されて接着材や両面テープで接着され、この半導体チップ11の所定の電極とインナーリード21とがキャピラリー(不図示)により金属細線12,13がワイヤボンディングされ電気的に接続される。その後、これらの位置の固定、絶縁、劣化の防止、外部環境からの保護のためエポキシ樹脂などの封止樹脂3により樹脂封止される。樹脂の硬化後、ダムバー26が切除され、はみ出した不要な封止樹脂が除去され、フレーム25部分から半導体装置1が切り取られる。そして、アウターリード22が所定の形状に整形されて、必要に応じて洗浄、刻印がなされ、半導体装置1として完成する。
ここで、上述のディプレス加工によって、ダイパッド23が押し下げられるようにダイパッドサポート24が斜面に成形される手順について詳述する。
図4は、図3のリードフレーム2の部分を示す断面図である。図4に示すように、水平の基準となるフレーム25に対して、ダイパッド23が水平になることが要求されるが、本来ダイパッドサポート24aのように厚みW(mm)に設定された場合はダイパッド23は設定段差D(mm)となる。しかし、何らかの理由でダイパッドサポート24cのように誤差成分である厚みバラツキ量WE(mm)を含んだ変形後厚みWG(mm)となると、ダイパッドサポート24cのように変形後段差DG(mm)となり、ダイパッドサポート24cが過剰に薄くなればその長さが伸び、段差バラツキ量DD(mm)が生じる。
図4は、図3のリードフレーム2の部分を示す断面図である。図4に示すように、水平の基準となるフレーム25に対して、ダイパッド23が水平になることが要求されるが、本来ダイパッドサポート24aのように厚みW(mm)に設定された場合はダイパッド23は設定段差D(mm)となる。しかし、何らかの理由でダイパッドサポート24cのように誤差成分である厚みバラツキ量WE(mm)を含んだ変形後厚みWG(mm)となると、ダイパッドサポート24cのように変形後段差DG(mm)となり、ダイパッドサポート24cが過剰に薄くなればその長さが伸び、段差バラツキ量DD(mm)が生じる。
このような原因としては、プレスされる金型の精度がまず挙げられる。この場合は金型の精度を向上させることで原因が取り除かれる。
図5は、リードフレーム2のディプレス加工を示すダイセットの模式図である。図5に示すようにダイセットのセッティングによってダイ4とパンチ5との位置関係が不正であれば、いくら金型の精度が高くても、ダイパッドサポート24等の潰し量が均一化せず水平方向や垂直方向の延びとなって歪みを生じさせ、フレーム25に対してダイパッド23の平坦性を悪化させる。
図5は、リードフレーム2のディプレス加工を示すダイセットの模式図である。図5に示すようにダイセットのセッティングによってダイ4とパンチ5との位置関係が不正であれば、いくら金型の精度が高くても、ダイパッドサポート24等の潰し量が均一化せず水平方向や垂直方向の延びとなって歪みを生じさせ、フレーム25に対してダイパッド23の平坦性を悪化させる。
また、プレスのストロークの不正によっても、同様に歪みを生じさせ、フレーム25に対してダイパッド23の平坦性を悪化させる。
さらに、金型の精度、ダイセットのセッティング、プレスのストロークなどが正確に調整されたとしても、プレスされる銅条の圧延方向により形成される結晶構造等も加工に影響するため、フレーム25に対してダイパッド23の平坦性を保証し得ないという問題がある。本発明は、これらの事情を鑑み、ダイパッド23の平坦性を結果的に決定づけるダイパッドサポート24の厚みに着目し、これを直接管理することでダイパッド23の平坦性を保証するものである。
さらに、金型の精度、ダイセットのセッティング、プレスのストロークなどが正確に調整されたとしても、プレスされる銅条の圧延方向により形成される結晶構造等も加工に影響するため、フレーム25に対してダイパッド23の平坦性を保証し得ないという問題がある。本発明は、これらの事情を鑑み、ダイパッド23の平坦性を結果的に決定づけるダイパッドサポート24の厚みに着目し、これを直接管理することでダイパッド23の平坦性を保証するものである。
ここで、図6は、本実施形態の調整方法の概略を説明する図である。段差が調整されるダイパッド23は、正方形のフレーム25(図1参照)の中に配置され、フレーム25の水平方向の長さは一定である。また、ダイパッド23の長さも一定である。従って、ダイパッドサポート24の斜辺水平(X方向)距離XL(mm)も一定のものとなる。そうとすると、設定段差(Y方向)D(mm)における設定厚みWO(mm)に誤差が生じ変形後厚みWG(mm)となった場合のダイパッドサポート24の設定斜面長さLO(mm)は、変形後斜面長さLG(mm)となる。この場合、上述のようにX方向(水平方向)の距離が規制されているため、ダイパッドサポート24の延びはY方向(垂直方向)の段差に転化される。つまり、ダイパッドサポート24の厚みを管理することでダイパッド23の段差を管理できる。そして、4本のダイパッドサポート24a〜24dの厚みを所定の範囲にすることでダイパッド23の平坦性を保証できるものである。この場合、変形後段差DGの測定に比べ、変形後厚みWGの測定は、例えばマイクロメータなどを使用することで容易に測定できる。また、変形後段差DGの測定結果に基づいて金型を調整することは判断基準が明確でなく極めて困難であるが、WGの測定結果に基づき金型を調整することは、直接ダイパッドサポート24の厚みを変化させるような調整をすればよいので容易である。このことから複数のダイパッドサポート24の厚みWGが所定数値範囲内となるように加工することで、ダイパッド23の平坦性を容易に保証できるリードフレーム2の製造方法とすることができる。
さらに詳しくいえば、加工前の板厚T(mm)の前記ダイパッドサポートを水平方向から下方への偏角であるディプレス角度θ(°)、前記ダイパッドを所定の垂直方向の段差である設定段差D(mm)が設定値となるように前記ダイパッドサポートにディプレス加工によって斜面を形成する。これとともに、設定段差D(mm)と加工後実段差との差である段差バラツキ量DD(mm)の許容範囲に基づいて前記複数のダイパッドサポートの斜面の過剰若しくは不足のプレスによる厚みバラツキ量WE(mm)の許容範囲を演算する。この結果、当該演算結果により設定された許容範囲内になるように厚みバラツキ量WE(mm)の所定数値範囲を定め、前記ディプレス加工を制御することで、変形後段差DGを一定にし、ダイパッド23の平坦性を保証できるリードフレームの製造方法とすることができる。
なお、従来のような生産工程ではフレーム25とダイパッド23との変形後段差DG(mm)を直接測るという煩雑な測定業務が必要であったが、本発明ではこれを省略することができる。また、従来では変形後段差DG(mm)が判ったとしても、変形後段差次に変形後段差DG(mm)をどのような方法で調整していいか分からない。つまり調整する目標値は明確でも、その目標値に到達するための手段は不明である。そのため、従来は全くの現場でのトライアンドエラーによる調整で極めて煩雑且つ不確定、非効率的な方法によるしかなかった。
次に、本実施形態のリードフレーム2の変形後段差DG(mm)の調整方法を詳細に説明する。
ここで、図7は、本実施形態の調整方法を詳細に説明する図である。本願の説明において、各記号を以下のように定義する。
T(mm):ディプレス加工前の銅条の板厚
D(mm):ダイパッド23のフレーム25に対する設定段差(Y方向)
DD(mm):ダイパッド23のフレーム25に対する段差バラツキ量(Y方向)
DG(mm):ダイパッド23のフレーム25に対する変形後段差(Y方向)
θ(°):ダイパッドサポート24の設定ディプレス角度(水平方向(X方向)からの下向きの偏角)
WO(mm):ダイパッドサポート24の設定厚み
WE(mm):ダイパッドサポート24の厚みバラツキ量
WG(mm):ダイパッドサポート24の変形後厚み
XL(mm):ダイパッドサポート24の斜辺水平(X方向)距離
XG(mm):ダイパッドサポート24の水平(X方向)伸び
LO(mm):ダイパッドサポート24の設定斜面長さ
LG(mm):ダイパッドサポート24の変形後斜面長さ
次に、図7に沿って、具体的に説明する。図7上部の実線で示すのは、板厚T(mm)の銅条において、設定されたリードフレーム2を示す。この場合、ダイパッド23のフレーム25の基準線に対する設定段差D(mm)、ダイパッドサポート24の設定ディプレス角度θ(°)と設定される。この場合のダイパッドサポート24の厚さは設定厚みWO(mm)、その長さは設定斜面長さLO(mm)となる。
ここで、図7は、本実施形態の調整方法を詳細に説明する図である。本願の説明において、各記号を以下のように定義する。
T(mm):ディプレス加工前の銅条の板厚
D(mm):ダイパッド23のフレーム25に対する設定段差(Y方向)
DD(mm):ダイパッド23のフレーム25に対する段差バラツキ量(Y方向)
DG(mm):ダイパッド23のフレーム25に対する変形後段差(Y方向)
θ(°):ダイパッドサポート24の設定ディプレス角度(水平方向(X方向)からの下向きの偏角)
WO(mm):ダイパッドサポート24の設定厚み
WE(mm):ダイパッドサポート24の厚みバラツキ量
WG(mm):ダイパッドサポート24の変形後厚み
XL(mm):ダイパッドサポート24の斜辺水平(X方向)距離
XG(mm):ダイパッドサポート24の水平(X方向)伸び
LO(mm):ダイパッドサポート24の設定斜面長さ
LG(mm):ダイパッドサポート24の変形後斜面長さ
次に、図7に沿って、具体的に説明する。図7上部の実線で示すのは、板厚T(mm)の銅条において、設定されたリードフレーム2を示す。この場合、ダイパッド23のフレーム25の基準線に対する設定段差D(mm)、ダイパッドサポート24の設定ディプレス角度θ(°)と設定される。この場合のダイパッドサポート24の厚さは設定厚みWO(mm)、その長さは設定斜面長さLO(mm)となる。
ここで、実際のディプレス加工において、ダイパッドサポート24の厚さに厚みバラツキ量WE(mm)の誤差が生じたものとする。厚みバラツキ量WE(mm)が過剰な圧縮とすればダイパッドサポートの厚みは、WOからWGとなり、それに伴ってダイパッドサポートの長さがLOからLGとなる。この場合、仮に、ダイパッド23の端部が自由にX方向に移動できるとすると、ダイパッドサポート24の幅を一定とすれば、S1の部分の肉がS2の部分に移動したと考えることができる。なお、厚みバラツキ量WE(mm)は、マイナスの値を取ることもでき、この場合もプラスの値と同様に考えることができる。
ここで、設定されたダイパッドサポート24のX方向距離をXL(mm)とすると、XLは、設定段差Dと設定ディプレス角度θから
XL=D/tanθ…(式1)
で求めることができる。
XL=D/tanθ…(式1)
で求めることができる。
次に、厚みバラツキ量WE(mm)の誤差が生じた場合のダイパッドサポート24のX方向の仮想的な延びである水平延びXGを算出すると、前述のようにS1の面積とS2の面積が等しくなることから、
XG=((WE/cosθ)×(D/tanθ)/(T−(WE/cosθ))…(式2)
で求めることができる。
XG=((WE/cosθ)×(D/tanθ)/(T−(WE/cosθ))…(式2)
で求めることができる。
そして、変形後のダイパッドサポート24の長さである変形後斜面長さLGは、
LG=(XL+XG)/cosθ…(式3)
で求めることができる。
LG=(XL+XG)/cosθ…(式3)
で求めることができる。
ここで、厚みバラツキ量WE(mm)の誤差が生じた場合のダイパッド23のX方向に伸びた場合を考えたが、実際にはX方向への延びは規制されている。そのため、図7の下部に示すようにダイパッドサポート24は図で示す矢印方向(時計回り方向)に変形し、ダイパッド23はY方向に下がり二点鎖線で示す位置になる。
その結果、厚みバラツキ量WE(mm)の誤差が生じた場合のダイパッド23の段差である変形後段差DGは、
DG=√(LG 2−XL 2)…(式4)
となる。
DG=√(LG 2−XL 2)…(式4)
となる。
従って、厚みバラツキ量WE(mm)に起因するダイパッド23の設定段差Dに対する段差バラツキ量DDは、
DD=DG−D…(式5)
により求められる。
DD=DG−D…(式5)
により求められる。
以上の式(1)〜式(5)の関係から、設定段差D、板厚T、設定ディプレス角度θ、厚みバラツキ量WE、段差バラツキ量DDの関係を導くと以下の式(6)が導かれる。
DD=√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D…(式6)
従って、式(6)より、前記厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して
DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|…(式7)
を満たすように厚みバラツキ量WE(mm)が設定されることで、段差バラツキ量DD(mm)が所定値に収まった平坦なダイパッド23を備えたリードフレームの製造方法とすることができる。
DD=√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D…(式6)
従って、式(6)より、前記厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して
DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|…(式7)
を満たすように厚みバラツキ量WE(mm)が設定されることで、段差バラツキ量DD(mm)が所定値に収まった平坦なダイパッド23を備えたリードフレームの製造方法とすることができる。
ここで、具体的な数値を挙げて説明する。例えば、板厚T=0.125mm、設定段差D=0.25mm、設定ディプレス角度がθ=30°の一般的なQFPタイプのICパッケージに一般に許容されるY方向変形量である段差バラツキ量DD(mm)の絶対値は、30μm以下が望ましいとされている。また、少なくとも段差バラツキ量DDが±40μm以内であれば許容される。まず、段差バラツキ量DDを30μmとすると、DD≦0.03である。(式6)の右辺|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|に、D=0.25(mm)、T=0.125(mm)、θ=30(°)、cos30°=0.866、tan30°=0.577を代入する。
そうすると、
0.03≧√|((0.25×0.125/((0.125×0.866-WE)×0.577))2-(0.25/0.577)2)-0.25|
となるので、等号が成立するようなWE(mm)を求めると、概ねWE≒0.00329(mm)となる。従って、ダイパッド23の許容されるY方向の段差バラツキ量DD(mm)を±30μm以下としたい場合は、ダイパッドサポート24に許容される厚みバラツキ量WEを概ね±3.3μmとすれば、期待されたダイパッド23の平坦性を実現できる。つまり、このことから一般に、厚みバラツキ量WEをμmオーダーで管理するには、±3μm以内とすれば、段差バラツキ量DD(mm)を望ましい±30μm以下とすることができる。
0.03≧√|((0.25×0.125/((0.125×0.866-WE)×0.577))2-(0.25/0.577)2)-0.25|
となるので、等号が成立するようなWE(mm)を求めると、概ねWE≒0.00329(mm)となる。従って、ダイパッド23の許容されるY方向の段差バラツキ量DD(mm)を±30μm以下としたい場合は、ダイパッドサポート24に許容される厚みバラツキ量WEを概ね±3.3μmとすれば、期待されたダイパッド23の平坦性を実現できる。つまり、このことから一般に、厚みバラツキ量WEをμmオーダーで管理するには、±3μm以内とすれば、段差バラツキ量DD(mm)を望ましい±30μm以下とすることができる。
また、同様に許容できる段差バラツキ量DD(mm)を±40μm以下とするのであれば、概ね±4μm以内で段差バラツキ量DD(mm)≒0.0367となる。そのため、厚みバラツキ量WEを±4μmとすれば、QFPタイプのリードフレームにおいてダイパッド23の平坦性を許容できる範囲に保証することができる。
(実施形態の効果)上記実施形態のリードフレーム2及びその製造方法によれば、以下のような特徴を得ることができる。
(1)上記リードフレームの製造方法では、変形後段差DGに比較して、直接測定しやすいダイパッドサポート24a〜24dのそれぞれの変形後厚みWGを測定することで、複数のダイパッドサポート24a〜24dの変形後厚みWEを調整する。そして、この変形後厚みWEを所定値内に収めることで、それぞれのダイパッドサポート24a〜24dに支持されるダイパッド23の周囲の一部である四隅の変形後段差DGを所定値内に収めることでダイパッド23の平坦性を確保する。このため、半導体チップ11を搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるという効果を奏する。
(1)上記リードフレームの製造方法では、変形後段差DGに比較して、直接測定しやすいダイパッドサポート24a〜24dのそれぞれの変形後厚みWGを測定することで、複数のダイパッドサポート24a〜24dの変形後厚みWEを調整する。そして、この変形後厚みWEを所定値内に収めることで、それぞれのダイパッドサポート24a〜24dに支持されるダイパッド23の周囲の一部である四隅の変形後段差DGを所定値内に収めることでダイパッド23の平坦性を確保する。このため、半導体チップ11を搭載するダイパッドの平坦性に優れたリードフレームを容易且つ確実に製造できるという効果を奏する。
(2)特に、測定しにくいフレーム25とダイパッド23の高さの差である変形後段差DGを測定するよりも、ダイパッドサポート24の厚みである変形後厚みWG自体を直接マイクロメータ、ノギス、画像認識等で測定すればよいため、測定自体が容易であるという効果がある。
(3)加えて、測定された変形後厚みWGを基準に金型やそのセッティングを修正すれば、ダイパッド23の平坦性が確保できる。そのため、設定された基準値内にダイパッド23の変形後段差DGを収める修正作業が容易にできるという効果がある。
(4)特に、一般的にQFPタイプの半導体装置1用のリードフレーム2であれば、単に厚みバラツキ量WEを±3μmに収めるだけで望ましい値に、±4μmに収めれば実用的な平坦性を確保できるため、極めて生産管理が容易となる。
(5)また、厚みバラツキ量WEに基づいて的確な調整が容易にできることから、生産自体が容易になるだけでなく、安定した品質とすることができる。品質が安定することで歩留まりの向上ができる。さらに、工程が簡略化することで、生産効率の向上、これらに伴うコストダウンも可能になる。
(6)本実施形態のリードフレーム2であれば、ダイパッド23の平坦性が良好であるので、薄型の半導体装置1とした場合でも、平坦性が悪化することにより生じる封止樹脂3の厚みにムラ、パッケージの反り、クラックを効果的に防止することができる。その結果、より薄い半導体装置1を提供できるという効果がある。
○ 本実施形態では、以下のように実施してもよい。例えば、本実施形態では、ダイパッドサポート24の幅方向の変形がないか、影響の少ない例を説明しているが、例に挙げた(式6)に限定されず、ダイパッドサポート24の幅方向の変形を考慮した式により計算することができる。
○ さらに、すべてを式による演算に依らず、変形後厚みWGと変形後段差DGを実測に基づいて対応するマップを作成し、このマップに基づいて変形後厚みWGを管理することで、変形後段差DGを推定して管理するようにしてもよい。
○ もちろん、変形後厚みWGと変形後段差DGを実測に基づいて関係式DG=f(WG)を導き、これに従って変形後厚みWGを管理することで、変形後段差DGを推定して管理するような方法でもよい。さらに、これらを複合して用いてもよい。
○ 変形後厚みWGの測定方法は、手動の抜き取り検査でマイクロメータなどでも簡易に実施できる。また、例えばビデオ画像により全数を画像認識による厚みチェックを行うことでより信頼性の高い製品を効率的に行うこともできる。
○ 金属板は銅条を例に挙げているが、これに限定されるものではなくFe系、SUS系等を用いてもよい。
○ 実施形態では、半導体装置としてQFPタイプのICパッケージを例に説明しているが、ダイパッド(アイランド・ダイステージ)をダイパッドサポートにより支持するタイプのリードフレームであればSOPタイプなどにも適用できるものである。例えば、アウターリードがないQFNやSONタイプにも適用ができる。特に、薄型のQFPタイプやSOPタイプであるTQFPタイプや、TSOPタイプでは好適に適用できる。
○ 実施形態では、半導体装置としてQFPタイプのICパッケージを例に説明しているが、ダイパッド(アイランド・ダイステージ)をダイパッドサポートにより支持するタイプのリードフレームであればSOPタイプなどにも適用できるものである。例えば、アウターリードがないQFNやSONタイプにも適用ができる。特に、薄型のQFPタイプやSOPタイプであるTQFPタイプや、TSOPタイプでは好適に適用できる。
○ 実施形態では、ダイパッド(ダイステージ、アイランド)は、非露出型を例に説明しているが、露出型としてもよい。また、半導体チップ11は、ダイパッド23の上方でなく底面側に固定するようなタイプであってもよい。
1…半導体装置、2…リードフレーム、3…封止樹脂、11…半導体チップ、12,13…金属細線(金線)、20…リード部、21…インナーリード、22…アウターリード、23…ダイパッド、24(24a,24b,24c,24d)…ダイパッドサポート、25…フレーム、26…ダムバー
Claims (5)
- 半導体チップを載置するダイパッドと、当該ダイパッドをその周囲の一部においてそれぞれフレームに支持する複数の板状のダイパッドサポートと、前記半導体チップと電気的に接続されるインナーリードとを有する半導体装置用のリードフレームの製造方法であって、
前記インナーリードと前記ダイパッドに載置された半導体チップとの高さを揃えるために前記ダイパッドサポートにディプレス加工をすることにより斜面を形成するとともに、
前記複数のダイパッドサポートの厚みが所定数値範囲内となるように加工することを特徴とするリードフレームの製造方法。 - 加工前の板厚T(mm)の前記ダイパッドサポートを水平方向から下方への偏角であるディプレス角度θ(°)、前記ダイパッドを所定の垂直方向の段差である設定段差D(mm)が設定値となるように前記ダイパッドサポートにディプレス加工によって斜面を形成するとともに、
設定段差D(mm)と加工後実段差との差である段差バラツキ量DD(mm)の許容範囲に基づいて前記複数のダイパッドサポートの斜面の過剰若しくは不足のプレスによる厚みバラツキ量WE(mm)の許容範囲を演算し若しくは推定し、当該演算若しくは推定結果により設定された許容範囲内になるように厚みバラツキ量WE(mm)の所定数値範囲を定め、前記ディプレス加工を制御することを特徴とする請求項1に記載のリードフレームの製造方法。 - 前記厚みバラツキ量WE(mm)は、設定された段差バラツキ量DD(mm)に対して、
DD≦|√[{D・T/((Tcosθ−WE)tanθ)}2−(D/tanθ)2]−D|
を満たすように設定されたことを特徴とする請求項2に記載のリードフレームの製造方法。 - QFPタイプの半導体装置用のリードフレームであって、前記ダイパッドサポートの厚みバラツキ量WE(mm)を±4μm以内とすることを特徴とする請求項2に記載のリードフレームの製造方法。
- 請求項1乃至請求項4のいずれか1項に記載のリードフレームの製造方法により製造されたリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003338536A JP2005109029A (ja) | 2003-09-29 | 2003-09-29 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003338536A JP2005109029A (ja) | 2003-09-29 | 2003-09-29 | リードフレーム及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109029A true JP2005109029A (ja) | 2005-04-21 |
Family
ID=34534023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003338536A Pending JP2005109029A (ja) | 2003-09-29 | 2003-09-29 | リードフレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109029A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284871A (zh) * | 2020-02-19 | 2021-08-20 | 珠海格力电器股份有限公司 | 一种dbc基板框架结构及其成型治具、成型方法 |
CN115656789A (zh) * | 2022-12-26 | 2023-01-31 | 惠州市金百泽电路科技有限公司 | 一种台阶焊盘结构及其测试方法 |
-
2003
- 2003-09-29 JP JP2003338536A patent/JP2005109029A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284871A (zh) * | 2020-02-19 | 2021-08-20 | 珠海格力电器股份有限公司 | 一种dbc基板框架结构及其成型治具、成型方法 |
CN113284871B (zh) * | 2020-02-19 | 2024-05-17 | 珠海格力电器股份有限公司 | 一种dbc基板框架结构及其成型治具、成型方法 |
CN115656789A (zh) * | 2022-12-26 | 2023-01-31 | 惠州市金百泽电路科技有限公司 | 一种台阶焊盘结构及其测试方法 |
CN115656789B (zh) * | 2022-12-26 | 2024-04-09 | 惠州市金百泽电路科技有限公司 | 一种台阶焊盘结构及其测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732258B2 (en) | Lead frame and method for fabricating semiconductor package employing the same | |
US7429500B2 (en) | Method of manufacturing a semiconductor device | |
US10008472B2 (en) | Method for making semiconductor device with sidewall recess and related devices | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
JP6636846B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003332513A (ja) | 半導体装置およびその製造方法 | |
JP2008186891A (ja) | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 | |
KR20150105923A (ko) | 반도체 장치 및 그 제조 방법 | |
JP3999780B2 (ja) | リードフレームの製造方法 | |
US20130320527A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
KR100722597B1 (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 | |
US20230068748A1 (en) | Leaded semiconductor device package | |
CN102208391A (zh) | 具有凹陷的单元片接合区域的引线框 | |
JP2005109029A (ja) | リードフレーム及びその製造方法 | |
JP2008153710A (ja) | 半導体装置およびその製造方法 | |
JP5453642B2 (ja) | リードフレームの製造方法 | |
JP2000183218A (ja) | Icパッケージの製造方法 | |
JP4455208B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2002373950A (ja) | 気密封止icパッケージの製造方法 | |
JP4948035B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4455166B2 (ja) | リードフレーム | |
JPH11330343A (ja) | 樹脂封止型半導体装置 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP2001007266A (ja) | Qon用リードフレーム及びその製造方法 | |
JP2005333044A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060117 |