KR970011135B1 - 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 - Google Patents
인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 Download PDFInfo
- Publication number
- KR970011135B1 KR970011135B1 KR1019930015985A KR930015985A KR970011135B1 KR 970011135 B1 KR970011135 B1 KR 970011135B1 KR 1019930015985 A KR1019930015985 A KR 1019930015985A KR 930015985 A KR930015985 A KR 930015985A KR 970011135 B1 KR970011135 B1 KR 970011135B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- degating
- integrated circuit
- printed circuit
- resin
- Prior art date
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 29
- 229920005989 resin Polymers 0.000 claims abstract description 79
- 239000011347 resin Substances 0.000 claims abstract description 79
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000005538 encapsulation Methods 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 229920006332 epoxy adhesive Polymers 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000004927 fusion Effects 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
내용없음.
Description
제1도는 인쇄 회로 기판(Printed Circuit Board : PCB)상에 디게이팅(Degating) 영역이 형성된 본 발명에 따른 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지의 평면도.
제2도는 디게이팅 영역이 일측 모서리에 형성된 본 발명에 사용되는 인쇄 회로 기판의 부분 평면도.
제3도 및 제4도는 본 발명에 따른 방법의 바람직한 일실시예를 도시한 설명도.
제5도는 본 발명에 따른 볼 그리드 어레이 집적 회로 패키지의 몰딩에 사용되는 자동식 몰드의 평면도.
제6도는 본 발명의 몰딩 방법에 사용되는 몰드의 단면도이며,
(a)도는 (b)도의 B-B선 종단면도.
(b)도는 (a)도의 A-A선 횡단면도.
제7도는 통상적인 볼 그리드 어레이 집적 회로 패키지의 단면도.
제8도는 종래의 통상적인 몰드의 종단면도.
제9도는 종래의 몰드에 의한 몰딩후 몰드 런너 게이트 영역에 형성된 과잉 수지물의 절단전 상태를 나타내는 측면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 본 발명의 집적 회로 패키지 20 : 수지 봉지부(Encapsulant)
21 : 과잉 수지물 30 : 인쇄 회로 기판
31 : 집적 회로 칩 부착 표면 40 : 솔더 마스크
50 : 디게이팅(Degation) 70 : 테이프
100, 201 : 본 발명에 사용되는 몰드 101 : 인쇄 회로 기판 스트립
102a, 202a : 몰드 캐비티(Cavity)
102b, 202b, 202e : 몰드 런너(Runner)
103, 203b : 포트(Pot) 104, 204 : 수지 이송 램(Ram)
202 : 상부 몰드 202d : 개구
203 : 하부 몰드 203a : 요입부
205 : 수지 봉지재 206 : 인쇄 회로 기판
207 : 집적 회로 칩 301 : 종래의 통상적인 몰드
302 : 상부 몰드 302a : 개구
303 : 하부 몰드 303a : 요입부
303b : 포트 303c : 몰드 런너
304 : 수지 이송 램 305 : 수지 봉지재
305a : 패키지의 수지 봉지부 306 : 인쇄 회로 기판
307 : 집적 회로 칩 308 : 게이트 피이스
308a : 캐버티 308b : 몰드 런너
본 발명은 인쇄 회로 기판(Printed Circuit Board : PCB)상에 디게이팅(Degating) 영역이 형성된 집적 회로 패키지 및 그 몰딩 방법에 관한 것이며, 더욱 상세하게는, 인쇄 회로 기판의 일측 코너에 디게이팅 영역을 형성하고 이를 런너 게이트(Runner Gate)부로 하여 수지를 주입, 집적 회로 칩을 봉지한 다음, 디게이팅 영역상의 런너 게이트부에 형성된 과잉 수지물을 패키지의 손상없이 제거한 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법에 관한 것이다.
일반적으로, 볼 그리드 어레이 집적 회로 패키지는 인쇄 회로 기판의 상면에 하나 또는 그 이상의 집적 회로 칩(즉, 반도체 칩)이 장착되도 마더 보드(Mother Board)와 같은 도전성 재료에 대한 전기적 접속이 집적 회로 칩이 부착된 인쇄 회로 기판면의 대향면상에 위치하는 솔더볼의 어레이(Array)에 의해 이루어지는 구조의 집적 회로 패키지로서, 볼 그리드 어레이 집적 회로 패키지는 200핀 이상의 다핀디바이스 또는 고집적화된 대규모 집적회로(VLSI), 마이크로 프로세서 등의 용도로서 각광받고 있다.
이러한 통상적인 볼 그리드 어레이 집적 회로 패키지(10′)는, 도7에 나타낸 바와 같이, 인쇄 회로 기판(130) 상면 중앙부의 다이부착 표면(132)상에 집적 회로 칩(150)이 에폭시 접착제로 접착되어 실장되고, 집적 회로 칩(150)상의 신호 입출력용 본드 패드(도시하지 않음)와 인쇄 회로 기판(130)의 도전성 트레이스(Trace)(133)는 와이어(140)로 본딩되어 전기적으로 접속되며, 집적 회로 칩(150) 및 와이어(140) 등을 외부환경으로부터 보호하기 위한 수지 봉지부(120)가 몰딩 형성되며, 비아(Via) 홀(134)을 경유하여 연장되는 도전성 트레이스(135)에 의하여 형성되는 인쇄 회로 기판(130) 저면의 솔더볼 패트(136)에 입출력 단자로서의 솔더볼(160)이 융착되어 어레이를 구성한다. 이러한 인쇄 회로 기판(130)은 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등과 같은 중합 수지 기판(31)에 구리 박막을 코팅한 후 공지의 회로 패턴 형성 방법에 의하여 형성되며(제2도 및 제7도 참조), 집적 회로 칩(150)의 입출력 신호를 인출 단자(BGA 패키지의 경우는 솔더볼(160))로 전달하는 매개 역할을 하며, 이는 당분야에 있어서 공지이다.
볼 그리드 어레이 반도체 패키지는, 위에서 설명한 바와 같은 순서, 즉, 집적 회로 칩 실장 단계, 와이어 본딩 단계, 몰드를 이용한 수지 봉지부 몰딩 단계, 솔더볼 융착 단계를 거쳐 제조된다.
종래, 수지 봉지부의 형성에 사용되는 제8도에 도시한 바와 같은 몰드(301)(즉, 상부 몰드(302)와 하부 몰드(303) 및 게이트 피이스(308)로 구성)를 이용한 몰딩시, 몰드 런너(303c)의 게이트(즉, 몰드 런너(308b)부분)가 하부 몰드(303)의 요입부(303a)내에 놓인 인쇄 회로 기판(306) 상면 외곽부에 위치하는 게이트 피이스(308)의 상면과 상부 몰드(302)의 바닥면에 형성되도록 함으로써, 수지 이송 램(304)에 의해 압압된 포트(303b)내의 수지 봉지재(305)가 인쇄 회로 기판(306) 상면과 직접 접촉하지 않도록 몰드 캐버티(308a)의 상단 일측을 통하여 주입되도록 하는 방법(이하, '톱 게이트(Top Gate) 방식'이라 정의함)이 사용되어 왔으나, 이러한 톱 게이트 방식은 게이트 피이스(308)의 채택에 기인한 몰딩 설비 및 몰딩 공정의 복잡화로 인하여 불가능한 것은 아닐지라도 자동화하기가 대단히 곤란하여 대량 생산에 부적합한 문제가 있음과 아울러, 몰드 캐버티(308a)내로의 가장 양호한 수지충진 프로파일(Profile)을 나타내는 코너 게이팅(Corner Gating : 모서리부로부터의 수지 충진)이 현실적으로 곤란한 문제가 있으며, 몰딩후 런너 게이트상에 경화되어 잔류하는 과잉 수지물(제9도의 도면 참조 번호 21′)을 디게이팅(Degating : 수지 런너 게이트 제거)시 거친 파단면이 수지 봉지부의 상단 일측에 남게 되므로 이를 자동 클리닝하기 곤란한 등의 제반 문제로 인하여 품질 향상 및 생산성 향상에 큰 제약이 존재하였다.
따라서, 본 발명은, 상기한 바와 같은 종래 기술의 제반 문제점을 해소하기 위하여, 인쇄 회로 기판면상의 일정 부분에 수지 봉지재와의 접착 강도가 인쇄 회로 기판면 보다 상대적으로 낮은 소재인 금속으로 코팅 처리하거나 또는 테이프 등을 부착시킨 디게이팅(Degating) 영역을 형성시키고, 제6도(a) 및 (b)에 도시한 바와 같은 몰드(201)(즉, 상부 몰드(202)와 하부 몰드(203)로 구성)를 이용하여, 몰드(201)의 캐버티(Cavity)(202a)내로 수지 봉지재(205)가 주입되는 통로인 몰드 런너(Mold Runner)(202b, 202e)의 게이트가 하부 몰드(203)의 요입부(203a)내에 위치한 인쇄 회로 기판(206)의 일부상면과 상부 몰드(202) 저면의 이에 대응하는 위치의 홈에 의해 형성되게 하여, 수지 이송 램(Ram)(204)에 의해 압압된 포트(203b)내의 미리 용융된 수지 봉지재(205)가 게이트를 형성하는 인쇄 회로 기판(206) 상면과 직접 접촉하여 통과하도록 하는 방법(이하, '바텀 게이트(Bottom Gate) 방식'이라 정의함)을 사용하는 것에 의해, 인쇄 회로 기판 표면의 박리나 파열 또는 솔더마스크의 파괴에 의한 구리층의 노출 등의 우려가 전혀 없이 수지 경화후 기판(206) 상면 일측의 런너(202b) 게이트 영역(즉, 디게이팅 영역)에 붙어 있는 과잉 수지물을 안전하고도 용이하게 제거할 수 있게 한 동시에, 종래의 톱 게이트 방식에 따른 문제점을 모두 해소한 것이다.
따라서, 본 발명의 첫번째 목적은 인쇄 회로 기판상의 일부 영역, 특히 인쇄 회로 기판 상면의 일측 코너부에 디게이팅 영역을 형성하고 이를 런너 게이트부로 하여 수지를 주입, 집적 회로 칩을 봉지한 다음, 디게이팅 영역상의 런너 게이트부에 형성된 과잉 수지물을 패키지의 손상없이 안전하고도 용이하게 제거할 수 있는 집적 회로 패키지의 몰딩 방법을 제공하는 것이다.
본 발명의 두번째 목적은 인쇄 회로 기판상의 일부 영역, 특히 인쇄 회로 기판 상면의 일측 코너부에 디게이팅 영역이 형성된 인쇄 회로 기판을 이용하여 몰딩되는 집적 회로 패키지를 제공하는 것이다.
본 발명의 첫번째 목적에 따른 일 양태(樣態)에 의하면, 집적 회로 패키지용 인쇄 회로 기판상에 집적 회로 칩을 실장하고, 집적 회로 칩상의 본드 패드와 도전성 트레이스(Trace)의 핑거를 와이어 본딩하여 전기적으로 접속시킨 후, 입출력 단자로서의 솔더볼을 융착시키기에 앞서, 상기한 집적 회로 칩 및 와이어를 외부 환경으로부터 보호하기 위한 수지 봉지부를 몰딩 형성시키는 방법에 있어서, 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating)을 용이하게 하기 위한 디게이팅 영역이 형성된 인쇄 회로 기판을 몰드내에 위치시키는 상하부 몰드 계합 단계후; 용융된 수지 봉지재를 인쇄 회로 기판의 디게이팅 영역상으로 통과시키고 경화시켜 인쇄 회로 기판 상면에 수지 봉지부를 형성시키는 몰딩 단계를 수행한 다음; 디게이팅 영역에 접촉된 상태로 그 상방에 잔류 경화된 과잉 수지물을 상방 또는 하방으로 가볍게 압압하여 제거하는 과잉 수지물 제거 단계를 수행하는 것을 특징으로 하는, 기판상에 디게이팅 영역이 형성될 볼 그리드 어레이 집적 회로 패키지의 몰딩 방법이 제공된다.
본 발명의 두번째 목적에 따른 일 양태(樣態)에 의하면 집적 회로칩과, 에폭시 접착제에 의하여 상기한 집적 회로 칩이 상면 중앙부에 실장되며, 그 외곽부에 형성되는 다수의 도전성 트레이스 및, 비아(Via) 홀을 경유하여 저면으로 연장되는 도전성 트레이스상에 형성되는 솔더 볼 패드를 갖는 인쇄 회로 기판과, 상기한 집적 회로 칩상의 신호 입출력용 본드 패드와 상기한 인쇄 회로 기판 상면의 도전성 트레이스 일단의 핑거를 전기적으로 접속시키는 본딩 와이어와, 상기한 집적 회로 칩 및 상기한 와이어를 외부 환경으로부터 보호하기 위한 수지 봉지부와, 상기한 집적 회로 칩의 입출력 신호를 외부로 전달하는 입출력 단자로서 상기한 솔더볼 패드상에 융착되는 솔더볼로 구성되는 볼 그리드 어레이 집적 회로 패키지에 있어서, 인쇄 회로 기판상에 몰드 런너 게이트로서 사용되는 동시에, 과잉 수지물의 디게이팅을 용이하게 하기 위한 디게이팅 영역이 형성되며, 상기한 디게이팅 영역의 수지 봉지재와의 접착 강도가 디게이팅 영역 이외의 기판면의 수지 봉지재와의 접착 강도보다 상대적으로 낮은 것을 특징으로 하는, 인쇄 회로 기판상에 디게이팅 영역이 형성된 볼 그리드 어레이 집적 회로 패키지가 제공된다.
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.
제1도는 본 발명의 집적 회로 패키지(10)에 대한 편면도로서, 본 발명의 패키지(10)는 디게이팅 영역(50)이 형성된 인쇄 회로 기판(30)과, 인쇄 회로 기판 상면 중앙부로 실장되는 집적 회로 칩(도시하지 않음)과, 집적 회로 칩에 형성된 본드 패드(도시하지 않음)와 인쇄 회로 기판(30)상의 트레이스(trace)(도시하지 않음)를 와이어(도시하지 않음)로 전기적으로 접속시킨 후, 집적 회로 칩과 와이어를 외부 환경으로부터 보호하기 위하여 수지로 몰딩시킨 수지 봉지부(Encapsulant)(20)로 구성되며, 디게이팅 영역(50)을 제외한 이러한 전체적 구성은 통상적인 것이다.
디게이팅 영역(50)과 수지 봉지부(20) 사이의 접착 강도를 인쇄 회로 기판(30)의 나머지 표면과 수지 봉지부(20) 사이의 접착 강도보다 상대적으로 낮게하여 디게이팅 영역(50)상에 경화 형성된 과잉 수지물(제3, 4도의 도면 부호 21)의 디게이팅을 용이하게 하기 위하여, 디게이팅 영역(50)은 금속으로 코팅 처리하여 형성시키거나 또는 열이나 힘을 가하는 것에 의하여 용이하게 탈리될 수 있는 테이프 등을 부착하여 형성된다. 또한, 이러한 디게이팅 영역(50)은 타 분야에서 사용되는 접착력 약화를 위한 사전 약품 처리 등에 의해 이루어질 수도 있다.
디게이팅 영역(50)의 코팅 처리에 사용될 수 있는 금속으로서는 다양한 종류의 수 많은 금속들이 사용될 수 있으며, 바람직한 대표적인 예로서는, 금, 팔라듐, 니켈 또는 은을 들 수 있으나, 본 발명은 이에 한정되는 것은 아니다.
제2도는 본 발명에 사용되는 인쇄 회로 기판(30)의 부분 평면도로서, 인쇄 회로 기판 스트립(101)의 유니트 인쇄 회로 기판(30)의 일측 코너부에 디게이팅 영역(50)이 형성되며, 디게이팅 영역(50)은 인쇄 회로 기판(30) 중앙부의 집적 회로 칩(도시하지 않음) 부착 표면(31)을 포함하는 수지 봉지부(20)의 일단까지 연장되게 형성된다.
인쇄 회로 기판(30)내의 이러한 디게이팅 영역(50)의 형성 위치는 임의적이나, 코너로부터 수지 봉지재를 주입하는 코너 게이팅(Corner Gating)이 몰드 캐버티내로의 가장 양호한 수지 충진 프로파일(Profile)을 나타내므로 코너부에 형성시키는 것이 가장 바람직하다.
제3도 및 제4도는 본 발명에 따른 몰딩 방법의 바람직한 일실시예를 나타내는 설명도로서, 각각 디게이팅 영역(50)을 금속 및 테이프로 형성한 예를 나타낸 것이다.
제3도 및 제4도에 도시한 과잉 수지물(21)의 디게이팅 과정을 설명하기에 앞서, 본 발명에 따른 몰딩 방법을 제5도를 참조하여 설명하기로 한다.
제5도에 도시한 발명에 사용되는 몰드(100)내에 집적 회로 칩(도시하지 않음)이 유니트 인쇄 회로 기판마다 전기적으로 접속되어 있는 상태의 인쇄 회로 기판 스트립(101)을 위치시켜서(상하부 몰드가 계합된 상태를 도시한 제6도(a) 및 (b) 참조), 미리 용융된 수지 봉지재가 들어 있는 포트(103)와 연통된 몰드 런너(102b)가 인쇄 회로 기판 스트립(101)의 유니트 인쇄 회로 기판 일측 코너의 디게이팅 영역에 위치시킨후, 수지 이송램(104)으로 수지 봉지재를 압압하여 몰드 캐버티(102a)내로 이송시킨 다음, 온도를 내려 경화시키면 수지 봉지부(제3, 4도의 도면 부호 20)가 형성됨과 동시에, 포트(103)와 수지 봉지부(도면 부호 102a의 점선으로 표시한 영역내) 사이의 몰드, 런너 게이트 영역에 과잉 수지물(제3, 4도의 도면 부호 21)이 형성되어 잔류하게 된다.
이와 같이 형성된 과잉 수지물(21)의 디게이팅 과정을 제3도 및 제4도를 다시 참조하여 설명하기로 한다.
제3도(a) 및 (b)는, 용융 수지 봉지재가 통과하는 런너 게이트가 되는 디게이팅 영역(50)이 금속 코팅 등의 표면 처리가 되어 있으며, 실장된 집적 회로 칩(도시하지 않음)과 전기적으로 접속되어 있는 인쇄 회로 기판(30)을, 제5도에 도시한 바와 같은 본 발명에 따른 다른 몰드를 이용하여 집적 회로 패키지(10)로 몰딩한 상태를 나타낸 것으로, 각각 그 평면도 및 측면도이다.
따라서, 제3도(a) 및 (b)는 인쇄 회로 기판(30)상의 런너 게이트부인 디게이팅 영역(50)을 금속으로 표면 처리한 후 몰딩한 상태를 나타낸 것이고, 제3도(c)는 몰딩에 의해 집적 회로 패키지(20)가 일단 성형된 다음, 성형된 수지 봉지부(20)와 연결되어 있는 금속 표면 처리된 디게이팅 영역(50)상의 과잉 수지물(21)을 떼어내는 과정을 나타낸다. 디게이팅 영역(50)상의 과잉 수지물(21)을 상측 방향이나 하측 방향으로 힘을 가하면 디게이팅 영역(50)의 표면으로부터 과잉 수지물(21)이 인쇄 회로 기판 등에 대한 손상 없이 안전하고 용이하게 분리됨과 아울러, 수지 봉지부(20)의 일측 코너 저부와도 용이하게 분리될 수 있다. 도면중 미설명 부호 40은 기판(30) 표면상의 솔더 마스크이다.
이와 같이 바텀 게이트 방식으로 집적 회로 패키지(10)를 몰딩하면서도, 과잉 수지물(21)과 디게이팅 영역(50)간의 분리가 용이하게 이루어지며 수지 봉지부(20)의 일측 모서리 "저부에서 과잉 수지물(21)과의 분리가 이루어지므로 완성된 집적 회로 패키지(10)의 마무리가 깨끗해 진다.
제4도는 본 발명의 다른 실시예로서 수지 봉지재가 통과되는 인쇄 회로 기판(30)상의 런너 게이트부(즉, 디게이팅 영역)에 테이프(70)를 접착하여 과잉 수지물(21)의 분리를 용이하게 한 것을 제외하고는, 제3도에서와 동일하므로 이에 대한 설명은 생략하기로 한다.
위에서 상세히 설명한 바와 같이, 본 발명은 집적 회로 패키지의 몰딩시, 생산성이 열등하고 제품 품질 특성에 문제가 있는 종래의 톱 게이트 방식을 사용함이 없이, 바텀 게이트 방식을 사용하여 과잉 수지물의 디게이팅이 안전하고도 용이하게 이루어 질 수 있으므로, 디게이팅에 의한 인쇄 회로 기판 표면의 박리나 파열 또는 기판의 뒤틀림 등에 의해, 인쇄 회로 기판의 파손, 인쇄 회로 기판 표면상의 전기적으로 도전성 트레이스의 파괴, 솔더 마스크의 파괴에 의한 구리층 등의 노출, 봉지부와 인쇄 회로 기판 표면간의 봉지 손상 등의 문제를 초래할 가능성이 거의 없는 동시에, 바텀 게이트 방식에 의한 자동화 몰딩을 가능케한 신규 유용한 발명이다.
Claims (8)
- 집적 회로 패키지용 인쇄 회로 기판상에 집적 회로 칩을 실장하고, 집적 회로 칩상의 본드 패드와 도전성 트레이스(Trace)의 핑거를 와이어 본딩하여 전기적으로 접속시킨 후, 입출력 단자로서의 솔더볼을 융착시키기에 앞서, 상기한 집적 회로 칩 및 와이어를 외부 환경으로부터 보호하기 위한 수지 봉지부를 몰딩 형성시키는 방법에 있어서, 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating)을 용이하게 하기 위한 디게이팅(Degating) 영역이 형성된 인쇄 회로 기판을 몰드내에 위치시키는 상하부 몰드 계합 단계후; 용융된 수지 봉지재를 인쇄 회로 기판의 디게이팅 영역상으로 통과시키고 경화시켜 인쇄 회로 기판 상면에 수지 봉지부를 형성시키는 몰딩 단계를 수행한 다음; 디게이팅 영역에 접촉된 상태로 그 상방에 잔류 경화된 과잉 수지물을 상방 또는 하방으로 가볍게 압압하여 제거하는 과잉 수지물 제거 단계를 수행하는 것을 특징으로 하는, 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지의 몰딩 방법.
- 제1항에 있어서, 인쇄 회로 기판(30)상의 디게이팅 영역(50)이 금속으로 코팅되어 형성되는 몰딩 방법.
- 제1항에 있어서, 인쇄 회로 기판(30)상의 디게이팅 영역(50)이 테이프(70)의 부착에 의해 형성되는 몰딩 방법.
- 제1항 내지 제3항중 어느 한 항에 있어서, 디게이팅 영역(50)이 인쇄 회로 기판(30)의 상면 일측 모서리부에 형성되는 몰딩 방법.
- 집적 회로 칩과, 에폭시 접착제에 의하여 상기한 집적 회로 칩이 상면 중앙부에 실장되며, 그 외곽부에 형성되는 다수의 도전성 트레이스(Trace) 및, 비아(Via) 홀을 경유하여 저면으로 연장되는 도전성 트레이스상에 형성되는 솔더 볼 패드를 갖는 인쇄 회로 기판과, 상기한 집적 회로 칩상의 신호 입출력용 본드 패드와 상기한 인쇄 회로 기판 상면의 도전성 트레이스(Trace) 일단의 핑거를 전기적으로 접속시키는 본딩 와이어와, 상기한 집적 회로 칩 및 상기한 와이어를 외부 환경으로부터 보호하기 위한 수지 봉지부와, 상기한 집적 회로 칩의 입출력 신호를 외부로 전달하는 입출력 단자로서 상기한 솔더볼 패드상에 융착되는 솔더볼로 구성되는 볼 그리드 어레이 집적 회로 패키지에 있어서, 인쇄 회로 기판상에 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating)을 용이하게 하기 위한 디게이팅(Degating) 영역이 형성되며, 상기한 디게이팅 영역의 수지 봉지재와의 접착 강도가 디게이팅 영역 이외의 기판면의 수지 봉지재와의 접착 강도보다 상대적으로 낮은 것을 특징으로 하는, 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지.
- 제5항에 있어서, 인쇄 회로 기판(30)상의 디게이팅 영역(50)이 금속으로 코팅되어 형성된 집적 회로 패키지.
- 제5항에 있어서, 인쇄 회로 기판(30)상의 디게이팅 영역(50)이 테이프(70)의 부착에 의해 형성된 집적 회로 패키지.
- 제5항 내지 제7항중 어느 한 항에 있어서, 디게이팅 영역(50)이 인쇄 회로 기판(30)의 상면 일측 모서리부에 형성된 집적 회로 패키지.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015985A KR970011135B1 (ko) | 1993-08-18 | 1993-08-18 | 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 |
| JP6159039A JPH0760805A (ja) | 1993-08-18 | 1994-07-11 | 集積回路パッケージのランナーゲートの除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015985A KR970011135B1 (ko) | 1993-08-18 | 1993-08-18 | 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007042A KR950007042A (ko) | 1995-03-21 |
| KR970011135B1 true KR970011135B1 (ko) | 1997-07-07 |
Family
ID=19361455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015985A KR970011135B1 (ko) | 1993-08-18 | 1993-08-18 | 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0760805A (ko) |
| KR (1) | KR970011135B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101488527B1 (ko) * | 2008-06-23 | 2015-01-30 | 앰코 테크놀로지 인코포레이티드 | 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990040922A (ko) * | 1997-11-20 | 1999-06-15 | 성재갑 | 지속성이 우수한 수중유 유화형 파운데이션 조성물 |
-
1993
- 1993-08-18 KR KR1019930015985A patent/KR970011135B1/ko not_active IP Right Cessation
-
1994
- 1994-07-11 JP JP6159039A patent/JPH0760805A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101488527B1 (ko) * | 2008-06-23 | 2015-01-30 | 앰코 테크놀로지 인코포레이티드 | 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007042A (ko) | 1995-03-21 |
| JPH0760805A (ja) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
| KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
| US5557150A (en) | Overmolded semiconductor package | |
| US6482675B2 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
| US6329606B1 (en) | Grid array assembly of circuit boards with singulation grooves | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
| US6110755A (en) | Method for manufacturing semiconductor device | |
| JP2011238964A (ja) | 半導体パッケージおよびこの製造方法 | |
| US6333211B1 (en) | Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US6770962B2 (en) | Disposable mold runner gate for substrate based electronic packages | |
| JP3281859B2 (ja) | 混成集積回路装置の製造方法 | |
| KR970011135B1 (ko) | 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JPH04177753A (ja) | 樹脂封止型半導体装置 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH11354558A (ja) | 半導体モジュールの製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP2503053B2 (ja) | Ｉｃモジュ―ルの製造方法 | |
| JP2000124237A (ja) | 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100356808B1 (ko) | 칩 스케일 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071023 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |