JPH0760805A - 集積回路パッケージのランナーゲートの除去方法 - Google Patents

集積回路パッケージのランナーゲートの除去方法

Info

Publication number
JPH0760805A
JPH0760805A JP6159039A JP15903994A JPH0760805A JP H0760805 A JPH0760805 A JP H0760805A JP 6159039 A JP6159039 A JP 6159039A JP 15903994 A JP15903994 A JP 15903994A JP H0760805 A JPH0760805 A JP H0760805A
Authority
JP
Japan
Prior art keywords
runner gate
package
integrated circuit
gate
runner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6159039A
Other languages
English (en)
Inventor
Young-Wook Hu
榮旭 許
Ill-Kwon Sim
一権 沈
Bruce Freeman
フリーマン ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAN SANGYO KK
Original Assignee
ANAN SANGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANAN SANGYO KK filed Critical ANAN SANGYO KK
Publication of JPH0760805A publication Critical patent/JPH0760805A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ランナーゲートを容易に除去し得る集積回路
パッケージのランナーゲートの除去方法を提供する。 【構成】 回路基板１の両面にソルダーマスク２，３を
形成する。回路基板１の表面側には、モールディングに
よるパッケージ４を突出して形成する。このパッケージ
４を形成する際には、回路基板１の角部のソルダーマス
ク２のパッケージ４の最下面とほぼ同じ高さにランナー
ゲート５を位置させる。ランナーゲート５により回路基
板１上にモールド合成物を注入し、集積回路パッケージ
６を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、モールディング品質を
向上するとともに、ランナーゲートの除去が容易である
集積回路パッケージのランナーゲートの除去方法に関す
る。
【０００２】
【従来の技術】従来、集積回路パッケージを形成する場
合には、図９に示すように、回路基板１上に図示しない
ダイパッド（Die Pad ）を設置し、このダイパッドにチ
ップを設けた後に、ワイヤをチップにボンディングして
いる。
【０００３】そして、集積回路パッケージのモールディ
ング工程では、ＢＧＡ（Ball GridArray ）パッケージ
およびＣＯＢ（Chip On Board ）パッケージは、回路基
板１の両面にソルダーマスク２，３が形成されている。
また、回路基板１の表面側には、モールディングによる
パッケージ４が突出して形成されている。
【０００４】そして、回路基板１の角部のソルダーマス
ク２の表面のパッケージ４の最上面とほぼ同じ高さにラ
ンナーゲート５を位置させ、このランナーゲート５によ
り回路基板１上にモールド合成物を注入し、集積回路パ
ッケージ６を形成している。すなわち、このモールド合
成物の注入に際しては、平面モールド方式であるトップ
ゲート方式、パッケージ４の上部でモールド合成物を注
入してカプセル化している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来のパッケージ４のモールディング工程はトップゲー
ト方式を用いるため、モールディング装備が自動化され
た自動モールディング方式での生産はモールディング工
程が終わった後にモールドランナーのゲートを除去する
ことが難しいため、モールディングをきれいにすること
が難しく集積回路パッケージの品質向上および生産性向
上に多くの問題を有している。
【０００６】本発明は、上記問題点に鑑みなされたもの
で、ランナーゲートを容易に除去し得る集積回路パッケ
ージのランナーゲートの除去方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】請求項１記載の集積回路
パッケージのランナーゲートの除去方法は、モールド合
成物を注入するランナーゲートをパッケージが形成され
る基板上に位置させ、この基板の上部で前記パッケージ
の最下部からこのパッケージにモールド合成物を注入
し、このモールド合成物を注入した後に前記ランナーゲ
ートを除去するものである。
【０００８】請求項２記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に予め金属で表面処理す
るものである。
【０００９】請求項３記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に予めテープを貼着する
ものである。
【００１０】請求項４記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に前記ランナーゲートを
取り外し容易に薬品処理するものである。
【００１１】
【作用】請求項１記載の集積回路パッケージのランナー
ゲートの除去方法は、ボトムゲート方式でパッケージの
最下部からパッケージにモールド合成物を注入するた
め、ランナーゲートの分離が容易であり、モールドの際
に発生するランナーゲートを次の工程のために除去する
作業が要らなくて作業時間が短縮される。
【００１２】請求項２記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に予め金属で表面処理す
るため、よりランナーゲートの分離が容易である。
【００１３】請求項３記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に予めテープを貼着する
ため、よりランナーゲートの分離が容易である。
【００１４】請求項４記載の集積回路パッケージのラン
ナーゲートの除去方法は、請求項１記載の集積回路パッ
ケージのランナーゲートの除去方法において、ランナー
ゲートが位置する基板上の部分に薬品処理するため、よ
りランナーゲートの分離が容易である。
【００１５】
【実施例】以下、本発明の集積回路パッケージのランナ
ーゲートの除去方法の一実施例を図面を参照して説明す
る。なお、図９に示す従来例に対応する部分には、同一
符号を付して説明する。
【００１６】図１および図２に示すように、回路基板１
の両面にソルダーマスク２，３が形成されている。ま
た、回路基板１の表面側には、モールディングによるパ
ッケージ４が突出して形成されている。
【００１７】そして、回路基板１の角部のソルダーマス
ク２のパッケージ４の最下面とほぼ同じ高さにランナー
ゲート５を位置させ、このランナーゲート５により回路
基板１上にモールド合成物を注入し、集積回路パッケー
ジ６を形成している。すなわち、このモールド合成物の
注入に際しては、平面モールド方式であるボトムゲート
方式、パッケージ４の下部でモールド合成物を注入して
カプセル化している。
【００１８】このように、ランナーゲート５を通じてモ
ールディングする方式としてパッケージ４の下部からモ
ールド合成物を注入するボトム方式を用いることによ
り、ランナーゲート５を容易に回路基板１から除去でき
る。
【００１９】次に、他の実施例を図３ないし図５を参照
して説明する。
【００２０】この図３ないし図５に示す実施例は、図１
および図２に示す実施例において、ランナーゲート５が
位置するソルダーマスク２上の部分に予め金属10で表面
処理し、ランナーゲート５を通じてモールド組成物を注
入してパッケージ４をモールディング工程により形成す
るものである。
【００２１】すなわち、図４に示すように、ランナーゲ
ート５が形成される回路基板１のソルダーマスク２の部
分に金属10で表面処理してからパッケージ４をモールデ
ィングし、パッケージ４のモールディングが完成した
後、図５に示すように、金属10部分とランナーゲート５
とが接合されている部分からランナーゲート５を取り除
く。このように、ランナーゲート５を上方または下方に
傾斜させると、ランナーゲート５と金属処理部分とが互
いに分離される。すなわち、パッケージ４の最下部にラ
ンナーゲート５を位置させるボトムゲート方式でパッケ
ージ４をモールディングするため、パッケージ４が成形
された後にランナーゲート５とパッケージ４との間の接
合部分を容易に分離できることにより、パッケージ４の
仕上げがきれいになる。
【００２２】また、他の実施例を図６ないし図８を参照
して説明する。
【００２３】この図６ないし図８に示す実施例は、図１
および図２に示す実施例において、ランナーゲート５が
位置するソルダーマスク２上の部分に予めテープ11を貼
着し、ランナーゲート５を通じてモールド組成物を注入
してパッケージ４をモールディング工程により形成する
ものである。
【００２４】すなわち、図７に示すように、ランナーゲ
ート５が形成される回路基板１のソルダーマスク２の部
分にテープ11を貼着してからパッケージ４をモールディ
ングし、パッケージ４のモールディングが完成した後、
テープ11からランナーゲート５を取り外すか、あるい
は、図８に示すように、ランナーゲート５とともにテー
プ11を回路基板１のソルダーマスク２から取り除く。こ
のように、ランナーゲート５を上方または下方に傾斜さ
せると、ランナーゲート５と金属処理部分とが互いに分
離される。すなわち、パッケージ４の最下部にランナー
ゲート５を位置させるボトムゲート方式でパッケージ４
をモールディングするため、パッケージ４が成形された
後に回路基板１のソルダーマスク２からテープ11を容易
に分離できることにより、パッケージ４の仕上げがきれ
いになる。
【００２５】さらに、図３ないし図５に示す金属10、あ
るいは、図６ないし図８に示すテープ11に代えて、回路
基板１上にランナーゲート５を容易に取り外すことがで
きる薬品処理を施すことにより、回路基板１とパッケー
ジ４からランナーゲート５を容易に分離することもでき
る。
【００２６】上記実施例によれば、ランナーゲート５を
分離する作業途中に発生可能な集積回路パッケージ６の
破損または不良発生を予め防止でき、品質および信頼性
が向上する。
【００２７】
【発明の効果】請求項１記載の集積回路パッケージのラ
ンナーゲートの除去方法によれば、ボトムゲート方式で
パッケージの最下部からパッケージにモールド合成物を
注入するため、ランナーゲートの分離が容易であり、モ
ールドの際に発生するランナーゲートを次の工程のため
に除去する作業が要らなくて作業時間を短縮できる。
【００２８】請求項２記載の集積回路パッケージのラン
ナーゲートの除去方法によれば、請求項１記載の集積回
路パッケージのランナーゲートの除去方法に加え、ラン
ナーゲートが位置する基板上の部分に予め金属で表面処
理するため、よりランナーゲートの分離を容易にでき
る。
【００２９】請求項３記載の集積回路パッケージのラン
ナーゲートの除去方法によれば、請求項１記載の集積回
路パッケージのランナーゲートの除去方法に加え、ラン
ナーゲートが位置する基板上の部分に予めテープを貼着
するため、よりランナーゲートの分離を容易にできる。
【００３０】請求項４記載の集積回路パッケージのラン
ナーゲートの除去方法によれば、請求項１記載の集積回
路パッケージのランナーゲートの除去方法に加え、ラン
ナーゲートが位置する基板上の部分に薬品処理するた
め、よりランナーゲートの分離を容易にできる。
【図面の簡単な説明】
【図１】本発明の一実施例の集積回路パッケージにラン
ナーゲートを取り付けた状態を示す側面図である。
【図２】同上平面図である。
【図３】同上他の実施例の集積回路パッケージにランナ
ーゲートを取り付けた状態を示す平面図である。
【図４】同上側面図である。
【図５】同上集積回路パッケージからランナーゲートを
取り除く状態を示す側面図である。
【図６】同上また他の実施例の集積回路パッケージにラ
ンナーゲートを取り付けた状態を示す平面図である。
【図７】同上側面図である。
【図８】同上集積回路パッケージからランナーゲートを
取り除く状態を示す側面図である。
【図９】従来例の集積回路パッケージにランナーゲート
を取り付けた状態を示す側面図である。
【符号の説明】
１ 回路基板 ４ パッケージ ５ ランナーゲート ６ 集積回路パッケージ 10 金属 11 テープ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 モールド合成物を注入するランナーゲー
    トをパッケージが形成される基板上に位置させ、 この基板の上部で前記パッケージの最下部からこのパッ
    ケージにモールド合成物を注入し、 このモールド合成物を注入した後に前記ランナーゲート
    を除去することを特徴とする集積回路パッケージのラン
    ナーゲートの除去方法。
  2. 【請求項２】 ランナーゲートが位置する基板上の部分
    に予め金属で表面処理することを特徴とする請求項１記
    載の集積回路パッケージのランナーゲートの除去方法。
  3. 【請求項３】 ランナーゲートが位置する基板上の部分
    に予めテープを貼着することを特徴とする請求項１記載
    の集積回路パッケージのランナーゲートの除去方法。
  4. 【請求項４】 ランナーゲートが位置する基板上の部分
    に前記ランナーゲートを取り外し容易に薬品処理するこ
    とを特徴とする請求項１記載の集積回路パッケージのラ
    ンナーゲートの除去方法。
JP6159039A 1993-08-18 1994-07-11 集積回路パッケージのランナーゲートの除去方法 Pending JPH0760805A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993/P15985 1993-08-18
KR1019930015985A KR970011135B1 (ko) 1993-08-18 1993-08-18 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법

Publications (1)

Publication Number Publication Date
JPH0760805A true JPH0760805A (ja) 1995-03-07

Family

ID=19361455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6159039A Pending JPH0760805A (ja) 1993-08-18 1994-07-11 集積回路パッケージのランナーゲートの除去方法

Country Status (2)

Country Link
JP (1) JPH0760805A (ja)
KR (1) KR970011135B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990040922A (ko) * 1997-11-20 1999-06-15 성재갑 지속성이 우수한 수중유 유화형 파운데이션 조성물
KR101488527B1 (ko) * 2008-06-23 2015-01-30 앰코 테크놀로지 인코포레이티드 반도체 디바이스 제조용 몰드를 이용한 반도체 디바이스의 제조 방법

Also Published As

Publication number Publication date
KR950007042A (ko) 1995-03-21
KR970011135B1 (ko) 1997-07-07

Similar Documents

Publication Publication Date Title
US6083773A (en) Methods of forming flip chip bumps and related flip chip bump constructions
JP2002064114A (ja) 半導体装置及びその製造方法
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JP2001176898A (ja) 半導体パッケージの製造方法
JPH0760805A (ja) 集積回路パッケージのランナーゲートの除去方法
US20040158978A1 (en) Molding method and mold for encapsulating both sides of PCB module with wafer level package mounted PCB
JPS60176259A (ja) 樹脂封止形半導体装置の製造方法
JP3061121B2 (ja) 半導体装置およびその製造方法
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP3035634B2 (ja) 電子機器の基板製造方法
JPH03280554A (ja) 半導体装置の製造方法
KR0156105B1 (ko) 반도체 칩과 리드프레임의 연결 방법
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
US6252309B1 (en) Packaged semiconductor substrate
JPS5929443A (ja) 半導体装置用リ−ドフレ−ム
JPH0222851A (ja) 半導体装置用リードフレームおよびその製造方法
JPH04332156A (ja) 半導体装置
JP3012643B1 (ja) 半導体装置の製造方法
JP3116395B2 (ja) バンプ付金属リード及びその製造方法
KR970001141Y1 (ko) 반도체 패키지의 다이 본드 구조
JP2000022047A (ja) 樹脂封止型半導体装置
JPH05206182A (ja) 半導体チップ・パッケージの製造方法
JPS6065555A (ja) 樹脂封止半導体装置の製造方法
JPH04369259A (ja) リードフレームの製造方法