KR0156105B1 - 반도체 칩과 리드프레임의 연결 방법 - Google Patents

반도체 칩과 리드프레임의 연결 방법 Download PDF

Info

Publication number
KR0156105B1
KR0156105B1 KR1019900016247A KR900016247A KR0156105B1 KR 0156105 B1 KR0156105 B1 KR 0156105B1 KR 1019900016247 A KR1019900016247 A KR 1019900016247A KR 900016247 A KR900016247 A KR 900016247A KR 0156105 B1 KR0156105 B1 KR 0156105B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
lead
lead frame
package
Prior art date
Application number
KR1019900016247A
Other languages
English (en)
Other versions
KR920008880A (ko
Inventor
장현철
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019900016247A priority Critical patent/KR0156105B1/ko
Publication of KR920008880A publication Critical patent/KR920008880A/ko
Application granted granted Critical
Publication of KR0156105B1 publication Critical patent/KR0156105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 패키지 제조에 있어 리드프레임과 반도체칩의 연결방법에 관한 것으로, 절연성 리드프레임과 리드로 구성되어 프레임의 상부를 소켓 방식으로 구성시켜 칩이 프레임에 끼워짐으로서 칩의 패드와 패키지의 리드가 접속토록한 방법에 의하여, 반도체의 패키지 공정중 와이어 결합 공정을 생략할수 있도록한 것이다.

Description

반도체 칩과 리드 프레임의 연결 방법
제1도는 종래의 칩과 패키지의 연결방식에 있어서 와이어 결합방식.
제2도는 종래의 칩과 패키지의 연결방식에 있어 테이프 자동 결합방식.
제3도는 종래의 칩과 패키지의 연결방식에 있어서, 콘트롤드 클랩스 칩 연결방식.
제4도의 (a)는 본 발명에 의한 소켓 방식 리드프레임의 평면도 (b)는 (a)의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드의 패턴 연결부 2 : 절연성 프레임 소켓
3 : 반도체칩 4 : 패키지 리드
5 : 결합패드 6 : 접속물질
본 발명은 패키지의 제조방법에 관한 것으로 특히 와이어 결합공정을 거치지 않도록 한 반도체 칩과 리드 프레임의 연결방법에 관한 것이다.
현재까지 사용되고 있는 칩과 패키지의 연결방법은 다음 세가지 방식 즉,
1) 와이어 결합(Wire Bonding) 방식(제1도),
2) 테이프 자동 결합(Tape Automated Bonding)방식(제2도),
3) 콘트롤드 콜랩스 칩 연결(Controlled Collapse Chip Connection) 방식(제3도)이 있다.
먼저 종래의 와이어 결합 방식은 현재 플라스틱 패키지에서 가장 많이 사용하고 있는 방식으로 에폭시를 사용하여 칩을 프레임에 부착한후 와이어를 사용하여 제1도의 a와 b를 연결하는 방식이고, 테이프 자동 결합방식은 최근에 개발된 방법으로 산화 테이프를 칩과 연결시킨후 연결된 칩의 표면에 캡슐을 덮어씌우고나서 바깥쪽 리드를 프레임과 연결하는 방식이다.
그리고 콘트롤드 콜랩스 칩 연결방식(Controlled Collapse Chip Connection)은 칩을 제3도에 나타난 기판위에 위치시킨후 납을 흐르게 함으로써 연결시키는 방식이다.
이와 같은 종래의 방식들은 칩을 프레임과 연결시키는 과정이 복잡하기 때문에 제조과정에서 공정이 늘어나고, 연결과정에서 불량 발생확률이 높으며, 제조설비에 엄청난 투자비용이 발생한다.
본 발명은 종래와 같은 와이어 결합의 문제점을 해결하기 위하여 절연성 프레임과 리드로 구성시키고 프레임의 중앙부를 소켓방식으로 하여 칩이 프레임에 끼워짐으로서 칩의 패드(Pad)와 패키지의 리드가 접속되도록 하였다.
이를 제4도를 참조로 상세히 설명하면, 두께가 얇은 절연성 소켓(2)내에 반도체(3)과 접속될 리드의 패턴을 삽입하고, 소켓의 아랫바닥에 접속물질(6)의 첨가된 패턴의 연결부(1)를 위치시키고, 반도체 칩이 프레임의 소켓(2)에 끼워지면, 칩의 본딩 패드(5)와 리드의 패턴 연결부(1)가 접속되도록 하고, 열처리를 함으로서 반도체 칩과 패키지 리드(4)가 연결되도록 하였다.
따라서, 본 발명의 방법에 의하면, 반도체 패키지 공정중 와이어 결합 공정을 생략할 수 있으므로 공정이 단축되고, 공정 단축에 따른 투자비용 절약, 제조기간 단축, 원가절감 및 생산성을 향상시킬수 있는 잇점이 있다.

Claims (1)

  1. 칩의 패드와 리드를 연결하는 반도체 패키지의 연결방법에 있어서, 두께가 얇은 절연성 소켓내에 반도체 칩과 접속될 리드를 삽입하고, 소켓의 하부에 접속물질이 첨가된 연결부를 위치시키고, 반도체 칩이 플레임의 소켓에 끼워지면 칩의 결합패드와 리드의 연결부가 접속되도록 하는 단계로 구성된 것을 특징으로 하는 반도체칩과 리드프레임의 연결방법.
KR1019900016247A 1990-10-13 1990-10-13 반도체 칩과 리드프레임의 연결 방법 KR0156105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900016247A KR0156105B1 (ko) 1990-10-13 1990-10-13 반도체 칩과 리드프레임의 연결 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900016247A KR0156105B1 (ko) 1990-10-13 1990-10-13 반도체 칩과 리드프레임의 연결 방법

Publications (2)

Publication Number Publication Date
KR920008880A KR920008880A (ko) 1992-05-28
KR0156105B1 true KR0156105B1 (ko) 1998-12-01

Family

ID=19304600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016247A KR0156105B1 (ko) 1990-10-13 1990-10-13 반도체 칩과 리드프레임의 연결 방법

Country Status (1)

Country Link
KR (1) KR0156105B1 (ko)

Also Published As

Publication number Publication date
KR920008880A (ko) 1992-05-28

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US6033933A (en) Method for attaching a removable tape to encapsulate a semiconductor package
JP2972096B2 (ja) 樹脂封止型半導体装置
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
US4951120A (en) Lead frame and semiconductor device using the same
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
JPH07161911A (ja) 樹脂封止型半導体装置
KR0156105B1 (ko) 반도체 칩과 리드프레임의 연결 방법
TW451365B (en) Semiconductor package with dual chips
JP3723324B2 (ja) Ｂｇａ型半導体装置
JPH0462865A (ja) 半導体装置及びその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JPH0547988A (ja) 半導体装置
JPS62171131A (ja) 半導体装置
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR200159861Y1 (ko) 반도체 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100532947B1 (ko) 회로 형성면에 중앙 패드를 갖는 제1 및 제2 반도체 칩을적층하여 패키징하는 방법
KR100263322B1 (ko) 비지에이 패키지 및 그것의 제조방법
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
JPS6151852A (ja) プリント基板およびその製造方法
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JPS6333851A (ja) Ｉｃパツケ−ジ
JPS6169162A (ja) 半導体装置
KR19980059235A (ko) 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee