KR19980059235A - 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 - Google Patents
리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 Download PDFInfo
- Publication number
- KR19980059235A KR19980059235A KR1019960078572A KR19960078572A KR19980059235A KR 19980059235 A KR19980059235 A KR 19980059235A KR 1019960078572 A KR1019960078572 A KR 1019960078572A KR 19960078572 A KR19960078572 A KR 19960078572A KR 19980059235 A KR19980059235 A KR 19980059235A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- pads
- chip
- layout
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 리드프레임과 반도체 칩의 패드들 간에 전기적으로 접속시키기 위한 와이어 본딩시 정확하게 본딩이 이루어질 수 있도록 해 주는 반도체 칩 패드의 레이아웃에 관한 것이다.
금속와이어를 사용하여 리드프레임의 인너리드와 전기적으로 접속시키기 위한 반도체 칩 상면의 중앙부에 배열된 다수의 접속패드들 및 인너리드와 전기적으로 접속되지 않는 반도체 칩 상면의 중앙부에 형성된 적어도 하나 이상의 비접속패드들로 구성된다.
따라서 와이어본딩시 접속패드들은 정확하게 인너리드와 전기적으로 접속되어 얼라인의 오차는 발생되지 않는다.
Description
본 발명은 리드 온 칩 타입의 패키지를 위한 반도체 칩 패드의 레이아웃에 관한 것으로, 특히 리드프레임(Lead Frame)과 반도체 칩의 패드들 간에 전기적으로 접속시키기 위한 와이어 본딩(Wire Bonding)시 정확하게 본딩이 이루어질 수 있도록 해 주는 반도체 칩 패드의 레이아웃에 관한 것이다.
종래의 경우 반도체 패키지는 리드프레임의 다이 패드 상에 직접 반도체 칩이 부착되는 칩 온 리드(Chip on Lead) 타입의 패키지를 사용하였다.
최근에는 반도체 칩이 더욱 고용량화 및 고밀도화 됨으로써 칩의 크기가 점차 커지고 이에따라 패키지 내부에서 칩이 차지하는 면적이나 부피의 비율이 커지게 되었다. 따라서 패키지의 부피를 축소시키기 위하여 다이 패드를 제거하고 반도체 칩 상에 리드가 부착되는 리드 온 칩(LOC:Lead on Chip) 타입의 패키지 사용이 증대되고 있다.
도 1은 통상적인 리드 온 칩 타입의 반도체 패키지의 구성도이다. 리드 온 칩 타입의 반도체 패키지는 중앙부에 복수개의 본딩 패드(1)를 구비한 반도체 칩(2)의 상면에 리드프레임의 인너리드(3)를 절연테이프(4)등으로 부착하여 인너리드(3)와 반도체 칩(2)의 본딩 패드(1)를 금속와이어(5)를 이용하여 전기적으로 접속 연결한 후 반도체 칩(2)과 리드프레임의 아웃리드(6)를 포함하는 일정부위를 에폭시 수지등으로 봉합하여 트리밍, 포밍 및 프래팅 공정을 하여 제작된다.
도 2는 종래의 리드 온 칩 타입의 패키지를 위한 본딩 패드 배열의 평면도로 반도체 칩(2) 상면의 중앙에 복수개의 본딩 패드들(1)이 한줄로 배열되어 있고, 금속와이어(5)들을 사용하여 복수개의 본딩 패드(1)들과 인너리드(3)들을 전기적으로 접속시키기 위하여 와이어본딩을 한다.
와이어본딩시 와이어본딩을 행하는 장치는 반도체 칩(2) 상면의 중앙에 배열된 본딩 패드(1) 주위의 레이아웃 패턴의 형상을 인식하여 본딩 패드(1)의 개구부와 인너리드(3)를 금속와이어(5)로 전기적으로 접속한다.
이와같이 종래의 리드 온 칩 타입의 패키지제작을 위한 와이어본딩시, 본딩 패드 주위의 레이아웃 패턴의 형상은 비슷하므로 와이어본딩을 행하는 장치가 정확하게 본딩 패드에 와이어본딩을 하지 못하는 문제점을 가지고 있다.
본 발명의 목적은 리드 온 칩 타입의 패키지제작을 위한 와이어본딩시 와이어본딩을 행하는 장치가 정확하게 본딩 패드에 와이어본딩을 할 수 있도록 본딩 패드 레이아웃을 제공하는데 있다.
도 1은 통상적인 리드 온 칩 타입의 반도체 패키지의 구성도,
도 2는 종래의 리드 온 칩 타입의 반도체 패키지를 위한 본딩 패드 배열의 평면도,
도 3은 본 발명의 리드 온 칩 타입의 반도체 패키지를 위한 본딩 패드 배열의 평면도이다.
상기의 목적들을 달성하기 위하여 본 발명의 반도체 칩 패드의 레이아웃은 금속와이어를 사용하여 리드프레임의 인너리드와 전기적으로 접속시키기 위한 반도체 칩 상면의 중앙부에 배열된 다수의 접속패드들 및 인너리드와 전기적으로 접속되지 않는 반도체 칩 상면의 중앙부에 형성된 적어도 하나 이상의 비접속패드들을 구비하며, 비접속패드는 와이어본딩시 접속패드들이 정확하게 본딩되도록 배열마크를 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 칩 패드의 레이아웃을 상세히 설명하고자 한다.
도 3은 본발명의 리드 온 칩 타입의 패키지를 위한 본딩 패드 배열의 평면도이다.
본 발명의 반도체 칩 패드의 레이아웃은 금속와이어(13)를 사용하여 리드프레임의 인너리드(12)와 전기적으로 접속시키기 위한 반도체 칩(11) 상면의 중앙부에 배열된 다수의 접속패드들(14) 및 인너리드(12)와 전기적으로 접속되지 않는 반도체 칩(11) 상면의 중앙부에 형성된 적어도 하나 이상의 비접속패드들(15)로 구성된다.
따라서 상기와 같이 레이아웃된 반도체 칩(11)을 리드프레임의 리드에 탑재하여 리드 온 칩 타입의 패키지를 제작하며, 리드 온 칩 타입의 패키지의 제작공정중 하나인 와이어본딩시 와이어본딩을 행하는 장치는 비접속패드들(15)을 인식하여 와이어본딩을 행함으로서 접속패드들(14)은 정확하게 인너리드(12)와 전기적으로 접속되어 얼라인(align)의 오차는 발생되지 않는다.
또한 비접속패드(15) 내부에 와이어본딩시 와이어본딩을 행하는 장치가 더욱 정확하게 비접속패드인 것을 인식하도록 배열마크를 형성할 수 있다.
본 발명은 반도체 칩 상면의 복수의 패드들을 리드프레임의 인너리드와 전기적으로 접속되어야 하는 접속패드들과 전기적으로 접속되지 않는 비접속패드들로 구분하여 형성함으로서 와이어본딩시 접속패드들은 정확하게 인너리드와 전기적으로 접속되어 얼라인의 오차는 발생되지 않는다.
Claims (2)
- 반도체 칩 상에 리드프레임의 리드가 부착되는 리드 온 칩 타입의 패키지에 사용되는 반도체 칩에 있어서, 금속와이어를 사용하여 상기의 리드프레임의 인너리드와 전기적으로 접속시키기 위한 상기의 반도체 칩 상면의 중앙부에 배열된 다수의 접속패드들 및 상기의 인너리드와 전기적으로 접속되지 않는 상기의 반도체 칩 상면의 중앙부에 형성된 적어도 하나 이상의 비접속패드들을 구비한 것을 특징으로 하는 반도체 칩 패드의 레이아웃.
- 제 1 항에 있어서, 상기의 비접속패드는 배열마크를 구비한 것을 특징으로 하는 반도체 칩 패드의 레이아웃.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960078572A KR19980059235A (ko) | 1996-12-31 | 1996-12-31 | 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960078572A KR19980059235A (ko) | 1996-12-31 | 1996-12-31 | 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980059235A true KR19980059235A (ko) | 1998-10-07 |
Family
ID=66422593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960078572A KR19980059235A (ko) | 1996-12-31 | 1996-12-31 | 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980059235A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002060216A1 (en) * | 2001-01-26 | 2002-08-01 | Oh Gyu Park | Microphone |
-
1996
- 1996-12-31 KR KR1019960078572A patent/KR19980059235A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002060216A1 (en) * | 2001-01-26 | 2002-08-01 | Oh Gyu Park | Microphone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI385763B (zh) | 四方扁平無引腳半導體封裝及其製作方法 | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6855575B2 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| US20020024122A1 (en) | Lead frame having a side ring pad and semiconductor chip package including the same | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US20040241908A1 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| KR980012324A (ko) | 칩 스케일 패키지의 제조 방법 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| KR20010037257A (ko) | 반도체패키지 및 그 제조 방법 | |
| US20110151622A1 (en) | Method of manufacturing semiconductor device | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| KR19980059235A (ko) | 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR100629678B1 (ko) | 칩 스케일 패키지 제조 방법 | |
| KR0124545Y1 (ko) | 스텝형 패키지 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| KR940008329B1 (ko) | 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법 | |
| KR100402107B1 (ko) | 솝 와이어 본딩방법 | |
| KR20010004610A (ko) | 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 | |
| KR100261571B1 (ko) | 테이프 캐리어 볼 그리드 어레이 패키지 및 그 제조방법 | |
| KR100557976B1 (ko) | 랜드 그리드 어레이 패키지 및 그 제조방법 | |
| JP2001135668A (ja) | 半導体装置およびその製造方法 | |
| KR100290783B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |