JP3723324B2 - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置 Download PDFInfo
- Publication number
- JP3723324B2 JP3723324B2 JP18505897A JP18505897A JP3723324B2 JP 3723324 B2 JP3723324 B2 JP 3723324B2 JP 18505897 A JP18505897 A JP 18505897A JP 18505897 A JP18505897 A JP 18505897A JP 3723324 B2 JP3723324 B2 JP 3723324B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- type semiconductor
- bga type
- annular groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】
従来、ＢＧＡ型半導体装置100 は、図３に示すように、基板101 のチップ102 周辺に２個のパワーリング103,104 が形成されており、１個はグランドにつながるグランド用のパワーリング103 であり、他方は電源につながる電源用パワーリング104 であり、これらのパワーリング103,104 はチップ102 との間にワイヤーボンディングがなされている。また、チップ102 とインナーリード105 との間にも他のワイヤーボンディングがなされている。
【０００３】
【発明が解決しようとする課題】
ところが、図３中に点線で示すように、ＢＧＡ型半導体装置100 の製造過程におけるワイヤーボンディング時及びモールディング工程時に、モールド樹脂106 のモールド時圧力や重み等により、チップ102 に結線したワイヤー107 が倒伏したり変形したりして、他のワイヤー107 や他のパワーリング103,104 と干渉して、製品不良を生起するおそれがあった。
【０００４】
特に、モールドパッケージが薄型形状の装置においては、低ループワイヤーボンディングが必要となるため、外側のパワーリング104 にワイヤーボンディングした際に、ワイヤー107 が下方に垂れて内側のパワーリング103 に干渉するおそれが多い。
【０００５】
【課題を解決するための手段】
この発明は、基板のチップ周辺に環状溝を形成し、前記環状溝中にパワーリングを収納して前記チップと前記パワーリングとをワイヤーボンディングにより接続したＢＧＡ型半導体装置において、前記パワーリングは、その表面が前記基板の表面より一段低い位置となるように前記環状溝内に収納して、前記環状溝の上端にエッジに形成したことを特徴とするＢＧＡ型半導体装置を提供せんとするものである。
【０００６】
【発明の実施の形態】
この発明では、基板のチップ周辺に環状溝を形成し、該溝中にパワーリングを収納し、チップとの間のワイヤーボンディングをするものであるため、パワーリングが溝中に内蔵され、基板面より一段低位置にあることになる。
【０００７】
従って、ワイヤーボンディング時や、モールドした際の樹脂圧力により、ワイヤーが垂れても、隣接した他のパワーリングに干渉するおそれがない。
【０００８】
【実施例】
以下に、本発明の実施例について、添付図面を参照して具体的に説明する。
【０００９】
本発明に係るＢＧＡ型半導体装置１は、図１及び図２に示すように、略正方形の基板２の表面上の中央にチップ３をAgペーストを介して固着し、同チップ３の周辺に２本の矩形枠状の環状溝5,6 を形成し、内側の環状溝５にグランド用のパワーリング７を収納する一方、外側の環状溝６に電源用のパワーリング８を収納し、各パワーリング7,8 とチップ３とを金素材のボンディングワイヤー９により接続している。
【００１０】
このように、チップ３の周辺にループ状のグランド用のパワーリング７を形成することにより、ノイズの浸入を遮蔽している。また、広幅のグランド用及び電源用のパワーリング7,8 を形成することにより、グランドライン及び電源ラインの電気抵抗を可及的に減少させている。
【００１１】
また、ＢＧＡ型半導体装置１は、外側の環状溝６の周辺に複数のボンディングパッド10を矩形枠状に配列し、各ボンディングパッド10とチップ３とをボンディングワイヤー９により接続し、さらに、モールド樹脂４によりチップ３を密封している。一方、基板２の裏面に複数の半田ボール12を溶着固定し、同半田ボール12と前記ボンディングパッド10とをそれぞれ基板２上に形成したインナーリード13及びスルーホール14を介して接続している。図中、15はレジスト層である。
【００１２】
環状溝5,6 は、基板２の表面をエンドミルにより矩形枠状に刻設することによって形成し、さらに、同環状溝5,6 の底面にパワーリングをアディティブ法によりインナーリード13とともに一括して形成している。
【００１３】
このように、基板２に環状溝5,6 を形成するとともに、同環状溝5,6 の底面にグランド用及び電源用のパワーリング7,8 をそれぞれ形成しているため、パワーリング7,8 が環状溝5,6 中に内蔵され、基板２の表面より一段低い位置にあることになる。
【００１４】
そのため、図１右側に点線で示すように、チップ３をモールド樹脂４で密封するモールド工程において、モールド圧が外側のパワーリング８に接続したボンディングワイヤー９に掛かっても、ボンディングワイヤー９が環状溝６のエッジに支えられるため、ボンディングワイヤー９が垂れにくい構造となっている。
【００１５】
しかも、モールド時にボンディングワイヤー９が垂れたとしても、パワーリング７が基板２の表面より一段低い位置にあるため、ボンディングワイヤー９とパワーリング７とが干渉することはない。従って、電源ラインとグランドラインとの短絡に起因して漏電や発熱等を引き起こすといった製造不良を防止することができる。
【００１６】
また、図１左側に点線で示すように、モールド工程におけるモールド圧でボンディングパッド10に接続したボンディングワイヤー９が垂れても、基板２の表面より一段低い位置にあるパワーリング7,8 と干渉することがない。従って、ＢＧＡ型半導体装置１の製造に際して、製造不良を防止でき、歩留りを向上させることができる。
【００１７】
【課題を解決するための手段】
この発明によれば、基板のチップ周辺に環状溝を形成し、該溝中にパワーリングを収納したために、ワイヤーボンディング時やモールド時に、外側のパワーリングとチップとの間にボンディングしたワイヤーが垂れても基板面より一段低い位置にある他の内側のパワーリングと干渉することがなく、更には、ボンディングワイヤーを環状溝のエッジで支えることができ、ボンディングワイヤーを垂れにくい構造とすることができる。
【図面の簡単な説明】
【図１】本発明装置の平面図。
【図２】同断面側面図。
【図３】従来のＢＧＡ型半導体装置の断面側面図。
【符号の説明】
１ ＢＧＡ型半導体装置
２ 基板
３ チップ
5,6 環状溝
7,8 パワーリング
９ ボンディングワイヤー
10 ボンディングパッド
12 半田ボール
13 インナーリード
【発明の属する技術分野】
この発明は、ＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】
従来、ＢＧＡ型半導体装置100 は、図３に示すように、基板101 のチップ102 周辺に２個のパワーリング103,104 が形成されており、１個はグランドにつながるグランド用のパワーリング103 であり、他方は電源につながる電源用パワーリング104 であり、これらのパワーリング103,104 はチップ102 との間にワイヤーボンディングがなされている。また、チップ102 とインナーリード105 との間にも他のワイヤーボンディングがなされている。
【０００３】
【発明が解決しようとする課題】
ところが、図３中に点線で示すように、ＢＧＡ型半導体装置100 の製造過程におけるワイヤーボンディング時及びモールディング工程時に、モールド樹脂106 のモールド時圧力や重み等により、チップ102 に結線したワイヤー107 が倒伏したり変形したりして、他のワイヤー107 や他のパワーリング103,104 と干渉して、製品不良を生起するおそれがあった。
【０００４】
特に、モールドパッケージが薄型形状の装置においては、低ループワイヤーボンディングが必要となるため、外側のパワーリング104 にワイヤーボンディングした際に、ワイヤー107 が下方に垂れて内側のパワーリング103 に干渉するおそれが多い。
【０００５】
【課題を解決するための手段】
この発明は、基板のチップ周辺に環状溝を形成し、前記環状溝中にパワーリングを収納して前記チップと前記パワーリングとをワイヤーボンディングにより接続したＢＧＡ型半導体装置において、前記パワーリングは、その表面が前記基板の表面より一段低い位置となるように前記環状溝内に収納して、前記環状溝の上端にエッジに形成したことを特徴とするＢＧＡ型半導体装置を提供せんとするものである。
【０００６】
【発明の実施の形態】
この発明では、基板のチップ周辺に環状溝を形成し、該溝中にパワーリングを収納し、チップとの間のワイヤーボンディングをするものであるため、パワーリングが溝中に内蔵され、基板面より一段低位置にあることになる。
【０００７】
従って、ワイヤーボンディング時や、モールドした際の樹脂圧力により、ワイヤーが垂れても、隣接した他のパワーリングに干渉するおそれがない。
【０００８】
【実施例】
以下に、本発明の実施例について、添付図面を参照して具体的に説明する。
【０００９】
本発明に係るＢＧＡ型半導体装置１は、図１及び図２に示すように、略正方形の基板２の表面上の中央にチップ３をAgペーストを介して固着し、同チップ３の周辺に２本の矩形枠状の環状溝5,6 を形成し、内側の環状溝５にグランド用のパワーリング７を収納する一方、外側の環状溝６に電源用のパワーリング８を収納し、各パワーリング7,8 とチップ３とを金素材のボンディングワイヤー９により接続している。
【００１０】
このように、チップ３の周辺にループ状のグランド用のパワーリング７を形成することにより、ノイズの浸入を遮蔽している。また、広幅のグランド用及び電源用のパワーリング7,8 を形成することにより、グランドライン及び電源ラインの電気抵抗を可及的に減少させている。
【００１１】
また、ＢＧＡ型半導体装置１は、外側の環状溝６の周辺に複数のボンディングパッド10を矩形枠状に配列し、各ボンディングパッド10とチップ３とをボンディングワイヤー９により接続し、さらに、モールド樹脂４によりチップ３を密封している。一方、基板２の裏面に複数の半田ボール12を溶着固定し、同半田ボール12と前記ボンディングパッド10とをそれぞれ基板２上に形成したインナーリード13及びスルーホール14を介して接続している。図中、15はレジスト層である。
【００１２】
環状溝5,6 は、基板２の表面をエンドミルにより矩形枠状に刻設することによって形成し、さらに、同環状溝5,6 の底面にパワーリングをアディティブ法によりインナーリード13とともに一括して形成している。
【００１３】
このように、基板２に環状溝5,6 を形成するとともに、同環状溝5,6 の底面にグランド用及び電源用のパワーリング7,8 をそれぞれ形成しているため、パワーリング7,8 が環状溝5,6 中に内蔵され、基板２の表面より一段低い位置にあることになる。
【００１４】
そのため、図１右側に点線で示すように、チップ３をモールド樹脂４で密封するモールド工程において、モールド圧が外側のパワーリング８に接続したボンディングワイヤー９に掛かっても、ボンディングワイヤー９が環状溝６のエッジに支えられるため、ボンディングワイヤー９が垂れにくい構造となっている。
【００１５】
しかも、モールド時にボンディングワイヤー９が垂れたとしても、パワーリング７が基板２の表面より一段低い位置にあるため、ボンディングワイヤー９とパワーリング７とが干渉することはない。従って、電源ラインとグランドラインとの短絡に起因して漏電や発熱等を引き起こすといった製造不良を防止することができる。
【００１６】
また、図１左側に点線で示すように、モールド工程におけるモールド圧でボンディングパッド10に接続したボンディングワイヤー９が垂れても、基板２の表面より一段低い位置にあるパワーリング7,8 と干渉することがない。従って、ＢＧＡ型半導体装置１の製造に際して、製造不良を防止でき、歩留りを向上させることができる。
【００１７】
【課題を解決するための手段】
この発明によれば、基板のチップ周辺に環状溝を形成し、該溝中にパワーリングを収納したために、ワイヤーボンディング時やモールド時に、外側のパワーリングとチップとの間にボンディングしたワイヤーが垂れても基板面より一段低い位置にある他の内側のパワーリングと干渉することがなく、更には、ボンディングワイヤーを環状溝のエッジで支えることができ、ボンディングワイヤーを垂れにくい構造とすることができる。
【図面の簡単な説明】
【図１】本発明装置の平面図。
【図２】同断面側面図。
【図３】従来のＢＧＡ型半導体装置の断面側面図。
【符号の説明】
１ ＢＧＡ型半導体装置
２ 基板
３ チップ
5,6 環状溝
7,8 パワーリング
９ ボンディングワイヤー
10 ボンディングパッド
12 半田ボール
13 インナーリード
Claims (1)
- 基板のチップ周辺に環状溝を形成し、前記環状溝中にパワーリングを収納して前記チップと前記パワーリングとをワイヤーボンディングにより接続したＢＧＡ型半導体装置において、
前記パワーリングは、その表面が前記基板の表面より一段低い位置となるように前記環状溝内に収納して、前記環状溝の上端にエッジに形成したことを特徴とするＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505897A JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505897A JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131756A JPH1131756A (ja) | 1999-02-02 |
| JP3723324B2 true JP3723324B2 (ja) | 2005-12-07 |
Family
ID=16164076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18505897A Expired - Lifetime JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723324B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001143886A (ja) * | 1999-11-12 | 2001-05-25 | Asahi National Lighting Co Ltd | 放電灯点灯装置 |
| JP4464527B2 (ja) * | 1999-12-24 | 2010-05-19 | 大日本印刷株式会社 | 半導体搭載用部材およびその製造方法 |
| US6707145B2 (en) * | 2000-12-29 | 2004-03-16 | Intel Corporation | Efficient multiple power and ground distribution of SMT IC packages |
-
1997
- 1997-07-10 JP JP18505897A patent/JP3723324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131756A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| US6441478B2 (en) | Semiconductor package having metal-pattern bonding and method of fabricating the same | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US8102035B2 (en) | Method of manufacturing a semiconductor device | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US6204553B1 (en) | Lead frame structure | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| TWI419290B (zh) | 四方扁平無引腳封裝及其製作方法 | |
| JPH0273660A (ja) | 半導体装置用リードフレーム | |
| TWI245392B (en) | Leadless semiconductor package and method for manufacturing the same | |
| US4951120A (en) | Lead frame and semiconductor device using the same | |
| JP3723324B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH05235228A (ja) | 電子部品の製造方法 | |
| US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
| KR950006970B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| KR100268756B1 (ko) | 리드프레임의 분리형 다이패드구조 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH11251510A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| KR19990002593U (ko) | 칩 크기 패키지 | |
| KR0156105B1 (ko) | 반도체 칩과 리드프레임의 연결 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |